KR20150060009A - Display device and display panel - Google Patents

Display device and display panel Download PDF

Info

Publication number
KR20150060009A
KR20150060009A KR1020130143877A KR20130143877A KR20150060009A KR 20150060009 A KR20150060009 A KR 20150060009A KR 1020130143877 A KR1020130143877 A KR 1020130143877A KR 20130143877 A KR20130143877 A KR 20130143877A KR 20150060009 A KR20150060009 A KR 20150060009A
Authority
KR
South Korea
Prior art keywords
gate
lines
display panel
integrated circuits
drive integrated
Prior art date
Application number
KR1020130143877A
Other languages
Korean (ko)
Other versions
KR102045312B1 (en
Inventor
신동수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130143877A priority Critical patent/KR102045312B1/en
Publication of KR20150060009A publication Critical patent/KR20150060009A/en
Application granted granted Critical
Publication of KR102045312B1 publication Critical patent/KR102045312B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/48—Sealing, e.g. seals specially adapted for leading-in conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

The present invention relates to a display device which includes a display panel which includes pixels defined by an intersection of gate lines extended in a first direction and data lines extended in a second direction, gate drive integrated circuits which are arranged from one side thereof in the first direction, and gate link lines which supply a scan signal from the gate drive integrated circuits to the gate lines by corresponding to the number of the gate drive integrated circuits, and a data driver which is arranged on the other side of the display panel in the first direction to face the gate drive integrated circuits and supplies a data signal to the data lines, and the display panel included in the same.

Description

표시장치 및 표시패널{DISPLAY DEVICE AND DISPLAY PANEL}[0001] DISPLAY DEVICE AND DISPLAY PANEL [0002]

본 발명은 표시장치 및 표시패널에 관한 것이다. The present invention relates to a display device and a display panel.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기전계발광표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다.2. Description of the Related Art [0002] As an information-oriented society develops, there have been various demands for display devices for displaying images. Recently, liquid crystal displays (LCDs), plasma display panels (PDPs) Various display devices such as an OLED (Organic Light Emitting Diode Display Device) have been utilized.

이러한 표시장치는 데이터라인들과 게이트라인들이 형성되어 화소들이 정의된 표시패널을 포함하고, 데이터라인들로 데이터 신호를 공급하는 데이터 드라이버와, 게이트라인들로 스캔 신호를 공급하는 게이트 드라이버 등을 더 포함한다. Such a display device includes a data driver in which data lines and gate lines are formed to include a display panel in which pixels are defined, a data driver for supplying a data signal to data lines, a gate driver for supplying a scan signal to gate lines, and the like .

이러한 표시장치는 표시패널의 주변에 데이터 드라이버 및 게이트 드라이버가 배치되어야 하기 때문에, 상하 및 좌우의 베젤(Bezel)이 커질 수밖에 없는 문제점이 있어왔다. In such a display device, since a data driver and a gate driver must be disposed in the periphery of the display panel, there has been a problem that the bezel of the top, bottom, left and right has to be large.

이러한 배경에서, 본 발명의 목적은, 베젤의 크기를 최소화할 수 있도록 설계 구조와 이를 이용한 표시패널 및 표시장치를 제공하는 데 있다.In view of the foregoing, it is an object of the present invention to provide a design structure for minimizing the size of a bezel, and a display panel and a display device using the same.

또한, 본 발명의 다른 목적은, 데이터 드라이버와 마주보도록 게이트 드라이버를 배치하여 측면의 베젤의 크기를 줄이고, 이와 함께, 게이트 드라이버에 포함된 다수의 게이트 드라이브 집적회로의 폭을 최대로 확장하여 상부 또는 하부의 베젤의 크기를 최대로 줄일 수 있는 표시패널 및 표시장치를 제공하는 데 있다. Another object of the present invention is to reduce the size of the side bezel by disposing gate drivers so as to face the data driver and to maximize the width of the plurality of gate drive integrated circuits included in the gate driver, And a display panel and a display device capable of minimizing the size of the lower bezel.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 제1방향으로 신장되는 게이트 라인들과 제2방향으로 신장되는 데이터 라인들의 교차에 의해 화소들이 정의되고, 일 측에서 상기 제1방향으로 게이트 드라이브 집적회로들이 배치되며, 상기 게이트 드라이브 집적회로들에서 상기 게이트 라인들로 스캔 신호를 공급하는 게이트 링크 라인들이 상기 게이트 드라이브 집적회로들의 개수만큼 형성된 표시패널; 및 상기 게이트 드라이브 집적회로들과 마주보도록 상기 표시패널의 타 측에서 상기 제1방향으로 배치되어 상기 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버를 포함하는 표시장치를 제공한다. In order to achieve the above object, in one aspect, the present invention provides a liquid crystal display device in which pixels are defined by intersection of gate lines extending in a first direction and data lines extending in a second direction, The gate drive integrated circuits being arranged in the gate drive integrated circuits, gate line lines supplying scan signals to the gate lines in the gate drive integrated circuits are formed by the number of the gate drive integrated circuits; And a data driver arranged in the first direction on the other side of the display panel so as to face the gate drive integrated circuits and supplying a data signal to the data lines.

다른 측면에서, 본 발명은, 제1방향으로 신장되어 형성된 게이트 라인들; 제2방향으로 신장되어 형성된 데이터 라인들; 제2방향으로 신장되어 형성된 게이트 링크 라인들; 및 상기 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버와 마주보도록 일 측에서 상기 제1방향으로 상기 게이트 링크 라인들의 개수만큼 배치되고, 상기 게이트 링크 라인들을 통해 상기 상기 게이트 라인들로 상기 스캔 신호를 공급하는 게이트 드라이브 집적회로들을 포함하는 표시패널을 제공한다. In another aspect, the present invention provides a liquid crystal display comprising: gate lines formed in a first direction; Data lines formed extending in a second direction; Gate link lines formed extending in a second direction; And a data driver for supplying data signals to the data lines, the gate lines being arranged in the first direction in the first direction by the number of the gate link lines to face the data driver, And a gate driver integrated circuit that supplies gate driver integrated circuits.

이상에서 설명한 바와 같이 본 발명에 의하면, 베젤의 크기를 최소화할 수 있도록 설계 구조와 이를 이용한 표시패널 및 표시장치를 제공하는 효과가 있다.As described above, according to the present invention, it is possible to provide a design structure, a display panel, and a display device using the same that can minimize the size of the bezel.

또한, 본 발명에 의하면, 데이터 드라이버와 마주보도록 게이트 드라이버를 배치하여 측면의 베젤의 크기를 줄이고, 이와 함께, 게이트 드라이버에 포함된 다수의 게이트 드라이브 집적회로의 폭을 최대로 확장하여 상부 또는 하부의 베젤의 크기를 최대로 줄일 수 있는 표시패널 및 표시장치를 제공하는 효과가 있다. According to the present invention, the size of the side bezel can be reduced by arranging the gate driver so as to face the data driver, and at the same time, the width of the plurality of gate drive integrated circuits included in the gate driver is maximally expanded, There is an effect of providing a display panel and a display device capable of reducing the size of the bezel to the maximum.

도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2는 일 실시예에 따른 표시패널을 나타낸 도면이다.
도 3은 일 실시예에 따른 표시패널의 기본 설계 단위를 나타낸 도면이다.
도 4는 일 실시예에 따른 표시패널의 기본 설계 단위에서 게이트 드라이브 집적회로들과 게이트 링크 라인에 대한 구조에 대한 예시도이다.
도 5는 일 실시예에 따른 표시패널의 기본 설계 단위에서 게이트 드라이브 집적회로들과 게이트 링크 라인에 대한 구조에 대한 다른 예시도이다.
도 6은 일 실시예에 따른 표시패널에서 데이터 라인, 게이트 라인 및 게이트 링크 라인이 형성된 예시도이다.
도 7은 일 실시예에 따른 표시패널에서 데이터 라인, 게이트 라인 및 게이트 링크 라인이 형성된 다른 예시도이다. 1 is a view schematically showing a display device according to an embodiment.
2 is a view illustrating a display panel according to an embodiment.
3 is a block diagram illustrating a basic design unit of a display panel according to an exemplary embodiment of the present invention.
4 is an exemplary view of a structure for a gate drive integrated circuit and a gate link line in a basic design unit of a display panel according to an embodiment.
5 is another example of the structure for the gate drive integrated circuits and the gate link line in the basic design unit of the display panel according to one embodiment.
6 is an exemplary view illustrating formation of data lines, gate lines, and gate link lines in a display panel according to an exemplary embodiment.
7 is another example in which data lines, gate lines, and gate link lines are formed in a display panel according to an exemplary embodiment.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the components from other components, and the terms do not limit the nature, order, order, or number of the components. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

도 1은 일 실시예에 따른 표시장치(100)를 개략적으로 나타낸 도면이다. 1 is a view schematically showing a display device 100 according to an embodiment.

도 1을 참조하면, 일 실시예에 따른 표시장치(100)는, 표시패널(110)과, 표시패널(110)의 일 측에 형성된 게이트 드라이브 집적회로들(Gate Drive ICs, 120)과, 게이트 드라이브 집적회로들(120)과 마주보도록 표시패널(110)의 타 측에 배치된 데이터 드라이버(DDRV: Data Driver, 130) 등을 포함한다. 1, a display device 100 according to one embodiment includes a display panel 110, gate drive ICs 120 formed on one side of the display panel 110, And a data driver (DDRV) 130 disposed on the other side of the display panel 110 so as to face the drive integrated circuits 120.

전술한 표시패널(110)에는, 제1방향으로 신장되는 게이트 라인들(Gate Lines)과 제2방향으로 신장되는 데이터 라인들(Data Lines)이 형성되어 있다. In the display panel 110, gate lines extending in a first direction and data lines extending in a second direction are formed.

이러한 표시패널(110)에는, 제1방향으로 신장되는 게이트 라인들(Gate Lines)과 제2방향으로 신장되는 데이터 라인들(Data Lines)의 교차에 의해 화소들(Pixels)이 정의된다. In this display panel 110, pixels are defined by the intersection of gate lines extending in the first direction and data lines extending in the second direction.

또한, 이러한 표시패널(110)에는, 일 측에서 제1방향으로 게이트 드라이브 집적회로들(120)이 배치되는데, 이러한 게이트 드라이브 집적회로들(120)에서 게이트 라인들로 스캔 신호(Scan Signal)를 공급하는 게이트 링크 라인들(Gate Link Lines)이 더 형성될 수 있다. Also, in this display panel 110, gate drive ICs 120 are arranged in a first direction from one side, and a scan signal (Scan Signal) is applied to gate lines in these gate drive ICs 120 And gate link lines (Gate Link Lines) may be further formed.

이러한 게이트 링크 라인들은, 표시패널(110)의 일 측에 배치된 게이트 드라이브 집적회로들(120)의 개수만큼 형성되어 있을 수 있다. These gate link lines may be formed as many as the number of gate drive integrated circuits 120 disposed on one side of the display panel 110.

표시패널(110)의 일 측에서 제1방향으로 배치되는 게이트 드라이브 집적회로들(120)은, TAB(Tape Automated Bonding) 방식으로 표시패널(110)의 일 측에 부착되는 것이 아니라, GIP(Gate Drive IC in Panel) 방식으로 표시패널(110)의 일 측의 비 액티브 영역(Non-Active Area)에 직접 형성된다. The gate drive integrated circuits 120 arranged in the first direction on one side of the display panel 110 are not attached to one side of the display panel 110 by TAB (Tape Automated Bonding) Active Area of one side of the display panel 110 in a drive IC in Panel manner.

한편, 데이터 드라이버(130)는, 표시패널(110)의 일 측에 배치된 게이트 드라이브 집적회로들(120)과 마주보도록, 표시패널(110)의 타 측에서 제1방향으로 배치되어 데이터 라인들에 데이터 신호를 공급한다. The data driver 130 is disposed in the first direction on the other side of the display panel 110 so as to face the gate drive integrated circuits 120 disposed on one side of the display panel 110, As shown in Fig.

이러한 데이터 드라이버(130)는 하나 또는 둘 이상의 데이터 드라이브 IC(DDIC: Data Drive IC)를 포함할 수 있는데, 이러한 하나 또는 둘 이상의 데이터 드라이브 IC(DDIC)는, 표시패널(110)과 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)를 전기적으로 연결시키는 테이프 캐리어 패키지(TCP: Tape Carrier Package)에 실장될 수 있다. The data driver 130 may include one or more data driver ICs (DDICs), which may be connected to the display panel 110 and the source printed circuit board (TCP: Tape Carrier Package) that electrically connects a source printed circuit board (SPCB).

본 명세서에서 제1방향은 가로방향 또는 세로방향이고 제2방향은 세로방향 또는 가로방향일 수 있다. 경우에 따라서, 제1방향은 왼쪽방향 또는 오른쪽 방향이고 제2방향은 오른쪽 방향 또는 왼쪽 방향일 수도 있다. 하지만, 본 명세서 및 도면에서는, 설명의 편의를 위해, 제1방향은 가로방향이고 제2방향은 세로방향인 것으로 한다. In the present specification, the first direction may be a transverse direction or a longitudinal direction, and the second direction may be a longitudinal direction or a transverse direction. Optionally, the first direction may be left or right and the second direction may be right or left. However, in the present specification and drawings, for convenience of explanation, it is assumed that the first direction is the transverse direction and the second direction is the longitudinal direction.

본 명세서에서 표시패널(110)의 일 측은 표시패널(110)의 상측 또는 하측이고, 표시패널(110)의 타 측은 표시패널(110)의 하측 또는 상측일 수 있다. 경우에 따라서, 표시패널(110)의 일 측은 표시패널(110)의 좌측 또는 우측이고, 표시패널(110)의 타 측은 표시패널(110)의 우측 또는 좌측일 수도 있다. 하지만, 본 명세서 및 도면에서는, 설명의 편의를 위해, 표시패널(110)의 일 측은 표시패널(110)의 상측이고, 표시패널(110)의 타 측은 표시패널(110)의 하측인 것으로 한다. One side of the display panel 110 may be the upper side or the lower side of the display panel 110 and the other side of the display panel 110 may be the lower side or the upper side of the display panel 110. [ One side of the display panel 110 may be the left or right side of the display panel 110 and the other side of the display panel 110 may be the right side or the left side of the display panel 110. [ However, in the present specification and drawings, it is assumed that one side of the display panel 110 is above the display panel 110 and the other side of the display panel 110 is below the display panel 110 for convenience of explanation.

이와 같은 방향과 위치를 고려할 때, 전술한 바와 같이, 게이트 드라이브 집적회로들(120)을 포함하는 게이트 드라이버(GDRV)는, 종래에 같이 좌측 또는 우측에 배치되는 것이 아니라, 데이터 드라이버(130)가 배치된 하측과 마주보는 상측에 배치됨으로써, 즉, 표시패널(110)에서 액티브 영역(AA: Active Area)의 좌측과 우측에 어떠한 드라이버도 배치되지 않게 됨으로써, 표시패널(110)의 좌측과 우측의 베젤(Bezel)을 상당히 줄일 수 있다. Considering such a direction and position, as described above, the gate driver (GDRV) including the gate drive integrated circuits 120 is not conventionally disposed on the left or right side, but the data driver 130 The left side and the right side of the active area AA in the display panel 110 are not disposed with any drivers so that the left side and the right side of the display panel 110 Bezels can be significantly reduced.

한편, 표시패널(110)의 좌측 및/또는 우측에는 데이터 드라이버(130) 또는 테이프 캐리어 패키지(TCP)와, 게이트 드라이브 집적회로들(120) 간의 신호 전달을 위한 신호 라인이 형성되어 있을 수 있다. Signal lines for transferring signals between the data driver 130 or the tape carrier package (TCP) and the gate drive integrated circuits 120 may be formed on the left and / or right of the display panel 110.

이상에서 간략하게 설명한 일 실시예에 따른 표시장치(100)에 대하여, 도 2 내지 도 7을 참조하여 더욱 상세하게 설명한다. The display device 100 according to the embodiment briefly described above will be described in more detail with reference to Figs. 2 to 7. Fig.

도 2는 일 실시예에 따른 표시패널(110)을 나타낸 도면이다. 2 is a view illustrating a display panel 110 according to one embodiment.

도 2를 참조하면, 일 실시예에 따른 표시패널(110)은, 제1방향(가로방향)으로 신장되어 형성된 게이트 라인들(GL 1, GL 2, ... , GL n)과, 제2방향(세로방향)으로 신장되어 형성된 데이터 라인들(DL 1, DL 2, ... , DL m, n≠m)과, 제2방향(세로방향)으로 신장되어 형성된 게이트 링크 라인들(GLL 1, GLL 2, ... , GLL n)과, 데이터 라인들(DL 1, DL 2, ... , DL m)에 데이터 신호를 공급하는 데이터 드라이버(130)와 마주보도록 일 측에서 제1방향(가로방향)으로 게이트 링크 라인들(GLL 1, GLL 2, ... , GLL n)의 개수(n)만큼 배치되고, 게이트 링크 라인들(GLL 1, GLL 2, ... , GLL n)을 통해 게이트 라인들(GL 1, GL 2, ... , GL n)로 스캔 신호를 공급하는 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 등을 포함한다. 2, the display panel 110 according to an embodiment includes gate lines GL 1, GL 2, ..., GL n formed in a first direction (lateral direction) (DL1, DL2, ..., DL m, n? M) extending in the first direction (vertical direction) and gate line lines GLL 1 , GLL 2, ..., GLL n and a data driver 130 for supplying data signals to the data lines DL 1, DL 2, ..., DL m, GLL n, GLL 1, GLL 2, ..., GLL n are arranged by the number n of gate link lines GLL 1, GLL 2, (GIP 1, GIP 2, ..., GIP n, 120) for supplying a scan signal to the gate lines GL 1, GL 2, ..., .

도 2에 도시된 바와 같이, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120)은, 데이터 드라이버(130)와 마주하도록, 제1방향(가로방향)으로 배치되기 때문에, 표시패널(110)의 측면(좌측, 우측)에서의 베젤의 사이즈(Bs)를 줄일 수 있다. 2, the gate drive integrated circuits GIP 1, GIP 2, ..., GIP n, 120 are arranged in a first direction (horizontal direction) to face the data driver 130 Therefore, the size (Bs) of the bezel on the side (left side, right side) of the display panel 110 can be reduced.

한편, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 폭(Wg)은, 도 2에 도시된 바와 같이, 표시패널(110)의 액티브 영역(AA)의 제1방향 길이(Laa)를 게이트 라인 개수(n)로 나눈 값일 수 있다. On the other hand, the width Wg of each of the gate drive integrated circuits GIP 1, GIP 2, ..., GIP n, 120 is set to be greater than the width Wg of the active area AA of the display panel 110, (Laa) in the first direction by the number of gate lines (n).

경우에 따라서, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 폭(Wg)은, 표시패널(110)의 액티브 영역(AA)의 제1방향 길이(Laa)를 게이트 라인 개수의 배수(2n, 3n, ...)로 나눈 값일 수 있다. The width Wg of each of the gate drive integrated circuits GIP 1, GIP 2, ..., GIP n and 120 may be equal to or greater than the width Wg of the active area AA of the display panel 110 in the first direction length Laa) divided by the number of gate lines (2n, 3n, ...).

이는, 일 예로, 데이터라인들의 개수를 절반으로 감소시키고 그 대신 게이트라인들의 개수를 두 배로 증가시켜 기존과 동일한 해상도를 구현하는 DRD(Double Rate Driving) 방식에 적용될 수 있다. 이러한 DRD 방식은, 2개의 인접 화소가 하나의 데이터라인을 공유하여 2배의 구동 주파수에 따라 순차적으로 구동하며, 상대적으로 고가인 데이터 드라이버(130)의 개수를 줄일 수 있어 비용 절감에 유리한 구동 방식이다. For example, the present invention can be applied to a DRD (Double Rate Driving) method which reduces the number of data lines to half and instead doubles the number of gate lines to realize the same resolution as the conventional one. In this DRD scheme, the number of the data drivers 130, which are relatively expensive, can be reduced because two adjacent pixels share one data line and are sequentially driven in accordance with a driving frequency twice as high, to be.

전술한 바와 같이, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 폭(Wg)은 표시패널(110)의 액티브 영역(AA)의 제1방향 길이(Laa)를 게이트 라인 개수(n)로 나눈 값일 수 있는데, 이를 통해, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 폭(Wg)을 최대한 확장할 수 있게 된다. 이로 인해, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 길이(Lg)를 짧게 할 수 있어, 표시패널(110)의 일 측의 베젤의 크기(예: 상측 베젤의 크기(Bu))를 줄일 수 있다.The width Wg of each of the gate drive integrated circuits GIP 1, GIP 2, ..., GIP n and 120 is set to be shorter than the first direction length of the active area AA of the display panel 110 Laa can be divided by the number of gate lines n so that the width Wg of each of the gate drive integrated circuits GIP 1, GIP 2, ..., GIP n 120 can be maximized . The length Lg of each of the gate drive ICs GIP 1, GIP 2, ..., GIP n 120 can be shortened and the size of the bezel on one side of the display panel 110 : The size of the upper bezel (Bu)).

한편, 표시패널(110)에는 제1방향으로 신장되는 게이트 라인들(Gate Lines)과 제2방향으로 신장되는 데이터 라인들(Data Lines)의 교차에 의해 화소들(Pixels)이 정의되는데, 이러한 화소들 측면(좌측 및/또는 우측)에 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120)이 있는 것이 아니라, 화소들의 상측(또는 하측)에 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120)이 데이터 드라이버(130)와 마주하여 제1방향(가로방향)으로 배치되기 때문에, 즉, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120)의 개수와 화소 열의 개수가 다를 수 있기 때문에, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 폭(Wg)과 각 화소의 폭(Wp)에 대한 면밀한 설계가 필요하다. Pixels are defined on the display panel 110 by the intersection of gate lines extending in the first direction and data lines extending in the second direction. The gate drive ICs (GIP 1, GIP 2, ..., GIP n, 120) are not provided on the side (left and / GIP 1, GIP 2, ..., GIP n, 120) are arranged in the first direction (lateral direction) facing the data driver 130, that is, the gate driver ICs GIP 1, The width Wg of each of the gate drive integrated circuits GIP 1, GIP 2, ..., GIP n, 120 may be different from the width Wg of each of the gate drive integrated circuits GIP 1, GIP 2, Careful design of the width Wp of the pixel is necessary.

이러한 표시패널(110)에 대한 설계는, 패킷(Packet)이라는 기본 설계 단위를 반복하여 이루어질 수 있다. The design of the display panel 110 can be made by repeating a basic design unit called a packet.

표시패널(110)의 기본 설계 단위는, 표시패널(110)의 전체 중 일부분으로서, 각 게이트 드라이브 집적회로(120)의 폭의 합과, 각 화소의 폭의 합이 동일한 경우의 패널 부분을 의미한다. The basic design unit of the display panel 110 is a part of the whole of the display panel 110, meaning a portion of the panel where the sum of the widths of the respective gate drive integrated circuits 120 is equal to the sum of the widths of the respective pixels do.

예를 들어, 9개의 게이트 드라이브 집적회로(GIP 1 ~ GIP 9) 각각의 폭의 합(9*Wg)과, 16개의 화소(P(i,j), 1≤i(행 번호)≤9, 1≤j(열 번호)≤16)의 폭의 합(16*Wp)이 동일한 경우, 이때의 표시패널(110)의 일부분을 기본 설계 단위(Packet)라고 한다. For example, the sum of the widths (9 * Wg) of each of the nine gate drive integrated circuits (GIP 1 to GIP 9) and the total number of the sixteen pixels P (i, j) 1) j (column number) 16), the part of the display panel 110 at this time is referred to as a basic design unit (packet).

도 3에서 게이트 링크 라인(GLL)이 해당 화소 열과 연결되는 방식을 개념적으로 나타낸 것일 뿐, 실제로는, 도 6 및 도 7과 같은 방식으로 연결될 수 있다. In FIG. 3, the gate link line GLL is connected to the corresponding pixel line only in concept, and may be connected in the same manner as in FIGS. 6 and 7. FIG.

아래에서는, 9개의 게이트 드라이브 집적회로(GIP 1 ~ GIP 9) 각각의 폭의 합(9*Wg)과, 16개의 화소(P(i,j), 1≤i(행 번호)≤9, 1≤j(열 번호)≤16)의 폭의 합(16*Wp)이 동일한 경우의 기본 설계 단위를 도 3을 참조하여 설명하고, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 폭(Wg)과 각 화소의 폭(Wp)에 대한 구체적인 설계는 도 4를 참조하여 이어서 설명한다. In the following, the sum of the widths (9 * Wg) of the nine gate drive integrated circuits (GIP 1 to GIP 9) and the sum of the widths of the sixteen pixels P (i, j) The basic design unit in the case where the sum of the widths (16 * Wp) of the gate drive ICs (GIP 1, GIP 2, ..., The detailed design of the width Wg and the width Wp of each pixel GIP n, 120 will be described with reference to FIG.

도 3은 일 실시예에 따른 표시패널(110)의 기본 설계 단위를 나타낸 도면이다. 3 is a block diagram illustrating a basic design unit of the display panel 110 according to an exemplary embodiment of the present invention.

도 3의 예시에서는, 9개의 게이트 드라이브 집적회로(GIP 1 ~ GIP 9) 각각의 폭의 합(9*Wg)과, 16개의 화소(P(i,j), 1≤i(행 번호)≤9, 1≤j(열 번호)≤16)의 폭의 합(16*Wp)이 동일하므로, 이러한 경우에서 표시패널(110)의 일부분을 기본 설계 단위(Packet)로 한다. 3, the sum of the widths (9 * Wg) of each of the nine gate drive integrated circuits (GIP 1 to GIP 9) and the sum of the widths of the sixteen pixels P (i, j) 9, 1? J (column number)? 16) are equal to each other. In this case, a part of the display panel 110 is regarded as a basic design unit.

도 3을 참조하면, 전술한 바와 같이, 9개의 게이트 드라이브 집적회로(GIP 1 ~ GIP 9) 각각이 표시패널(110)의 일 측에 배치되기 되기 때문에, 즉, 9개의 게이트 드라이브 집적회로(GIP 1 ~ GIP 9)가 게이트라인들(GL 1 ~ GL 9)과 나란히 배치되기 때문에, 각 게이트 드라이브 집적회로(GIP 1 ~ GIP 9)는, 해당 게이트라인(GL 1 ~ GL 9)의 측면에서 스캔신호를 공급해줄 수 없다. 3, since each of the nine gate drive integrated circuits (GIP 1 to GIP 9) is disposed on one side of the display panel 110, that is, nine gate drive integrated circuits (GIP 1 to GIP 9 are arranged side by side with the gate lines GL 1 to GL 9 so that the gate drive ICs GIP 1 to GIP 9 are scanned from the side of the corresponding gate lines GL 1 to GL 9 I can not supply the signal.

따라서, 도 3에 도시된 바와 같이, 각 게이트 드라이브 집적회로(GIP 1 ~ GIP 9)는, 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9)이 배치되는 영역과 화소들이 정의된 액티브 영역(AA) 사이의 링크 영역(LA)에 걸쳐서 형성되는 게이트 링크 라인들(GLL 1 ~ GLL 9)을 통해, 스캔신호를 각 화소 행(i=1, 2, ... , 9)으로 공급한다. 3, each of the gate drive ICs (GIP1 to GIP9) includes an area in which the gate drive ICs (GIP1 to GIP9) are arranged and an active area (AA) in which pixels are defined, (I = 1, 2, ..., 9) through the gate link lines GLL 1 to GLL 9 formed over the link region LA between the scan lines GLL 1 to GLL 9.

도 3에 도시된 바와 같은 표시패널(110)의 기본 설계 단위(1 Packet)에 대하여, 9개의 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9) 각각의 폭(Wg)과 각 화소의 폭(Wp)에 대한 구체적인 설계를 기본 설계 단위에서 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9)과 게이트 링크 라인(GLL)에 대한 구조를 나타낸 도 4를 참조하여 설명한다.The width Wg of each of the nine gate drive integrated circuits (GIP 1 to GIP 9) and the width Wp of each pixel (one pixel) are set to one basic unit (one packet) of the display panel 110 as shown in FIG. ) Will be described with reference to FIG. 4 showing a structure for the gate drive integrated circuits (GIP 1 to GIP 9) and the gate link line (GLL) in the basic design unit.

도 4는 일 실시예에 따른 표시패널의 기본 설계 단위에서 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9)과 게이트 링크 라인(GLL)에 대한 구조에 대한 예시도이다. FIG. 4 is an exemplary view of a structure for gate drive integrated circuits (GIP 1 to GIP 9) and a gate link line (GLL) in a basic design unit of a display panel according to an embodiment.

게이트 드라이브 집적회로들(GIP 1 ~ GIP 9) 각각의 폭(Wg)과 제1 상수(Kg)를 곱한 값(Kg*Wg)과, 화소들 각각의 폭(Wp)과 제2 상수(Kp)를 곱한 값(Kp*Wp)은 동일하다. A value Kg * Wg obtained by multiplying the width Wg of each of the gate drive integrated circuits GIP 1 to GIP 9 by a first constant Kg and a value Kg * Wg of a width Wp and a second constant Kp, (Kp * Wp) are the same.

이때, 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9) 각각의 폭(Wg)과 제1 상수(Kg)를 곱한 값(Kg*Wg)과, 화소들 각각의 폭(Wp)과 제2 상수(Kp)를 곱한 값(Kp*Wp)은, 기본 설계 단위에서 표시패널(110)의 길이(Lp)와 동일하다. 이는 하기 수학식 1과 같이 표현될 수 있다. At this time, a value (Kg * Wg) obtained by multiplying the width Wg of each of the gate drive integrated circuits (GIP1 to GIP9) by the first constant (Kg), a width Wp of each of the pixels and a second constant Kp * Wp) is the same as the length Lp of the display panel 110 in the basic design unit. This can be expressed by the following equation (1).

Figure pat00001
Figure pat00001

상기 수학식 1의 관계식에 따라, 게이트 드라이브 집적회로들(GIP 1, GIP 2, ... , GIP n, 120) 각각의 폭(Wg)을 최대한 확장시켜, 표시패널(110)의 일 측의 베젤의 크기(예: 상측 베젤의 크기(Bu))를 줄이면서도, 최적으로 패널 설계가 이루어질 수 있으며, 이를 통해, 링크 저항차를 최소화시킬 수 있다. The width Wg of each of the gate drive integrated circuits GIP 1, GIP 2, ..., GIP n, 120 is maximally expanded in accordance with the relational expression of Equation (1) Optimal panel design can be achieved while reducing the size of the bezel (e.g., the size of the upper bezel Bu), thereby minimizing the difference in link resistance.

도 4는, 9개의 게이트 드라이브 집적회로(GIP 1 ~ GIP 9) 각각의 폭의 합(9*Wg)과, 16개의 화소(P(i,j), 1≤i(행 번호)≤9, 1≤j(열 번호)≤16)의 폭의 합(16*Wp)이 동일한 기본 설계 단위(Packet)이므로, 도 4와 같은 기본 설계 단위의 예시에서는, 하기 수학식 2와 같은 관계식이 만들어질 수 있다. 4 is a graph showing the relationship between the sum of the widths 9 * Wg of each of the nine gate drive integrated circuits GIP 1 to GIP 9 and 16 pixels P (i, j), 1? I (row number) (16 * Wp) of the widths of 1 ≤ j (column number) ≤ 16) are the same basic design unit. In the example of the basic design unit as shown in FIG. 4, .

Figure pat00002
Figure pat00002

상기 수학식 2를 참조하면, Kg는 9이고 Kp가 16으로 Kg가 Kp보다 작기 때문에, Wg는 Wp보다 크다. 여기서, 기본 설계 단위에서 제1 상수 Kg와 제2 상수 Kp는 서로소이다. Referring to Equation (2), since Kg is 9 and Kp is 16 and Kg is smaller than Kp, Wg is larger than Wp. Here, in the basic design unit, the first constant Kg and the second constant Kp are small.

상기 수학식 2의 관계식으로 하나의 기본 설계 단위로 패널 설계를 하고, 기본 설계 단위를 반복하여, 표시패널(110)의 전체를 설계할 수 있다. The overall design of the display panel 110 can be designed by repeating the basic design unit by performing the panel design with one basic design unit according to the relational expression of Equation (2).

이 경우, 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9) 각각의 폭(Wg)과 제1 상수(Kg)를 곱한 값(Kg*Wg)을 정수(a) 배 하거나, 화소들 각각의 폭(Wp)과 제2 상수(Kp)를 곱한 값(Kp*Wp)을 정수(a) 배 한 값은, 하기 수학식 3과 같이, 표시패널(110)의 액티브 영역(AA)의 제1방향 길이(Laa)가 된다. In this case, the value (Kg * Wg) obtained by multiplying the width Wg of each of the gate drive integrated circuits (GIP 1 to GIP 9) by the first constant (Kg) is multiplied by a constant a or the width A value obtained by multiplying the value Kp * Wp obtained by multiplying the value Kp * Wp by the second constant Kp by a constant a is calculated by multiplying the first direction length Dp of the active area AA of the display panel 110, (Laa).

Figure pat00003
Figure pat00003

상기 수학식 3에서, Kg는 기본 설계 단위에서 게이트 드라이브 집적회로 개수이고, Wg는 게이트 드라이브 집적회로의 폭이며, Kp는 기본 설계 단위에서 화소 열의 개수이고, Wp는 화소의 폭이며, a는 표시패널(110)에서 기본 설계 단위의 개수이다.Where Kg is the number of gate drive integrated circuits in the basic design unit, Wg is the width of the gate drive integrated circuit, Kp is the number of pixel columns in the basic design unit, Wp is the width of the pixel, Is the number of basic design units in the panel 110.

한편, 도 4에 도시된 바와 같이, 기본 설계 단위에서, 16개의 화소 열 중에서, 9개의 게이트 드라이브 집적회로(GIP 1 ~ GIP 9)에 연결된 게이트 링크 라인(GLL)과 연결되는 화소 열은 9개이고, 나머지 7개의 화소 열은 게이트 링크 라인(GLL)이 연결되지 않는다.  On the other hand, as shown in FIG. 4, among the 16 pixel columns in the basic design unit, nine pixel columns are connected to the gate link line GLL connected to the nine gate drive integrated circuits (GIP 1 to GIP 9) , And the gate line GLL is not connected to the remaining seven pixel columns.

이와 관련하여, 표시패널(110)의 일 측에서 제1방향으로 게이트 드라이브 집적회로들(120)이 배치되는 영역과 화소들이 정의된 액티브 영역(AA) 사이의 링크 영역(LA)에 게이트 라인들 및 데이터 라인들과는 다른 신호 라인이 제1방향으로 형성될 수 있다. In this regard, in the link region LA between the region in which the gate drive integrated circuits 120 are arranged in one direction from the one side of the display panel 110 and the active region AA in which pixels are defined, And a signal line different from the data lines may be formed in the first direction.

다른 신호 라인과 연결된 신호 연결 라인이 게이트 링크 라인들(GLL)이 미 연결된 화소 열들에 연결될 수 있다. The signal connection lines connected to the other signal lines can be connected to the pixel lines to which the gate link lines GLL are connected.

예를 들어, 위에서 언급한 다른 신호 라인은, 공통 전압 라인(VcomL)일 수 있으며, 이를 게이트 링크 라인들(GLL)이 미 연결된 화소 열들과는 공통 전압 링크 라인(VcomLL)이 연결될 수 있다. For example, the other signal line mentioned above may be a common voltage line VcomL, and the common voltage link line VcomLL may be connected to the pixel lines to which the gate link lines GLL are connected.

전술한 다른 신호 라인과 이와 연결된 신호 연결 라인이 더 형성된 표시패널(110)의 기본 설계 단위에 대하여 도 5를 참조하여 다시 설명한다. The basic design unit of the display panel 110 in which the above-described other signal lines and the signal connection lines connected thereto are further formed will be described with reference to FIG.

도 5는 일 실시예에 따른 표시패널(110)의 기본 설계 단위에서 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9)과 게이트 링크 라인(GLL)에 대한 구조에 대한 다른 예시도이다. 5 is another example of the structure of the gate drive ICs (GIP 1 to GIP 9) and the gate link line (GLL) in the basic design unit of the display panel 110 according to one embodiment.

도 5를 참조하면, 표시패널(110)의 일 측에서 제1방향으로 9개의 게이트 드라이브 집적회로들(GIP 1 ~ GIP 9)이 배치되는 영역과 화소들이 정의된 액티브 영역(AA) 사이의 링크 영역(LA)에 게이트 라인들 및 데이터 라인들과는 다른 신호 라인인 공통 전압 라인(VcomL)이 제1방향으로 형성될 수 있다. Referring to FIG. 5, a link between an area where nine gate drive ICs (GIP 1 to GIP 9) are arranged in a first direction on one side of the display panel 110 and an active area AA on which pixels are defined, The common voltage line VcomL, which is a signal line different from the gate lines and the data lines, may be formed in the first direction.

이러한 공통 전압 라인(VcomL)과 연결된 공통 전압 링크 라인(VcomLL)이 게이트 링크 라인들(GLL)이 미 연결된 화소 열들에 연결될 수 있다.The common voltage link line VcomLL connected to the common voltage line VcomL may be connected to the pixel lines to which the gate link lines GLL are connected.

도 6 및 도 7은 일 실시예에 따른 표시패널에서 데이터 라인(DL), 게이트 라인(GL) 및 게이트 링크 라인(GLL)이 형성된 예시도이다. FIGS. 6 and 7 are diagrams illustrating an example in which a data line DL, a gate line GL, and a gate link line GLL are formed in a display panel according to an exemplary embodiment.

도 6에 도시된 바와 같이, 1개의 화소 열마다 1개의 데이터 라인(DL l, DL l+1, DL l+2, DL l+3)이 형성되고 1개의 화소 행마다 1개의 게이트 라인(GL k, GL k+1)이 형성될 수도 있다. 6, one data line DL 1, DL 1 + 1, DL 1 + 2, DL 1 + 3 is formed for each pixel column, and one gate line GL k, GL k + 1) may be formed.

또한, 도 6에 도시된 바와 같이, 게이트 링크 라인(GLL k, GLL k+1)의 형성을 위해, 2개의 데이터 라인(DL l과 DL l+1, DL l+2와 DL l+3)이 2개의 화소 열 사이에 형성되고, 2개의 데이터 라인이 형성되지 않은 2개의 화소 열 사이에는 게이트 링크 라인(GLL k, GLL k+1)이 형성될 수 있다. 6, two data lines DL 1 and DL 1 + 1, DL 1 + 2 and DL 1 + 3 are formed for the formation of gate link lines GLL k and GLL k + 1, The gate link lines GLL k and GLL k + 1 may be formed between the two pixel columns, and between the two pixel columns where no two data lines are formed.

도 6과는 다르게, 도 7에 도시된 바와 같이, 2개의 화소 열마다 1개의 데이터 라인(DL l, DL l+1, DL l+2, DL l+3)이 형성되어 인접한 2개의 화소 열이 1개의 데이터 라인을 공통으로 사용하고, 1개의 화소 행마다 2개의 게이트 라인(GL k, GL k', GL k+1, GL k+1')이 형성될 수도 있다. 7, one data line DL 1, DL 1 + 1, DL 1 + 2 and DL 1 + 3 is formed for each two pixel columns, Two gate lines GL k, GL k ', GL k + 1, and GL k + 1' may be formed for one pixel line by using one data line in common.

또한, 도 7에 도시된 바와 같이, 게이트 링크 라인(GLL k, GLL k', GLL k+1, GLL k+1')의 형성을 위해, 공통으로 사용되는 데이터 라인이 형성되지 않은 2개의 화소 열 사이에는 게이트 링크 라인(GLL k, GLL k', GLL k+1, GLL k+1')이 형성될 수 있다. 7, in order to form the gate link lines GLLk, GLLk ', GLLk + 1 and GLLk + 1', two pixels Gate line lines GLLk, GLLk ', GLLk + 1, GLLk + 1' may be formed between the columns.

이상에서 설명한 바와 같이 본 발명에 의하면, 베젤의 크기를 최소화할 수 있도록 설계 구조와 이를 이용한 표시패널(110) 및 표시장치(100)를 제공하는 효과가 있다.As described above, according to the present invention, it is possible to provide a design structure for minimizing the size of the bezel, and a display panel 110 and a display device 100 using the same.

또한, 본 발명에 의하면, 데이터 드라이버(130)와 마주보도록 게이트 드라이버를 배치하여 측면의 베젤의 크기를 줄이고, 이와 함께, 게이트 드라이버에 포함된 다수의 게이트 드라이브 집적회로(120)의 폭을 최대로 확장하여 상부 또는 하부의 베젤의 크기를 최대로 줄일 수 있는 표시패널(110) 및 표시장치(100)를 제공하는 효과가 있다.According to the present invention, the size of the side bezel can be reduced by disposing gate drivers so as to face the data driver 130, and at the same time, the widths of the plurality of gate drive integrated circuits 120 included in the gate driver can be maximized And the display panel 110 and the display device 100 that can maximize the size of the upper or lower bezel can be provided.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions. , Separation, substitution, and alteration of the invention will be apparent to those skilled in the art. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 표시장치
110: 표시패널
120: 게이트 드라이브 집적회로
130: 데이터 드라이버100: display device
110: Display panel
120: Gate drive integrated circuit
130: Data driver

Claims (7)

제1방향으로 신장되는 게이트 라인들과 제2방향으로 신장되는 데이터 라인들의 교차에 의해 화소들이 정의되고, 일 측에서 상기 제1방향으로 게이트 드라이브 집적회로들이 배치되며, 상기 게이트 드라이브 집적회로들에서 상기 게이트 라인들로 스캔 신호를 공급하는 게이트 링크 라인들이 상기 게이트 드라이브 집적회로들의 개수만큼 형성된 표시패널; 및
상기 게이트 드라이브 집적회로들과 마주보도록 상기 표시패널의 타 측에서 상기 제1방향으로 배치되어 상기 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버를 포함하는 표시장치. Pixels are defined by the intersection of the gate lines extending in the first direction and the data lines extending in the second direction, gate drive integrated circuits are arranged in the first direction on one side, and in the gate drive integrated circuits A display panel in which gate link lines supplying scan signals to the gate lines are formed by the number of the gate drive integrated circuits; And
And a data driver arranged in the first direction on the other side of the display panel to supply a data signal to the data lines so as to face the gate drive integrated circuits. 제1항에 있어서,
상기 게이트 드라이브 집적회로들 각각의 폭은,
상기 표시패널의 액티브 영역의 제1방향 길이를 게이트 라인 개수 또는 상기 게이트 라인 개수의 배수로 나눈 값인 것을 특징으로 하는 표시장치. The method according to claim 1,
The width of each of the gate drive integrated circuits,
Wherein the first direction length of the active region of the display panel is divided by the number of gate lines or a multiple of the number of gate lines. 제1항에 있어서,
상기 게이트 드라이브 집적회로들 각각의 폭과 제1 상수를 곱한 값과, 상기 화소들 각각의 폭과 제2 상수를 곱한 값은 동일한 것을 특징으로 하는 표시장치. The method according to claim 1,
Wherein a value obtained by multiplying the width of each of the gate drive integrated circuits by a first constant and a value obtained by multiplying a width of each of the pixels by a second constant are equal to each other. 제3항에 있어서,
상기 제1 상수와 상기 제2 상수가 서로소일 때,
상기 게이트 드라이브 집적회로들 각각의 폭과 상기 제1 상수를 곱한 값 또는 상기 화소들 각각의 폭과 제2 상수를 곱한 값에 대한 정수 배는 상기 표시패널의 액티브 영역의 제1방향 길이인 것을 특징으로 하는 표시장치. The method of claim 3,
When the first constant and the second constant are opposite to each other,
Wherein an integral multiple of a width of each of the gate drive integrated circuits multiplied by the first constant or a value obtained by multiplying a width of each of the pixels by a second constant is a first direction length of the active region of the display panel . 제1항에 있어서,
상기 표시패널의 일 측에서 상기 제1방향으로 상기 게이트 드라이브 집적회로들이 배치되는 영역과 상기 화소들이 정의된 액티브 영역 사이의 링크 영역에 상기 게이트 라인들 및 상기 데이터 라인들과는 다른 신호 라인이 상기 제1방향으로 형성된 것을 특징으로 하는 표시장치.The method according to claim 1,
A signal line different from the gate lines and the data lines in a link region between an area in which the gate drive integrated circuits are arranged in one direction from the one side of the display panel and an active area in which the pixels are defined, Direction. ≪ / RTI > 제1항에 있어서,
상기 다른 신호 라인과 연결된 신호 연결 라인이 상기 게이트 링크 라인들이 미 연결된 화소 열들에 연결되는 것을 특징으로 하는 표시장치.The method according to claim 1,
And a signal connection line connected to the other signal line is connected to pixel lines to which the gate link lines are connected. 제1방향으로 신장되어 형성된 게이트 라인들;
제2방향으로 신장되어 형성된 데이터 라인들;
제2방향으로 신장되어 형성된 게이트 링크 라인들; 및
상기 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버와 마주보도록 일 측에서 상기 제1방향으로 상기 게이트 링크 라인들의 개수만큼 배치되고, 상기 게이트 링크 라인들을 통해 상기 상기 게이트 라인들로 상기 스캔 신호를 공급하는 게이트 드라이브 집적회로들을 포함하는 표시패널. Gate lines formed extending in a first direction;
Data lines formed extending in a second direction;
Gate link lines formed extending in a second direction; And
A gate driver for supplying the scan signals to the gate lines through the gate link lines; and a scan driver for supplying the scan signals to the gate lines through the gate link lines, Wherein the gate driver integrated circuits comprise gate drive integrated circuits.
KR1020130143877A 2013-11-25 2013-11-25 Display device and display panel KR102045312B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130143877A KR102045312B1 (en) 2013-11-25 2013-11-25 Display device and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143877A KR102045312B1 (en) 2013-11-25 2013-11-25 Display device and display panel

Publications (2)

Publication Number Publication Date
KR20150060009A true KR20150060009A (en) 2015-06-03
KR102045312B1 KR102045312B1 (en) 2019-11-15

Family

ID=53504721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143877A KR102045312B1 (en) 2013-11-25 2013-11-25 Display device and display panel

Country Status (1)

Country Link
KR (1) KR102045312B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070019413A (en) * 2005-08-12 2007-02-15 삼성에스디아이 주식회사 Organic Electro Luminescence Display Device
KR20080082145A (en) * 2007-03-07 2008-09-11 엘지디스플레이 주식회사 Liquid crystal display and repair method thereof
JP2010072363A (en) * 2008-09-18 2010-04-02 Toshiba Mobile Display Co Ltd Liquid crystal display device
KR20130049592A (en) * 2011-11-04 2013-05-14 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070019413A (en) * 2005-08-12 2007-02-15 삼성에스디아이 주식회사 Organic Electro Luminescence Display Device
KR20080082145A (en) * 2007-03-07 2008-09-11 엘지디스플레이 주식회사 Liquid crystal display and repair method thereof
JP2010072363A (en) * 2008-09-18 2010-04-02 Toshiba Mobile Display Co Ltd Liquid crystal display device
KR20130049592A (en) * 2011-11-04 2013-05-14 삼성디스플레이 주식회사 Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR102045312B1 (en) 2019-11-15

Similar Documents

Publication Publication Date Title
KR102426742B1 (en) Array substrate and display device including the same
US10510280B2 (en) Display panel and display apparatus having the same
US9495932B2 (en) Display device
US11238804B2 (en) Driving method and driving device for display device
KR102645930B1 (en) Display device
US20140104252A1 (en) Display device
KR102387632B1 (en) Display panel and display apparatus using the same
KR20190070771A (en) Display Device having Touch Screen
EP3561801B1 (en) Display panel
KR102402395B1 (en) Display panel with a built-in touch screen and touch display device
TW201225047A (en) Organic light emitting diode display and method for driving display panel thereof
KR20190010052A (en) Display device
KR101906929B1 (en) Display device
KR102394393B1 (en) Display device
JP4163611B2 (en) Liquid crystal display
US11488515B2 (en) Foldable display device
JP2013238829A (en) Liquid crystal display device
US9898980B2 (en) Display apparatus
CN114072918A (en) Display panel, driving method thereof and display device
US11605359B2 (en) Display apparatus and display panel
US10748468B2 (en) Display panel and display device
KR102485431B1 (en) Array substrate and display device having the same
KR102362112B1 (en) Display panel and display apparatus using the same
KR102045312B1 (en) Display device and display panel
US9361840B2 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant