KR102485431B1 - Array substrate and display device having the same - Google Patents

Array substrate and display device having the same Download PDF

Info

Publication number
KR102485431B1
KR102485431B1 KR1020150190290A KR20150190290A KR102485431B1 KR 102485431 B1 KR102485431 B1 KR 102485431B1 KR 1020150190290 A KR1020150190290 A KR 1020150190290A KR 20150190290 A KR20150190290 A KR 20150190290A KR 102485431 B1 KR102485431 B1 KR 102485431B1
Authority
KR
South Korea
Prior art keywords
ground wire
wire
disposed
array substrate
driving circuit
Prior art date
Application number
KR1020150190290A
Other languages
Korean (ko)
Other versions
KR20170079570A (en
Inventor
정현우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150190290A priority Critical patent/KR102485431B1/en
Publication of KR20170079570A publication Critical patent/KR20170079570A/en
Application granted granted Critical
Publication of KR102485431B1 publication Critical patent/KR102485431B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133334Electromagnetic shields
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 표시장치는, 어레이기판의 가장자리에서 발생한 정전기가 더미배선으로 먼저 유입 되도록 할 수 있다. 또한 본 발명의 표시장치는, 유입된 정전기를 방전부를 통하여 에너지를 낮춘 후 접지배선으로 흘려 보낼 수 있다. 따라서, 본 발명은, 유입된 정전기를 방전부를 이용하여 최대 에너지를 낮추므로 접지배선과 연결된 표시장치의 회로부품 손상을 방지할 수 있다.In the display device of the present invention, static electricity generated at the edge of the array substrate can flow into the dummy wiring first. In addition, the display device of the present invention can flow the introduced static electricity to the ground wire after lowering the energy through the discharge unit. Accordingly, the present invention lowers the maximum energy of the introduced static electricity by using the discharge unit, thereby preventing damage to circuit components of the display device connected to the ground wire.

Description

어레이기판과 이를 포함하는 표시장치{ARRAY SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME}Array substrate and display device including the same {ARRAY SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 표시장치의 어레이기판에 구비되는 정전기 보호 구조에 관한 발명이다.The present invention relates to an electrostatic protection structure provided on an array substrate of a display device.

정보전자장치는 휴대폰(Mobile Phone), 노트북, 컴퓨터와 같은 각종 포터블기기(potable device) 및, HDTV 등의 고해상도, 고품질의 영상을 구현한다. 정보전자장치가 발전함에 따라, 이에 적용되는 평판표시장치(Flat Panel Display Device)에 대한 수요가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 OLED(Organic Light Emitting Diodes) 등이 활발히 연구되었다. 그러나, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대면적 화면의 실현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.Information electronic devices implement high-resolution and high-quality images of various portable devices such as mobile phones, laptops, and computers, and HDTVs. As information electronic devices develop, demand for a flat panel display device applied thereto is gradually increasing. As such flat panel display devices, LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), and OLED (Organic Light Emitting Diodes) have been actively studied. However, liquid crystal displays (LCDs) are now in the limelight due to mass production technology, ease of driving means, realization of high image quality, and realization of large-area screens.

액정표시장치는 액정표시패널과, 데이터 구동회로와, 게이트 구동회로와, 타이밍 콘트롤러를 구비한다. 데이터 구동회로는 액정표시패널의 데이터 라인에 데이터를 공급한다. 게이트 구동회로는 액정표시패널의 게이트 라인에 게이트 펄스를 공급한다. 타이밍 콘트롤러는 데이터 구동회로 및 게이트 구동회로를 제어한다. 이러한, 액정표시장치는 일반적으로 게이트 및 데이터 구동회로를 집적회로 형태로 형성하여 TCP또는 COF 테이프와 같이 액정표시패널에 부착하여 사용한다. 이로 인해서 부품소자 수가 증가하고, 부품소자 수의 증가에 따른 공정 증가로 공정비용이 상승하여 액정표시장치를 경량화 및 소형화 하는데 문제점이 되고 있었다. 따라서, 게이트 구동회로를 액정표시패널에 형성하는 GIP(Gate Driver-IC in panel) 방식의 액정표시장치가 제안되었다.A liquid crystal display device includes a liquid crystal display panel, a data driving circuit, a gate driving circuit, and a timing controller. The data driving circuit supplies data to the data line of the liquid crystal display panel. The gate driving circuit supplies gate pulses to gate lines of the liquid crystal display panel. The timing controller controls the data driving circuit and the gate driving circuit. Such a liquid crystal display device is generally used by forming a gate and data driving circuit in the form of an integrated circuit and attaching it to the liquid crystal display panel like a TCP or COF tape. As a result, the number of components increases, and the process cost increases due to the increase in the number of components, which has become a problem in reducing the weight and size of the liquid crystal display device. Accordingly, a gate driver-IC in panel (GIP) liquid crystal display device in which a gate driving circuit is formed on the liquid crystal display panel has been proposed.

내장회로를 구비한 액정표시장치에서 데이터 구동회로는 칩 형태로 형성하여 TCP 또는 COF 테이프와 같이 액정표시패널에 부착하여 형성된다. 내장회로를 구비한 액정표시장치에서 액정표시패널의 표시영역에는 액정셀을 정의하는 다수의 게이트 및 데이터 라인이 교차되어 형성되어 있다. 표시영역의 외곽에서 다수의 박막 트랜지스터로 구성되는 GIP 방식의 게이트 구동회로가 구비되어 있다.In a liquid crystal display device having a built-in circuit, the data driving circuit is formed in the form of a chip and attached to the liquid crystal display panel like a TCP or COF tape. In a liquid crystal display device having a built-in circuit, a plurality of gates and data lines defining liquid crystal cells are intersected and formed in a display area of the liquid crystal display panel. A GIP type gate driving circuit composed of a plurality of thin film transistors is provided outside the display area.

도 1은 종래의 어레이기판을 나타낸 도면이다.1 is a view showing a conventional array substrate.

상기한 바와 같은 표시장치는 영상이 출력되는 표시영역(A/A)과 상기 표시영역 외곽의 비표시영역(11, 12, 13, 14)을 포함하는 어레이기판(10)을 포함한다. 또한, 상기 어레이기판(10)은 상기 표시영역(A/A)에 배치되어 있는 데이터라인(DL)으로 데이터전압을 공급하기 위한 데이터 구동회로(미도시)를 포함한다. 아울러, 상기 어레이기판(10)은 상기 표시영역(A/A)에 배치되어 있는 게이트라인(GL)으로 스캔신호를 공급하기 위한 게이트 구동회로(20a, 20b)를 포함한다. 여기서, 상기 게이트 구동회로(20a, 20b)는, 도 1에 도시된 바와 같이, 상기 어레이기판(10)의 제2 비표시영역(12) 및 제3 비표시영역(14) 내에 실장되는 게이트인패널(Gate In Panel: GIP)방식으로 구성될 수 있다. 또한, 상기 어레이기판(10)의 제1 내지 제4 비표시영역(11, 12, 13, 14)에 접지배선(30)이 배치될 수 있다. 상기 접지배선(30)은 상기 게이트 구동회로(20a, 20b) 보다 패널(10)의 가장자리에 배치된다.The display device as described above includes an array substrate 10 including a display area A/A where an image is output and non-display areas 11, 12, 13, and 14 outside the display area. In addition, the array substrate 10 includes a data driving circuit (not shown) for supplying a data voltage to the data lines DL disposed in the display area A/A. In addition, the array substrate 10 includes gate driving circuits 20a and 20b for supplying a scan signal to the gate line GL disposed in the display area A/A. Here, the gate driving circuits 20a and 20b are gates mounted in the second non-display area 12 and the third non-display area 14 of the array substrate 10, as shown in FIG. It can be configured in a panel (Gate In Panel: GIP) method. In addition, ground wires 30 may be disposed in the first to fourth non-display areas 11 , 12 , 13 , and 14 of the array substrate 10 . The ground wire 30 is disposed at the edge of the panel 10 rather than the gate driving circuits 20a and 20b.

전자제품에서는, 일반적으로 정전기(Electro Static Discharge; ESD)가 발생되고 있다.In electronic products, static electricity (Electro Static Discharge; ESD) is generally generated.

종래의 표시장치의 어레이기판(10)은 정전기가 발생할 경우 어레이기판(10)의 가장자리에 배치되어 있는 접지배선(30)으로 정전기가 쉽게 유입될 수 있다. 이 경우, 접지배선(30)과 인접하게 배치된 게이트 구동회로(20a, 20b)는 정전기로 인한 영향으로 손상이 발생하는 문제점이 있다. 아울러, 상기 접지배선(30)은 패드(40)를 통하여 다른 회로부품과 연결될 수 있다. 이로 인하여, 접지배선(30)으로 유입된 정전기는 상기 패드(40)와 연결된 다른 회로부품에 까지 손상을 발생시키는 문제점이 있다. When static electricity is generated in the array substrate 10 of a conventional display device, static electricity can easily flow into the ground wire 30 disposed at the edge of the array substrate 10 . In this case, there is a problem in that the gate driving circuits 20a and 20b disposed adjacent to the ground wire 30 are damaged due to static electricity. In addition, the ground wire 30 may be connected to other circuit components through the pad 40 . Due to this, there is a problem in that static electricity flowing into the ground wire 30 causes damage to other circuit components connected to the pad 40 .

본 발명은 접지배선으로 유입된 정전기에 의한 게이트 구동회로에의 영향이 줄어든 표시장치를 제공하는 것이다.An object of the present invention is to provide a display device in which the influence of static electricity flowing into a ground wire on a gate driving circuit is reduced.

또한, 본 발명은, 높은 에너지의 유입된 정전기를 방전부를 이용하여 정전기의 에너지를 낮추어 표시장치의 회로부품 손상을 방지할 수 있는 표시장치를 제공하는 것이다.Another object of the present invention is to provide a display device capable of preventing damage to circuit components of the display device by lowering the energy of static electricity by using a discharge unit to generate high-energy static electricity.

또한, 본 발명은, 정전기의 극성에 상관없이, 유입된 정전기로부터 표시장치의 회로부품을 보호할 수 있는 표시장치를 제공하는 것이다. In addition, the present invention provides a display device capable of protecting circuit components of the display device from introduced static electricity regardless of the polarity of the static electricity.

상술한 과제 해결 수단으로서, 접지신호가 인가되는 접지배선과, 접지배선보다 외곽에 배치되는 더미배선과, 하나 이상의 다이오드를 포함하며 접지배선과 더미배선을 연결하는 방전부를 포함하는 어레이기판을 제공할 수 있다. 따라서, 본 발명은, 더미배선에 순간적으로 높은 에너지의 유입된 정전기를 방전부를 이용하여 정전기의 에너지를 낮추어 접지배선으로 흘려 보내므로 접지배선과 연결된 표시장치의 회로부품 손상을 방지할 수 있다.As a means for solving the above problems, it is possible to provide an array substrate including a ground wire to which a ground signal is applied, a dummy wire disposed outside the ground wire, and a discharge unit including one or more diodes and connecting the ground wire and the dummy wire. can Accordingly, the present invention lowers the energy of the static electricity using the discharging unit and sends it to the ground wire, thereby preventing damage to circuit components of the display device connected to the ground wire.

본 발명에 의하면, 접지배선이 게이트 구동회로와 종래 기술보다 이격되어 있으므로 접지배선으로 유입된 정전기에 의한 게이트 구동회로에의 영향이 줄어든다.According to the present invention, since the ground wiring is farther apart from the gate driving circuit than in the prior art, the influence of static electricity flowing into the ground wiring on the gate driving circuit is reduced.

또한, 본 발명은, 더미배선으로 인하여 정전기가 접지배선보다 먼저 유입 될 수 있다.Also, in the present invention, due to the dummy wiring, static electricity may be introduced before the ground wiring.

또한, 본 발명은, 더미배선에 순간적으로 높은 에너지의 유입된 정전기를 방전부를 이용하여 정전기의 에너지를 낮추어 접지배선으로 흘려 보내므로 접지배선과 연결된 표시장치의 회로부품 손상을 방지할 수 있다.In addition, the present invention lowers the energy of the static electricity using the discharge unit to flow the static electricity instantaneously with high energy into the dummy wiring and sends it to the ground wiring, thereby preventing damage to circuit components of the display device connected to the ground wiring.

또한, 본 발명은, 방전부에 포함된 복수의 다이오드 중 임의의 다이오드가 정전기 유입 시 손상되어도 나머지 다이오드가 정상 동작하므로 정전기로부터 표시장치의 회로부품을 보호할 수 있다.In addition, according to the present invention, even if any diode among the plurality of diodes included in the discharge unit is damaged when static electricity is introduced, the remaining diodes operate normally, so that circuit components of the display device can be protected from static electricity.

또한, 본 발명은, 정전기의 극성에 상관없이, 유입된 정전기로부터 표시장치의 회로부품을 보호할 수 있다. In addition, according to the present invention, circuit components of a display device can be protected from static electricity regardless of the polarity of the static electricity.

또한, 본 발명은 방전부 배치 시 종래 표시장치의 공정을 이용할 수 있으므로 추가적인 공정 및 비용이 발생하지 않는다.In addition, since the process of a conventional display device can be used in disposing the discharge unit in the present invention, additional processes and costs are not incurred.

도 1은 종래의 어레이기판을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 어레이기판을 포함하는 표시장치의 블록도이다.
도 3은 본 발명의 실시예에 따른 어레이기판이 적용되는 표시장치의 개략도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치에 배치되어 있는 더미배선과 방전부의 일 실시예의 구성도이다.
도 5는 본 발명의 일 실시예에 따른 방전부를 나타낸 도면이다.
도 6은 본 발명의 다른 실시예에 따른 방전부를 나타낸 도면이다.
1 is a view showing a conventional array substrate.
2 is a block diagram of a display device including an array substrate according to an embodiment of the present invention.
3 is a schematic diagram of a display device to which an array substrate according to an embodiment of the present invention is applied.
4 is a configuration diagram of an embodiment of a dummy wire and a discharge unit disposed in a display device according to an embodiment of the present invention.
5 is a view showing a discharge unit according to an embodiment of the present invention.
6 is a view showing a discharge unit according to another embodiment of the present invention.

다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.The embodiments introduced below are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the present invention may be embodied in other forms without being limited to the embodiments described below. Like reference numbers indicate like elements throughout the specification.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다. 또한, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.Advantages and features of the present invention, and methods for achieving them, will become clear with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. In addition, only the present embodiments are provided to complete the disclosure of the present invention and to completely inform those skilled in the art of the scope of the invention to which the present invention belongs. Further, the invention is only defined by the scope of the claims. Like reference numbers designate like elements throughout the specification. The sizes and relative sizes of layers and regions in the drawings may be exaggerated for clarity of explanation.

소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.When an element or layer is referred to as “on” or “on” another element or layer, it includes both cases where another element or layer is intervening as well as directly on another element or layer. do. On the other hand, when an element is referred to as “directly on” or “directly on”, it indicates that no other element or layer is intervening.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.The spatially relative terms "below, beneath", "lower", "above", "upper", etc., refer to one element or component as shown in the drawing. It can be used to easily describe the correlation between and other elements or components. Spatially relative terms should be understood as terms that include different orientations of elements in use or operation in addition to the directions shown in the figures. For example, when flipping elements shown in the figures, elements described as “below” or “beneath” other elements may be placed “above” the other elements. Thus, the exemplary term “below” may include directions both below and above.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.Terms used in this specification are for describing embodiments, and therefore are not intended to limit the present invention. In this specification, singular forms also include plural forms unless specifically stated otherwise in a phrase. As used herein, "comprise" and/or "comprising" means that a stated component, step, operation, and/or element is the presence of one or more other components, steps, operations, and/or elements. or do not rule out additions.

도 2는 본 발명의 실시예에 따른 어레이기판을 포함하는 표시장치의 블록도이고, 도 3은 본 발명의 실시예에 따른 어레이기판이 적용되는 표시장치의 개략도이다.2 is a block diagram of a display device including an array substrate according to an embodiment of the present invention, and FIG. 3 is a schematic diagram of a display device to which an array substrate according to an embodiment of the present invention is applied.

도 2에 도시된 바와 같이, 본 발명의 표시장치는 어레이기판(100)과 상부기판(1000)을 포함하는 표시패널, 타이밍 콘트롤러(400)와, 제1 및 제2 게이트 구동회로(200a, 200b)와, 데이터 구동회로(300)와, 정전기 보호 영역(A)을 포함한다. 상기 타이밍 콘트롤러(400)는 외부시스템으로부터 타이밍 신호를 인가 받아 각종 제어신호를 생성할 수 있다. 상기 제1 및 제2 게이트 구동회로(200a, 200b)와 데이터 구동회로(300)는 타이밍 콘트롤러(400)의 제어신호에 대응하여 어레이기판(100)을 제어할 수 있다. 상기 정전기 보호 영역(A)은 상기 어레이기판(100)의 제1 내지 제4 비표시영역(110 내지 140)에 배치될 수 있다. 상기 정전기 보호 영역(A)에는 접지배선(500)과, 정전기로부터 표시장치를 보호하기 위해 더미배선(700) 및 방전부(800)를 포함할 수 있다.As shown in FIG. 2, the display device of the present invention includes a display panel including an array substrate 100 and an upper substrate 1000, a timing controller 400, and first and second gate driving circuits 200a and 200b. ), a data driving circuit 300, and an electrostatic protection area (A). The timing controller 400 may generate various control signals by receiving a timing signal from an external system. The first and second gate driving circuits 200a and 200b and the data driving circuit 300 may control the array substrate 100 in response to a control signal of the timing controller 400 . The static electricity protection area A may be disposed in the first to fourth non-display areas 110 to 140 of the array substrate 100 . The static electricity protection area A may include a ground wire 500, a dummy wire 700 to protect the display device from static electricity, and a discharge unit 800.

상기 어레이기판(100)은 글라스를 이용한 기판 상에 게이트라인들(GL 1 내지 GL n)과 데이터라인들(DL 1 내지 DL m)이 매트릭스 형태로 교차되고, 교차 지점에 다수의 화소를 정의한다. 각 화소에는 박막트랜지스터(TFT)와 액정캐패시터(Clc) 및 스토리지캐패시터(Cst)가 구비되며, 모든 화소들은 하나의 표시영역(A/A)을 이루게 된다. 화소가 정의되지 않은 영역은 제1 내지 제4 비표시영역(110 내지 140)으로 구분된다. 상기 제2 및 제4 비표시영역(120, 140)에는 제1 및 제2 게이트 구동회로(200a, 200b)가 배치될 수 있고, 상기 제1 내지 제4 비표시영역(110 내지 140)에는 정전기 보호영역(A)이 배치될 수 있다.In the array substrate 100, gate lines GL 1 to GL n and data lines DL 1 to DL m cross each other in a matrix form on a substrate using glass, and a plurality of pixels are defined at the intersection points. . Each pixel includes a thin film transistor (TFT), a liquid crystal capacitor (Clc), and a storage capacitor (Cst), and all pixels form one display area (A/A). Areas in which pixels are not defined are divided into first to fourth non-display areas 110 to 140 . First and second gate driving circuits 200a and 200b may be disposed in the second and fourth non-display areas 120 and 140, and static electricity may be disposed in the first to fourth non-display areas 110 to 140. A protection area (A) may be disposed.

타이밍 콘트롤러(400)는 외부시스템으로부터 전송되는 영상신호(RGB)와, 클럭신호(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 데이터 인에이블 신호(DE)등의 타이밍 신호를 인가 받아 제1 및 제2 게이트 구동회로(200a, 200b) 및 데이터 구동회로(300)의 제어신호를 생성한다.The timing controller 400 controls timing signals such as a video signal (RGB) transmitted from an external system, a clock signal (DCLK), a horizontal synchronization signal (Hsync), a vertical synchronization signal (Vsync), and a data enable signal (DE). control signals of the first and second gate driving circuits 200a and 200b and the data driving circuit 300 are generated.

여기서, 수평동기신호(Hsync)는 화면의 한 수평선을 표시하는 데 걸리는 시간을 나타내는 신호이고, 수직동기신호(Vsync)는 한 프레임의 화면을 표시하는 데 걸리는 시간을 나타내는 신호이다. 또한, 데이터 인에이블 신호(DE)는 어레이기판(100)에 정의된 화소에 데이터전압을 공급하는 기간을 나타내는 신호이다.Here, the horizontal synchronization signal Hsync is a signal representing the time required to display one horizontal line on the screen, and the vertical synchronization signal Vsync is a signal representing the time required to display one frame of the screen. Also, the data enable signal DE is a signal indicating a period for supplying data voltages to pixels defined on the array substrate 100 .

또한, 한편, 타이밍 콘트롤러(400)는 외부의 시스템과 소정의 인터페이스를 통해 연결되어 그로부터 출력되는 영상관련 신호와 타이밍신호를 잡음없이 고속으로 수신하도록 설계되어 있다. 이러한 인터페이스로는 LVDS(Low Voltage Differential Signal)방식 또는 TTL(Transistor-Transistor Logic) 인터페이스 방식 등이 있다.Meanwhile, the timing controller 400 is connected to an external system through a predetermined interface and is designed to receive video-related signals and timing signals output therefrom at high speed without noise. Such an interface includes a low voltage differential signal (LVDS) method or a transistor-transistor logic (TTL) interface method.

또한, 타이밍 콘트롤러(400)는 입력되는 타이밍 신호에 동기하여 제1 및 제2 게이트 구동회로(200a, 200b)의 제어신호(GCS) 및 데이터 구동회로(300)의 제어신호(DCS)를 생성한다.In addition, the timing controller 400 generates the control signal GCS of the first and second gate driving circuits 200a and 200b and the control signal DCS of the data driving circuit 300 in synchronization with the input timing signal. .

그 밖에 타이밍 콘트롤러(400)는 제1 및 제2 게이트 구동회로(200a, 200b)의 각 스테이지의 구동 타이밍을 결정하는 복수의 클록신호를 생성하고, 제1 및 제2 게이트 구동회로(200a, 200b)에 제공한다. 그리고, 타이밍 콘트롤러(400)는 입력 받은 영상데이터(RGB DATA)를 데이터 구동회로(300)가 처리 가능한 형태로 정렬 및 변조하여 출력한다. 여기서, 정렬된 영상데이터는 화질개선을 위한 색좌표 보정 알고리즘이 적용된 형태일 수 있다. 또한 상기 제1 및 제2 게이트 구동회로(200a, 200b)의 제어신호(GCS)는 게이트 개시신호(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 및 게이트 출력 인에이블(Gate Output Enable)등이 있다.In addition, the timing controller 400 generates a plurality of clock signals for determining the driving timing of each stage of the first and second gate driving circuits 200a and 200b, and the first and second gate driving circuits 200a and 200b ) is provided. Then, the timing controller 400 aligns and modulates the received image data (RGB DATA) in a form that can be processed by the data driving circuit 300 and outputs them. Here, the sorted image data may have a form to which a color coordinate correction algorithm for image quality improvement is applied. In addition, the control signals GCS of the first and second gate driving circuits 200a and 200b include a gate start signal, a gate shift clock, a gate output enable, and the like. there is

다음으로, 데이터 구동회로(300)는 타이밍 콘트롤러(400)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 구동회로(300)는 소스 쉬프트 클럭(SSC)에 따라 입력되는 영상 데이터를 샘플링 신호에 따라 래치하여, 데이터 신호로 변경한다. 이후, 데이터 구동회로(300)는 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 데이터 신호를 데이터라인(DL)들에 공급한다. 이를 위해 데이터 구동회로(300)는 데이터 샘플링부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함할 수 있다.Next, the data driving circuit 300 generates a sampling signal by shifting the source start pulse (SSP) from the timing controller 400 according to the source shift clock (SSC). Also, the data driving circuit 300 latches the image data input according to the source shift clock SSC according to the sampling signal and converts it into a data signal. Thereafter, the data driving circuit 300 supplies a data signal to the data lines DL in units of horizontal lines in response to a source output enable (SOE) signal. To this end, the data driving circuit 300 may include a data sampling unit, a latch unit, a digital-to-analog conversion unit, and an output buffer.

다음으로, 제1 및 제2 게이트 구동회로(200a, 200b)는 쉬프트레지스터를 포함하는 복수의 스테이지로 이루어진다. 이러한 제1 및 제2 게이트 구동회로(200a, 200b)는 타이밍 콘트롤러(400)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 액정패널(100)에 형성된 다수의 게이트 배선(GL1 ~ GLn)을 통해 스캔 펄스인 게이트하이전압(VGH)을 교번하여 출력할 수 있다. 여기서, 출력된 게이트하이전압(VGH)은 일정 수평기간 동안 중첩될 수 있다. 이는 게이트 배선(GL 1 ~ GL n)을 프리차징(precharging) 하기 위한 것으로, 데이터전압 인가 시 보다 안정적인 화소 충전을 진행할 수 있다. 게이트하이전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간 동안에는 게이트 라인(GL 1 내지 GL n)에 게이트로우전압(VGL)을 공급하게 된다.Next, the first and second gate driving circuits 200a and 200b include a plurality of stages including shift registers. The first and second gate driving circuits 200a and 200b respond to the gate control signal GCS input from the timing controller 400 through a plurality of gate wires GL1 to GLn formed in the liquid crystal panel 100. A gate high voltage (VGH), which is a scan pulse, can be alternately output. Here, the output gate high voltage VGH may overlap for a predetermined horizontal period. This is for precharging the gate lines GL 1 to GL n, and more stable pixel charging can be performed when the data voltage is applied. During the remaining period in which the scan pulse of the gate high voltage VGH is not supplied, the gate low voltage VGL is supplied to the gate lines GL 1 to GL n.

한편, 본 발명에 적용되는 제1 및 제2 게이트 구동회로(200a, 200b)는, 패널과 독립되게 형성되어, 다양한 방식으로 패널과 전기적으로 연결될 수 있는 형태로 구성될 수 있있다. 아울러, 상기 제1 및 제2 게이트 구동회로(200a, 200b)는 어레이기판(100)의 제조 시 박막패턴 형태로 제2 및 제4 비표시영역(120, 140)상에 게이트-인-패널(Gate-In-Panel, GIP)방식으로 내장될 수 있다. 이 경우 제1 및 제2 게이트 구동회로(200a, 200b)를 제어하기 위한 게이트 제어신호(GCS)로는 클럭 신호(CLK) 및 쉬프트 레지스터의 첫 번째로 구동하는 스테이지의 구동을 위한 게이트 개시신호(Gate Start Pulse VST)가 될 수 있다.Meanwhile, the first and second gate driving circuits 200a and 200b applied to the present invention may be formed independently of the panel and be electrically connected to the panel in various ways. In addition, the first and second gate driving circuits 200a and 200b are formed on the second and fourth non-display areas 120 and 140 in the form of a thin film pattern when the array substrate 100 is manufactured. It can be embedded in the Gate-In-Panel (GIP) method. In this case, the gate control signal GCS for controlling the first and second gate driving circuits 200a and 200b includes a clock signal CLK and a gate start signal for driving the first stage of the shift register (Gate Start Pulse VST).

상기 정전기 보호 영역(A)은 접지배선(500), 더미배선(700), 방전부(800)를 포함할 수 있다. 상기 정전기 보호 영역(A)은 상기 어레이기판(100)에서 발생한 정전기로부터 상기 제1 및 제2 게이트 구동회로(200a, 200b) 및 상기 접지배선(500)과 패드(600)를 통하여 연결된 회로부품의 손상을 방지할 수 있다.The static electricity protection area A may include a ground wire 500 , a dummy wire 700 , and a discharge unit 800 . The static electricity protection area A is a circuit component connected through the first and second gate driving circuits 200a and 200b and the ground wire 500 and the pad 600 from static electricity generated in the array substrate 100. damage can be prevented.

도 3을 참조하면, 본 발명의 실시예에 따른 표시장치의 표시패널은, 다양한 실시 형태의 어레이기판(100), 상기 어레이 기판(100)과 마주하는 상부 기판(1000), 및 상기 양 기판(100, 1000) 사이에 형성된 액정층(1100)을 포함하여 이루어질 수 있다. 상기 상부 기판(1000)은 상기 화소들과 대응하는 칼라 필터를 포함할 수 있다. 상기 상부 기판(1000) 등의 구성은 당업계에 공지된 다양한 형태로 변경될 수 있다.Referring to FIG. 3 , a display panel of a display device according to an embodiment of the present invention includes an array substrate 100 of various embodiments, an upper substrate 1000 facing the array substrate 100, and both substrates ( 100, 1000) may include a liquid crystal layer 1100 formed between them. The upper substrate 1000 may include color filters corresponding to the pixels. The configuration of the upper substrate 1000 may be changed into various forms known in the art.

도 4는 본 발명의 일 실시예에 따른 표시장치에 배치되어 있는 더미배선과 방전부의 일 실시예의 구성도이다.4 is a configuration diagram of an embodiment of a dummy wire and a discharge unit disposed in a display device according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 어레이기판(100)은 게이트라인들(GL 1 내지 GL n)과 데이터라인들(DL 1 내지 DL m)의 교차에 의해 정의되는 영역마다 화소들이 배치된 표시영역(Active Area; A/A)을 포함한다. 또한, 본 발명의 어레이기판(100)은 제2 및 제4 비표시영역(120, 140)의 양측에 배치되고 상기 표시영역(A/A)의 게이트라인들(GL 1 내지 GL n)로 순차적으로 스캔신호를 제공하는 제1 및 제2 게이트 구동회로(200a, 200b)를 포함할 수 있다. 또한, 본 발명의 어레이기판(100)은 제1 내지 제4 비표시영역(110 내지 140) 중 상기 제1 및 제2 게이트 구동회로(200a)보다 외곽에 배치되고 상기 표시영역(A/A)과 상기 제1 및 제2 게이트 구동회로(200a, 200b)에 연결된 접지배선(500)을 포함한다. 또한, 본 발명의 어레이기판(100)은 제1 내지 제4 비표시영역(110 내지 140) 중 상기 접지배선(500)보다 외곽에 배치되는 더미배선(700)을 포함한다. 또한, 본 발명의 어레이기판(100)은 하나 이상의 다이오드를 포함하며 상기 접지배선(500)과 상기 더미배선(700)을 연결하는 방전부(800)와, 복수의 패드(600)를 포함한다. 상기 비표시영역은 표시영역(A/A)이 아닌 영역이다. 구체적으로, 상기 비표시영역은 제1 내지 제4 비표시영역(110 내지 140)을 포함할 수 있다. Referring to FIG. 4, the array substrate 100 of the present invention has a display area in which pixels are disposed in each area defined by the intersection of gate lines GL 1 to GL n and data lines DL 1 to DL m. (Active Area; A/A). In addition, the array substrate 100 of the present invention is disposed on both sides of the second and fourth non-display areas 120 and 140 and sequentially passes through the gate lines GL 1 to GL n of the display areas A/A. It may include first and second gate driving circuits 200a and 200b providing scan signals to . In addition, the array substrate 100 of the present invention is disposed outside the first and second gate driving circuits 200a among the first to fourth non-display areas 110 to 140, and the display area A/A and a ground wire 500 connected to the first and second gate driving circuits 200a and 200b. In addition, the array substrate 100 of the present invention includes dummy wires 700 disposed outside the ground wires 500 in the first to fourth non-display areas 110 to 140 . In addition, the array substrate 100 of the present invention includes one or more diodes, a discharge unit 800 connecting the ground wire 500 and the dummy wire 700, and a plurality of pads 600. The non-display area is an area other than the display area A/A. Specifically, the non-display area may include first to fourth non-display areas 110 to 140 .

게이트 구동회로는 비표시영역의 일측 혹은 양측에 배치될 수 있다. 구체적으로, 게이트 구동회로가 1개이면, 게이트 구동회로는 제2 비표시영역(120)의 일측에 배치될 수 있다. 또한, 게이트 구동회로가 2개이면, 제1 게이트 구동회로(200a)는 제 2 비표시영역(120)에 배치되고 제2 게이트 구동회로(200b)는 제4 비표시영역(140)에 배치될 수 있다. 아울러, 상기 게이트 구동회로는 상기 어레이기판(100)에 배치될 수 있다. 따라서, 게이트 구동회로의 스캔신호 제공 방식에 따라 게이트 구동회로의 배치가 달라 질 수 있으므로 실시예에 한정되는 것은 아니다.The gate driving circuit may be disposed on one side or both sides of the non-display area. Specifically, if there is only one gate driving circuit, the gate driving circuit may be disposed on one side of the second non-display area 120 . In addition, when there are two gate driving circuits, the first gate driving circuit 200a is disposed in the second non-display area 120 and the second gate driving circuit 200b is disposed in the fourth non-display area 140. can In addition, the gate driving circuit may be disposed on the array substrate 100 . Therefore, since the arrangement of the gate driving circuit may vary according to the method of providing the scan signal of the gate driving circuit, the embodiment is not limited thereto.

상기 접지배선(500)은 상기 표시영역(A/A)과 상기 제1 및 제2 게이트 구동회로(200a, 200b)와 연결되어 접지신호(GND)를 제공할 수 있다. 상기 접지배선(500)은 상기 어레이 기판(100)에 배치될 수 있다. 상기 접지배선(500)은 상기 게이트 구동회로(200a, 200b)보다 외곽에 배치되고, 상기 제1 및 제2 게이트 구동회로(200a, 200b)와 종래 기술보다 더욱 이격되어 배치될 수 있다. 구체적으로, 상기 접지배선(500)은, 제1 비표시영역에 배치되어 패드(600)와 연결되고, 제2 내지 제4 비표시영역이고 상기 제1 및 제2 게이트 구동회로 및 표시영역(A/A)의 외곽에 배치될 수 있다. 따라서, 본 발명은 접지배선이 게이트 구동회로와 종래 기술보다 이격되어 있으므로 접지배선으로 유입된 정전기에 의한 게이트 구동회로에의 영향이 줄어든다.The ground wire 500 may be connected to the display area A/A and the first and second gate driving circuits 200a and 200b to provide a ground signal GND. The ground wire 500 may be disposed on the array substrate 100 . The ground wire 500 may be disposed outside the gate driving circuits 200a and 200b and further spaced apart from the first and second gate driving circuits 200a and 200b than in the prior art. Specifically, the ground wire 500 is disposed in the first non-display area and is connected to the pad 600, and is the second to fourth non-display areas, and the first and second gate driving circuits and the display area (A) /A) can be placed outside. Therefore, in the present invention, since the ground wire is more distant from the gate driving circuit than in the prior art, the influence of static electricity flowing into the ground wire on the gate driving circuit is reduced.

상기 복수의 패드(600)는 어레이기판(100)내에 배치된 회로부품 또는 복수의 배선과 어레이기판(100) 외의 회로부품 또는 복수의 배선을 연결하는데 이용될 수 있다. 상기 복수의 패드(600)는 제1 비표시영역(110)에 배치될 수 있다.The plurality of pads 600 may be used to connect circuit components or a plurality of wires disposed within the array substrate 100 to circuit components or a plurality of wires outside the array substrate 100 . The plurality of pads 600 may be disposed in the first non-display area 110 .

상기 더미배선(700)은 어레이기판(100)의 신호 배선들 중 최외곽에 위치하여 정전기가 먼저 유입된다. 상기 더미배선(700)은 상기 어레이기판(100)에 배치될 수 있다. 상기 더미배선(700)은 상기 접지배선(500)보다 외곽에 배치되고, 상기 접지배선(500)과 방전부(800)를 통하여 연결될 수 있다. 보다 상세하게는, 상기 더미배선(700)은 제1 내지 제4 비표시영역이며 상기 표시영역(A/A), 제1 및 제2 게이트 구동회로(200a, 200b) 및 접지배선(500)의 외곽에 배치될 수 있다. The dummy wire 700 is located at the outermost part of the signal wires of the array substrate 100, and static electricity is introduced first. The dummy wiring 700 may be disposed on the array substrate 100 . The dummy wiring 700 may be disposed outside the ground wiring 500 and may be connected to the ground wiring 500 through the discharge unit 800 . More specifically, the dummy wiring 700 is the first to fourth non-display areas, and the display area A/A, the first and second gate driving circuits 200a and 200b, and the ground wiring 500 Can be placed outside.

또한, 상기 더미배선(700)은 상기 접지배선(500)과 동일 재질일 수 있고, 상기 접지배선(500)보다 전도성이 좋은 재질 일 수 있다. 따라서, 상기 더미배선(700)은 정전기가 상기 접지배선(500)보다 먼저 유입 될 수 있다. 또한 상기 더미배선(700)은 상기 접지배선(500)과 동일 층에 배치될 수 있다. 본 발명의 더미배선은 접지배선보다 정전기를 먼저 유입되도록 하는 재질이거나 배치 구성이면 되므로 더미배선의 재질이나 배치가 실시예에 한정되는 것은 아니다.In addition, the dummy wire 700 may be made of the same material as the ground wire 500 and may be made of a material having higher conductivity than the ground wire 500 . Accordingly, static electricity may flow into the dummy wiring 700 before the ground wiring 500 . Also, the dummy wiring 700 may be disposed on the same layer as the ground wiring 500 . Since the dummy wiring of the present invention may be made of a material or arrangement that allows static electricity to flow in before the ground wiring, the material or arrangement of the dummy wiring is not limited to the embodiment.

상기 방전부(800)는 하나 이상의 다이오드를 포함하고, 상기 다이오드를 이용하여 상기 더미배선(700)으로 유입된 정전기의 에너지를 낮추어 상기 접지배선(500)으로 흐르도록 한다. 즉, 상기 방전부(800)는 순간적으로 높은 전위차를 갖는 정전기가 상기 더미배선(700)에서 상기 다이오드를 지나가도록 한다. 상기 다이오드는 상기 다이오드의 포화영역 이내의 전위차를 갖는 정전기가 흐르도록 하여 접지배선(500)으로 흐르는 정전기의 에너지를 낮추는 것이다. 이로 인하여, 본 발명은, 순간적으로 높은 에너지의 유입된 정전기를 방전부를 이용하여 정전기의 에너지를 낮추어 접지배선으로 흘려 보내므로, 접지배선과 연결된 표시장치의 회로부품 손상을 방지할 수 있다. The discharge unit 800 includes one or more diodes, and uses the diodes to lower the energy of static electricity flowing into the dummy wiring 700 so that it flows to the ground wiring 500 . That is, the discharge unit 800 instantaneously causes static electricity having a high potential difference to pass through the diode in the dummy wiring 700 . The diode lowers the energy of static electricity flowing to the ground wire 500 by allowing static electricity having a potential difference within a saturation region of the diode to flow. Due to this, the present invention lowers the energy of static electricity using the discharge unit to instantaneously flow in high-energy static electricity and sends it to the ground wire, thereby preventing damage to circuit components of the display device connected to the ground wire.

또한, 상기 방전부(800)는 복수개일 수 있다. 즉, 상기 방전부(800)는, 제1 내지 제4 비표시영역(110 내지 140) 중 일부에만 배치될 수 있고, 제1 내지 제4 비표시영역(110 내지 140) 전부에 배치될 수 있다. 상기 방전부(800)는, 표시패널(100)의 크기에 대응하여 적절한 개수 혹은 접지배선(500)과 더미배선(700)을 연결하는데 적합하도록 배치되면 되므로 실시예에 한정되는 것은 아니다.Also, the number of discharge units 800 may be plural. That is, the discharge unit 800 may be disposed only in some of the first to fourth non-display areas 110 to 140, and may be disposed in all of the first to fourth non-display areas 110 to 140. . The discharge unit 800 may be arranged in an appropriate number corresponding to the size of the display panel 100 or suitable for connecting the ground wire 500 and the dummy wire 700, so it is not limited to the exemplary embodiment.

도 5는 본 발명의 일 실시예에 따른 방전부를 나타낸 도면이다.5 is a view showing a discharge unit according to an embodiment of the present invention.

도 5를 참조하면, 일 실시예의 방전부(800)는 복수의 다이오드를 병렬로 배치할 수 있다. 보다 상세하게는, 상기 방전부(800)는 접지배선(500)과 더미배선(700)을 연결하고 병렬로 배치된 복수의 다이오드를 포함할 수 있다. 이로 인하여, 본 발명은, 방전부에 포함된 복수의 다이오드 중 임의의 다이오드가 정전기 유입 시 손상되어도 나머지 다이오드가 정상 동작하므로 정전기로부터 표시장치의 회로부품을 보호할 수 있다.Referring to FIG. 5 , a discharge unit 800 according to an embodiment may arrange a plurality of diodes in parallel. More specifically, the discharge unit 800 may include a plurality of diodes connected to the ground wire 500 and the dummy wire 700 and arranged in parallel. Due to this, according to the present invention, even if any diode among the plurality of diodes included in the discharge unit is damaged when static electricity is introduced, the remaining diodes operate normally, so that circuit components of the display device can be protected from static electricity.

또한, 방전부(800)의 복수의 다이오드는 상기 접지배선(500)과 상기 더미배선(700)을 순방향 및 역방향으로 연결될 수 있다. 보다 상세하게는, 상기 복수의 다이오드 중 제1 다이오드(D1)는 상기 접지배선(500)과 상기 더미배선(700)을 순방향으로 연결할 수 있다. 즉, 상기 제1 다이오드(D1)는 상기 더미배선(700)이 정방향에 연결되고 상기 접지배선(500)에 역방향에 연결될 수 있다. 따라서, 양극(positive; +극)의 정전기가 더미배선(700)으로 유입되면, 정전기는 제1 다이오드(D1)를 통하여 접지배선(500)으로 흐른다. 또한, 상기 복수의 다이오드 중 제2 다이오드(D2)는 상기 접지배선(500)과 상기 더미배선(700)을 역방향으로 연결할 수 있다. 상기 제2 다이오드(D2)는 상기 접지배선(500)이 정방향에 연결되고, 상기 더미배선(700)이 역방향에 연결될 수 있다. 따라서, 음극(negative; -극)의 정전기가 더미배선(700)으로 유입되면, 정전기는 제2 다이오드(D2)를 통하여 접지배선(500)으로 흐른다. 이로 인하여, 본 발명은, 정전기의 극성에 상관없이, 유입된 정전기로부터 표시장치의 회로부품을 보호할 수 있다. Also, the plurality of diodes of the discharge unit 800 may be connected to the ground wire 500 and the dummy wire 700 in forward and reverse directions. More specifically, a first diode D1 among the plurality of diodes may connect the ground wire 500 and the dummy wire 700 in a forward direction. That is, the first diode D1 may be connected to the dummy wire 700 in a forward direction and connected to the ground wire 500 in a reverse direction. Therefore, when positive (+) static electricity flows into the dummy wire 700, the static electricity flows to the ground wire 500 through the first diode D1. Also, a second diode D2 among the plurality of diodes may connect the ground wire 500 and the dummy wire 700 in a reverse direction. In the second diode D2 , the ground wire 500 may be connected in a forward direction and the dummy wire 700 may be connected in a reverse direction. Therefore, when negative (-pole) static electricity flows into the dummy wire 700, the static electricity flows to the ground wire 500 through the second diode D2. Due to this, the present invention can protect the circuit components of the display device from the introduced static electricity regardless of the polarity of the static electricity.

도 6는 본 발명의 다른 실시예에 따른 방전부를 나타낸 도면이다.6 is a view showing a discharge unit according to another embodiment of the present invention.

도 6를 참조하면, 다른 실시예의 방전부(900)는 복수의 트랜지스터를 병렬로 배치할 수 있다. 즉, 다른 실시예의 방전부(900)는 일 실시예에 따른 방전부(800)의 복수의 다이오드를 복수의 트랜지스터로 배치할 수 있다. 보다 상세하게는, 상기 방전부(900)는 접지배선(500)과 더미배선(700)을 연결하고 병렬로 배치된 복수의 트랜지스터를 포함할 수 있다. 이로 인하여, 본 발명은, 방전부에 포함된 복수의 트랜지스터 중 임의의 트랜지스터가 정전기 유입 시 손상되어도 나머지 트랜지스터가 정상 동작하므로 정전기로부터 표시장치의 회로부품을 보호할 수 있다.Referring to FIG. 6 , a discharge unit 900 according to another embodiment may arrange a plurality of transistors in parallel. That is, the discharge unit 900 according to another embodiment may arrange a plurality of diodes of the discharge unit 800 according to an embodiment as a plurality of transistors. More specifically, the discharge unit 900 may include a plurality of transistors disposed in parallel connecting the ground wire 500 and the dummy wire 700 . Due to this, according to the present invention, even if any transistor among the plurality of transistors included in the discharge unit is damaged when static electricity is introduced, the remaining transistors operate normally, so that circuit components of the display device can be protected from static electricity.

또한, 방전부(800)의 복수의 트랜지스터는 다이오드 커넥션 방식으로 상기 접지배선(500)과 상기 더미배선(700)을 순방향 및 역방향으로 연결될 수 있다. 보다 상세하게는, 상기 복수의 트랜지스터 중 제1 트랜지스터(T1)는 순방향으로 연결될 수 있다. 즉, 상기 제1 트랜지스터(T1)는, 상기 더미배선(700)과 드레인 단자 및 게이트 단자가 연결되고, 상기 접지배선(500)과 소스 단자가 연결될 수 있다. 따라서, 양극(positive; +극)의 정전기가 더미배선(700)으로 유입되면, 정전기는 제1 트랜지스터(T1)를 통하여 접지배선(500)으로 흐른다. 또한, 상기 복수의 트랜지스터 중 제2 트랜지스터(T2)는 역방향으로 연결될 수 있다. 즉, 상기 제2 트랜지스터(T2)는, 상기 접지배선(500)과 드레인 단자 및 게이트 단자가 연결되고, 상기 더미배선(700)과 소스 단자가 연결될 수 있다. 따라서, 음극(negative; -극)의 정전기가 더미배선(700)으로 유입되면, 정전기는 제2 트랜지스터(T2)를 통하여 접지배선(500)으로 흐른다. 이로 인하여, 본 발명은, 정전기의 극성에 상관없이, 유입된 정전기로부터 표시장치의 회로부품을 보호할 수 있다. Also, the plurality of transistors of the discharge unit 800 may be forward and reverse connected to the ground wire 500 and the dummy wire 700 in a diode connection method. More specifically, among the plurality of transistors, a first transistor T1 may be connected in a forward direction. That is, in the first transistor T1 , the dummy wiring 700 may be connected to a drain terminal and a gate terminal, and the ground wiring 500 may be connected to a source terminal. Accordingly, when positive (+) static electricity flows into the dummy wire 700, the static electricity flows to the ground wire 500 through the first transistor T1. Also, among the plurality of transistors, the second transistor T2 may be connected in a reverse direction. That is, in the second transistor T2 , the ground wire 500 may be connected to a drain terminal and a gate terminal, and the dummy wire 700 may be connected to a source terminal. Therefore, when negative (-pole) static electricity flows into the dummy wire 700, the static electricity flows to the ground wire 500 through the second transistor T2. Due to this, the present invention can protect the circuit components of the display device from the introduced static electricity regardless of the polarity of the static electricity.

또한, 상기 복수의 트랜지스터(T1, T2)는 표시패널(100)의 화소에 배치되는 트랜지스터와 동일 재질이고, 동일 층에 배치될 수 있다. 즉, 상기 복수의 트랜지스터(T1, T2)는 상기 화소의 트랜지스터와 동일한 공정으로 배치될 수 있다. 따라서, 본 발명은 방전부 배치 시 종래 표시장치의 공정을 이용할 수 있으므로 추가적인 공정 및 비용이 발생하지 않는다.Also, the plurality of transistors T1 and T2 may be made of the same material as the transistors disposed in the pixels of the display panel 100 and may be disposed on the same layer. That is, the plurality of transistors T1 and T2 may be arranged in the same process as the transistors of the pixel. Therefore, since the process of the conventional display device can be used in disposing the discharge unit in the present invention, additional processes and costs are not incurred.

따라서, 본 발명은, 접지배선이 게이트 구동회로와 종래 기술보다 이격되어 있으므로 접지배선으로 유입된 정전기에 의한 게이트 구동회로에의 영향이 줄어든다.Therefore, in the present invention, since the ground wire is farther apart from the gate driving circuit than in the prior art, the influence of static electricity flowing into the ground wire on the gate driving circuit is reduced.

또한, 본 발명은, 더미배선으로 인하여 정전기가 접지배선보다 먼저 유입 될 수 있다.Also, in the present invention, due to the dummy wiring, static electricity may be introduced before the ground wiring.

또한, 본 발명은, 더미배선에 순간적으로 높은 에너지의 유입된 정전기를 방전부를 이용하여 정전기의 에너지를 낮추어 접지배선으로 흘려 보내므로 접지배선과 연결된 표시장치의 회로부품 손상을 방지할 수 있다.In addition, the present invention lowers the energy of the static electricity using the discharge unit to flow the static electricity instantaneously with high energy into the dummy wiring and sends it to the ground wiring, thereby preventing damage to circuit components of the display device connected to the ground wiring.

또한, 본 발명은, 방전부에 포함된 복수의 다이오드 중 임의의 다이오드가 정전기 유입 시 손상되어도 나머지 다이오드가 정상 동작하므로 정전기로부터 표시장치의 회로부품을 보호할 수 있다.In addition, according to the present invention, even if any diode among the plurality of diodes included in the discharge unit is damaged when static electricity is introduced, the remaining diodes operate normally, so that circuit components of the display device can be protected from static electricity.

또한, 본 발명은, 정전기의 극성에 상관없이, 유입된 정전기로부터 표시장치의 회로부품을 보호할 수 있다. In addition, according to the present invention, circuit components of a display device can be protected from static electricity regardless of the polarity of the static electricity.

또한, 본 발명은 방전부 배치 시 종래 표시장치의 공정을 이용할 수 있으므로 추가적인 공정 및 비용이 발생하지 않는다.In addition, since the process of a conventional display device can be used in disposing the discharge unit in the present invention, additional processes and costs are not incurred.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였다. 그러나 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.In the detailed description of the present invention described above, it has been described with reference to preferred embodiments of the present invention. However, those skilled in the art or those having ordinary knowledge in the art can make various modifications and changes to the present invention within the scope not departing from the spirit and technical scope of the present invention described in the claims to be described later. You will understand that there is Therefore, the technical scope of the present invention is not limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 종래의 표시패널
100 표시패널
110 내지 140 제1 내지 제4 비표시영역
200 게이트 구동회로
300 데이터 구동회로
400 타이밍 콘트롤러
500 접지배선
600 패드
700 더미배선
800 방전부
10 Conventional display panel
100 display panel
110 to 140 first to fourth non-display areas
200 gate driving circuit
300 data driving circuit
400 timing controller
500 ground wire
600 pads
700 dummy wiring
800 discharge part

Claims (12)

표시 영역에 배치되는 화소;
비표시 영역에 배치되는 게이트 구동회로 및 복수 개의 패드들;
상기 게이트 구동회로보다 외곽에 배치되며, 상기 복수 개의 패드들 중 하나와 연결되어 접지신호가 인가되는 접지배선;
상기 접지배선보다 외곽에 배치되며, 상기 복수 개의 패드들과 연결되지 않는 더미배선; 및
하나 이상의 다이오드를 포함하며 상기 접지배선과 상기 더미배선을 연결하는 방전부;를 포함하는 어레이기판.
pixels arranged in the display area;
a gate driving circuit and a plurality of pads disposed in the non-display area;
a ground wire disposed outside the gate driving circuit and connected to one of the plurality of pads to which a ground signal is applied;
a dummy wire disposed outside the ground wire and not connected to the plurality of pads; and
and a discharge unit including one or more diodes and connecting the ground wire and the dummy wire.
제1 항에 있어서,
상기 방전부는 복수의 다이오드를 병렬로 배치하는 어레이기판.
According to claim 1,
The discharge unit array substrate for arranging a plurality of diodes in parallel.
제2 항에 있어서,
상기 복수의 다이오드는 상기 접지배선과 상기 더미배선을 순방향으로 연결하는 제1 다이오드와, 상기 접지배선과 상기 더미배선을 역방향으로 연결하는 제2 다이오드를 포함하는 어레이기판.
According to claim 2,
The plurality of diodes include a first diode that connects the ground wire and the dummy wire in a forward direction, and a second diode that connects the ground wire and the dummy wire in a reverse direction.
제1 항에 있어서,
상기 다이오드는 트랜지스터인 어레이기판.
According to claim 1,
The diode is an array substrate of a transistor.
제1 항에 있어서,
상기 더미배선과 상기 접지배선은, 동일 재질인 어레이기판.
According to claim 1,
The dummy wiring and the ground wiring are made of the same material.
제4 항에 있어서,
상기 다이오드와 상기 화소에 배치되는 트랜지스터는, 동일 재질이고, 동일 층에 배치되는 어레이기판.
According to claim 4,
The diode and the transistor disposed in the pixel are made of the same material and disposed on the same layer.
게이트라인들과 데이터라인들이 교차되어 정의된 화소를 포함하는 어레이 기판과, 상기 어레이 기판과 마주하여 배치된 상부 기판을 포함하는 표시패널; 및
상기 데이터라인들에 데이터 신호를 제공하는 데이터 구동회로와, 상기 게이트라인들에 스캔 신호를 제공하는 게이트 구동회로와, 상기 데이터 구동회로의 제어신호와 상기 게이트 구동회로의 제어신호를 제공하는 타이밍 콘트롤러를 포함하는 구동부;를 포함하고,
상기 게이트 구동회로는 상기 어레이 기판의 비표시 영역에 배치되고,
상기 어레이기판은
상기 비표시 영역에 배치되는 복수 개의 패드들;
상기 게이트 구동회로보다 외곽에 배치되며, 상기 복수 개의 패드들 중 하나와 연결되어 접지신호가 인가되는 접지배선과, 상기 접지배선보다 외곽에 배치되며, 상기 복수 개의 패드들과 연결되지 않는 더미배선과, 하나 이상의 다이오드를 포함하며 상기 접지배선과 상기 더미배선을 연결하는 방전부를 포함하는 표시장치.
a display panel including an array substrate including pixels defined by crossing gate lines and data lines, and an upper substrate disposed facing the array substrate; and
A data driving circuit providing data signals to the data lines, a gate driving circuit providing scan signals to the gate lines, and a timing controller providing control signals of the data driving circuit and control signals of the gate driving circuit Including; driving unit comprising a;
The gate driving circuit is disposed in a non-display area of the array substrate;
The array substrate
a plurality of pads disposed in the non-display area;
A ground wire disposed outside the gate driving circuit and connected to one of the plurality of pads to which a ground signal is applied; a dummy wire disposed outside the ground wire and not connected to the plurality of pads; , A display device including a discharge unit including one or more diodes and connecting the ground wire and the dummy wire.
제7 항에 있어서,
상기 방전부는 복수의 다이오드를 병렬로 배치하는 표시장치.
According to claim 7,
The discharge unit arranges a plurality of diodes in parallel.
제8 항에 있어서,
상기 복수의 다이오드는 상기 접지배선과 상기 더미배선을 순방향으로 연결하는 제1 다이오드와, 상기 접지배선과 상기 더미배선을 역방향으로 연결하는 제2 다이오드를 포함하는 표시장치.
According to claim 8,
The plurality of diodes include a first diode that connects the ground wire and the dummy wire in a forward direction, and a second diode that connects the ground wire and the dummy wire in a reverse direction.
제7 항에 있어서,
상기 다이오드는 트랜지스터인 표시장치.
According to claim 7,
The diode is a transistor display device.
제7 항에 있어서,
상기 더미배선과 상기 접지배선은, 동일 재질인 표시장치.
According to claim 7,
The dummy wire and the ground wire are made of the same material.
제10 항에 있어서,
상기 다이오드와 상기 화소에 배치되는 트랜지스터는, 동일 재질이고, 동일 층에 배치되는 표시장치.
According to claim 10,
The diode and the transistor disposed in the pixel are made of the same material and disposed on the same layer.
KR1020150190290A 2015-12-30 2015-12-30 Array substrate and display device having the same KR102485431B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150190290A KR102485431B1 (en) 2015-12-30 2015-12-30 Array substrate and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190290A KR102485431B1 (en) 2015-12-30 2015-12-30 Array substrate and display device having the same

Publications (2)

Publication Number Publication Date
KR20170079570A KR20170079570A (en) 2017-07-10
KR102485431B1 true KR102485431B1 (en) 2023-01-04

Family

ID=59356651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190290A KR102485431B1 (en) 2015-12-30 2015-12-30 Array substrate and display device having the same

Country Status (1)

Country Link
KR (1) KR102485431B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139300A (en) 2019-06-03 2020-12-14 삼성디스플레이 주식회사 Display device
CN114690921A (en) 2020-12-25 2022-07-01 京东方科技集团股份有限公司 Display panel, display device and method for manufacturing display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646777B1 (en) * 1998-06-05 2007-02-05 삼성전자주식회사 Liquid crystal display device having static electricity protection circuit and display inspection method using static electricity protection circuit
KR100831344B1 (en) * 2001-08-08 2008-05-22 티피오 홍콩 홀딩 리미티드 Electronic device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102145390B1 (en) * 2013-10-25 2020-08-19 삼성디스플레이 주식회사 Display device including electrostatic discharge circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646777B1 (en) * 1998-06-05 2007-02-05 삼성전자주식회사 Liquid crystal display device having static electricity protection circuit and display inspection method using static electricity protection circuit
KR100831344B1 (en) * 2001-08-08 2008-05-22 티피오 홍콩 홀딩 리미티드 Electronic device

Also Published As

Publication number Publication date
KR20170079570A (en) 2017-07-10

Similar Documents

Publication Publication Date Title
KR102536784B1 (en) Gate driver and display device including the same
US10102813B2 (en) Array substrate and display device including the same
KR102146828B1 (en) Display device
KR101943000B1 (en) Liquid crystal display device inculding inspection circuit and inspection method thereof
US20170004760A1 (en) Built-in gate driver and display device using the same
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
KR101995714B1 (en) Display device
US20140043306A1 (en) Liquid crystal display device
KR101991674B1 (en) Liquid crystal display device
KR101991675B1 (en) Liquid crystal display device
US9070315B2 (en) Display device
CN112951886A (en) Display device
KR102485431B1 (en) Array substrate and display device having the same
US8207959B2 (en) Display device
KR102450256B1 (en) Liquid Crystal Display
KR102211065B1 (en) Display device
KR102138591B1 (en) Display device
KR101944047B1 (en) Liquid crystal display device
KR102028326B1 (en) Display device
KR102662960B1 (en) Flexible film having small size and display device including thereof
KR102171465B1 (en) Display device
KR102625980B1 (en) Display device
KR102323773B1 (en) Display device
KR20160037302A (en) Driving Circuit And Display Device Including The Same
KR102458522B1 (en) Gate Driving Circuit for Display Device and Display Device having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant