JP2010071678A - 加速度センサおよびその製造方法 - Google Patents
加速度センサおよびその製造方法 Download PDFInfo
- Publication number
- JP2010071678A JP2010071678A JP2008236505A JP2008236505A JP2010071678A JP 2010071678 A JP2010071678 A JP 2010071678A JP 2008236505 A JP2008236505 A JP 2008236505A JP 2008236505 A JP2008236505 A JP 2008236505A JP 2010071678 A JP2010071678 A JP 2010071678A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- acceleration sensor
- piezoresistive element
- oxide layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
【解決手段】加速度センサが、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有する第1の構造体と、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、前記第1の構造体に積層して配置される第2の構造体と、前記接続部に配置され、不純物の濃度が少なくとも深さ方向において略一定であるピエゾ抵抗素子と、を具備する。
【選択図】図1
Description
しかしながら、一般に、ピエゾ抵抗素子は、熱拡散やイオン注入によって形成されているため、ピエゾ抵抗素子の深さ方向や基板の表面に平行な方向の不純物の濃度は、通常、一定にはならないことが知られている。そのため、製品間でピエゾ抵抗素子の抵抗値が異なり、特性のばらつきが生じる可能性があることが判った。
上記に鑑み、本発明は製品間の特性のばらつきを抑えることが可能な加速度センサおよびその製造方法を提供することを目的とする。
(第1の実施形態)
図1は本発明の第1の実施形態に係る加速度センサ100を表す斜視図である。また、図2は加速度センサ100を分解した状態を表す分解斜視図である。図3は、加速度センサ100の接続部(梁)上の配線を上面から見た状態を表す上面図である。図4は、加速度センサ100を図3のA−Aに沿って切断した状態を表す一部断面図である。なお、見やすさおよび図4との対応関係を考慮し、図1〜図3において配線の図示を限定している。
第1の構造体110、接合部120、第2の構造体130、基体140は、その外周が例えば、1mmの辺の略正方形状であり、これらの高さはそれぞれ、例えば、3〜12μm、0.5〜3μm、600〜725μm、600μmである。
基体140は、例えば、ガラス材料で構成できる。
変位部112は、外周が略正方形の基板であり、固定部111の開口の中央近傍に配置される。
接続部(梁)113は略長方形の基板であり、固定部111と変位部112とを4方向(X正方向、X負方向、Y正方向、Y負方向)で接続する。
接続部113上に、12個のピエゾ抵抗素子R(Rx1〜Rx4、Ry1〜Ry4、Rz1〜Rz4)が配置されている。本実施形態では、ピエゾ抵抗素子Rは、接続部113上に積層された、例えばボロン(B)のような不純物を含む半導体材料で構成されている。このピエゾ抵抗素子Rは、抵抗の変化として接続部113の撓み(あるいは、歪み)、ひいては変位部112の変位を検出するためのものである。なお、この詳細は後述する。
本明細書中において、ピエゾ抵抗素子の深さ方向における不純物の濃度が略一定とは、ピエゾ抵抗素子Rの深さ方向において、ピエゾ抵抗素子Rの底面とピエゾ抵抗素子Rの最も濃度の高い部分との濃度の差が、ピエゾ抵抗素子Rの最も濃度の高い部分に対して50%以下であることをいう。また、本明細書中において、ピエゾ抵抗素子の基板の表面に平行な方向における不純物の濃度が略一定とは、ピエゾ抵抗素子Rの基板の表面に平行な方向において、ピエゾ抵抗素子Rの側面とピエゾ抵抗素子Rの最も濃度の高い部分との濃度の差が、ピエゾ抵抗素子Rの最も濃度の高い部分に対して50%以下であることをいう。
具体的には、ピエゾ抵抗素子Rが接続部113上に形成されたエピタキシャル層で構成されている場合には、製造プロセスから考えて、ピエゾ抵抗素子Rの底面はエピタキシャル成長を開始する面である。ピエゾ抵抗素子Rが接続部113上に接合された半導体層の場合には、ピエゾ抵抗素子Rの底面はこの半導体層の接合面である。ピエゾ抵抗素子Rが拡散防止層(例えば酸化物層)上に位置する半導体材料層に不純物を拡散させた拡散層で構成されている場合には、ピエゾ抵抗素子Rの底面は拡散防止層との境界である。同様に、ピエゾ抵抗素子Rが、ピエゾ抵抗素子Rが形成される領域の側面に配置される拡散防止層(例えば酸化物層)で囲まれた半導体材料層に不純物を拡散させた拡散層で構成されている場合には、ピエゾ抵抗素子Rの側面は拡散防止層との境界である。
配線構造150は、絶縁層151、配線層152、保護層153の層構造をなす。
絶縁層151は、第1の構造体110と配線層152とを分離するための層である。絶縁層151には、ピエゾ抵抗素子Rと配線層152とを電気的に接続するためのコンタクトホール(開口)154(後述する)が形成される。このコンタクトホール154には、層間接続導体155が配置される。
ボンディングパッド157は、加速度センサ100と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
層間接続導体155、配線156、およびボンディングパッド157は、同一の材料、例えば、Ndを含有するAlからなる。これらが同一の材料からなるのは、この材料を堆積してパターニングすることで、形成されるためである。
AlにNdを含有させることで(1.5〜10at%)、層間接続導体155、配線156へのヒロックの発生を防止し、接続信頼性を向上できる。
枠体部131aは、外周、内周(開口部133)が共に略正方形の枠形状の基板である。枠体部131aは固定部111と対応した形状を有し、接合部120によって固定部111に接続される。枠体部131aと、重量部132とは、互いに高さがほぼ等しく、また開口部133によって分離され、相対的に移動可能である。
突出部131bは、枠体部131aと一体的に構成され、外周、内周が共に略正方形の枠形状の基板である。突出部131bの外周は、枠体部131aの外周と一致し、突出部131bの内周は、枠体部131aの内周より大きい。
重量部132は、略直方体形状の重量部132a〜132eに区分される。中心に配置された重量部132aに4方向から重量部132b〜132eが接続され、全体として一体的に変位(移動、回転)が可能となっている。即ち、重量部132aは、重量部132b〜132eを接続する接続部として機能する。
なお、接合部121、122は、シリコン酸化膜をエッチングすることで構成可能である。
基体140は、例えば、ガラス材料からなり、略直方体の外形を有する。
基体140と突出部131bは、例えば、陽極接合によって接続される。基体140と突出部131bとを接触させて加熱した状態で、これらの間に電圧を印加することで、接合がなされる。
突出部131bの下面に対応する領域には、接合防止層141が配置されない。接合防止層141の構成材料として、例えば、Crを用いることができる。
加速度センサ100による加速度の検出の原理を説明する。既述のように、接続部113には、合計12個のピエゾ抵抗素子Rx1〜Rx4、Ry1〜Ry4、Rz1〜Rz4が配置されている。
これら各ピエゾ抵抗素子は、シリコンからなる接続部113の上面付近に形成されたP型もしくはN型の不純物ドープ領域(ピエゾ抵抗素子R)によって構成できる。
なお、ピエゾ抵抗素子Rx1〜Rx4、Rz1〜Rz4は、接続部113によって配置が異なる。これはピエゾ抵抗素子Rによる接続部113の撓みの検出をより高精度化するためである。
例えば、接続部113の構成材料の結晶面指数が{100}で、ピエゾ抵抗素子Rの長手方向での結晶方向が<110>の場合を考える。ここで、各ピエゾ抵抗素子RがシリコンへのP型不純物ドープによって構成されているとする。このときには、ピエゾ抵抗素子Rの長手方向での抵抗値は、伸び方向の応力が作用したときには増加し、縮み方向の応力が作用した場合には減少する。
なお、ピエゾ抵抗素子RをシリコンへのN型不純物ドープによって構成した場合には、抵抗値の増減が逆になる。
Vx_out/Vx_in=
[Rx4/(Rx1+Rx4)−Rx3/(Rx2+Rx3)] ……式(1)
Vy_out/Vy_in=
[Ry4/(Ry1+Ry4)−Ry3/(Ry2+Ry3)] ……式(2)
Vz_out/Vz_in=
[Rz3/(Rz1+Rz3)−Rz4/(Rz2+Rz4)] ……式(3)
加速度センサ100の作成工程につき説明する。
図6は、加速度センサ100の作成手順の一例を表すフロー図である。また、図7A〜図7Nは、図4に対応し、図6の作成手順における加速度センサ100の状態を表す断面図である
図7Aに示すように、第1、第2、第3の層11、12、13の3層を積層してなる半導体基板W1を用意する。
シリコン/酸化シリコン/シリコンという3層の積層構造をもった半導体基板W1は、シリコン基板上にシリコン酸化膜を積層した基板と、シリコン基板とを接合後、後者のシリコン基板を薄く研磨することで作成できる(いわゆるSOI基板)。また、半導体基板W1は、シリコン基板上に、シリコン酸化膜、シリコン膜を順に積層することでも作成できる。
なお、ここでは第1の層11と第3の層13とを同一材料(シリコン)によって構成するものとするが、第1、第2、第3の層11、12、13のすべてを異なる材料によって構成してもよい。
ピエゾ抵抗素子Rの形成は、次のa、bのようにして行われる。
a.不純物を含む単結晶シリコン14(エピタキシャル層)の形成(ステップS12−1、図7B)
ピエゾ抵抗素子Rとして望ましい不純物濃度(例えば、1×1018/cm3)となるように、例えば、ボロンがドープされたエピタキシャル層を、エピタキシャル成長させて、第1の層11上に所望の不純物濃度の単結晶シリコン14を形成する。
エッチング時間をコントロールして、所望の不純物濃度の単結晶シリコン14のうち、ピエゾ抵抗素子Rの形成領域以外の部分をエッチングにより除去し、ピエゾ抵抗素子Rを形成する。
ピエゾ抵抗素子Rが、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されているため、ピエゾ抵抗素子Rの深さ方向及び基板の表面に平行な方向の不純物の濃度を一定にすることができる。そのため、製品間でピエゾ抵抗素子Rの抵抗値のばらつきを抑えることが可能なので、製品間での加速度センサ100の特性のばらつき抑えることができる。
配線構造150の形成は、次のa〜cのようにして行われる。
a.絶縁層151の形成(図7D)
第1の層11及びピエゾ抵抗素子R上に絶縁層151を形成する。例えば、第1の層11及びピエゾ抵抗素子Rの表面を熱酸化することで、SiO2の層を形成できる。
絶縁層151に、例えば、レジストをマスクとしたRIEによって、コンタクトホール(開口)154を形成する。
絶縁層151上に配線156を形成する。
例えばスパッタリングによって、第1の層11上にNdを含むAl層を形成する。この堆積の結果、第1の層11上に配線層152が、コンタクトホール154内に層間接続導体155が形成される。
次に、例えば、レジストをマスクとしてウェットエッチングすることで、配線層152をパターニングして、配線156、およびボンディングパッド157のパターンのパターンを形成する。
例えば、低圧CVDによりSiN層を堆積し、配線層152上に保護層153を形成する(図7F)。
次に、半導体基板W1を、例えば380℃、あるいは400℃程度に熱処理し、ピエゾ抵抗素子Rと層間接続導体155間をオーム性接触(オーミックコンタクト)させる。
次に、例えば、レジストをマスクとするRIEによって、保護層153をエッチングして、保護層153にパッド開口158を形成する(図7G)。
第1の層11をエッチングすることにより、開口部115を形成し、第1の構造体110を形成する。即ち、第1の層11に対して浸食性を有し、第2の層12に対して浸食性を有しないエッチング方法を用いて、第1の層11の所定領域(開口部115)に対して、第2の層12の上面が露出するまで厚み方向にエッチングする。
図7Hは、第1の層11に対して、上述のようなエッチングを行い、第1の構造体110を形成した状態を示す。
第2の構造体130は2段階に区分して作成される。
1)突出部131bの形成(図7I)
第3の層13の下面に、突出部131bに対応するパターンをもったレジスト層を形成し、このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果、第3の層13の下面に窪み(凹部)21が形成される。この窪み21の外周が突出部131bである。
第3の層13の窪み21をさらにエッチングすることにより、開口部133を形成し、第2の構造体130を形成する。即ち、第3の層13に対して浸食性を有し、第2の層12に対して浸食性を有しないエッチング方法により、第3の層13の所定領域(開口部133)に対して、第2の層12の下面が露出するまで厚み方向へのエッチングを行う。
(6)接合部120の作成(第2の層12のエッチング、ステップS16、および図7K)
第2の層12をエッチングすることにより、接合部120を形成する。即ち、第2の層12に対しては浸食性を有し、第1の層11および第3の層13に対しては浸食性を有しないエッチング方法により、第2の層12に対して、その露出部分から厚み方向および層方向にエッチングする。
第1の条件は、各層の厚み方向への方向性を持つことである、第2の条件は、シリコン層に対しては浸食性を有するが、酸化シリコン層に対しては浸食性を有しないことである。第1の条件は、所定寸法をもった開口部や溝を形成するために必要な条件であり、第2の条件は、酸化シリコンからなる第2の層12を、エッチングストッパ層として利用するために必要な条件である。
この方法では、材料層を厚み方向に浸食しながら掘り進むエッチング段階と、掘った穴の側面にポリマーの壁を形成するデポジション段階と、を交互に繰り返す。掘り進んだ穴の側面は、順次ポリマーの壁が形成されて保護されるため、ほぼ厚み方向にのみ浸食を進ませることが可能になる。
第1の条件は、不要な部分に酸化シリコン層が残存して重量部132の変位の自由度を妨げることがないようにするために必要な条件である。第2の条件は、既に所定形状への加工が完了しているシリコンからなる第1の構造体110や第2の構造体130に浸食が及ばないようにするために必要な条件である。
1)基体140への接合防止層141の形成(図7L)
基体140に接合防止層141を形成する。例えば、スパッタリングによって、基体140の上面にCrの層を形成する。さらに、レジストをマスクとするエッチングにより、突出部131bの下面に対応するように、この層の外周を除去する。突出部131bと基体140との接合を確保しつつ、重量部132と基体140との接合を防止するためである。
半導体基板W1と基体140とを接合する。基体140と突出部131bそれぞれの構成材料がガラスおよびSiの場合、陽極接合(静電接合ともいう)が可能となる。
基体140と突出部131bとを接触させて加熱した状態で、これらの間に電圧を印加する。加熱によって基体140のガラスが軟化する。また、ガラス中に含まれる可動イオン(例えば、Naイオン)の移動によって、基体140のガラスにナトリウム欠乏層が生成される。具体的には、可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し、ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果、基体140と突出部131b間に電気的二重層が発生し、その静電引力によりこれらが接合される。
このとき、接合防止層141が、基体140と重量部132間でのイオンの移動を制限する。この結果、基体140と重量部132間での接合が防止される。
互いに接合された半導体基板W1および基体140にダイシングソー等で切れ込みを入れて、個々の加速度センサ100に分離する。
以上の加速度センサ100は、ピエゾ抵抗素子Rが、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されている。
これに対して、第1の層11上に不純物を含むシリコン基板を接合することも可能である。すなわち、ステップS12のピエゾ抵抗素子Rの形成において、第1の層11上に不純物を含むシリコン基板を接合し、このシリコン基板におけるピエゾ抵抗素子Rの形成領域以外の部分をエッチングにより除去することにより、ピエゾ抵抗素子Rを形成することができる。
ここで、不純物を含むシリコン基板は、例えば、チョクラルスキー法によるシリコン単結晶の製造において、ピエゾ抵抗素子Rとして望ましい不純物濃度(例えば、1×1018/cm3)となるように、例えば、ボロンをドープすることにより製造することができる。
図8は、本発明の第2の実施形態に係る加速度センサ200の主要な部分を表す一部断面図である。図4に共通する部分には同一符号を付し、重複する説明を省略する。
本実施形態の加速度センサ200は、第1の実施形態での加速度センサ100と、以下の点において相違している。
・第1の実施形態の加速度センサ100が備えている絶縁層151に代えて、本実施形態の加速度センサ200は、第1の構造体210内に、酸化物層216を備えている。この相違は、ピエゾ抵抗素子Rを形成する際のエッチングにおいて、酸化物層216をストッパ層として利用するために生じたものである。
・第1の実施形態の加速度センサ100では、配線156が、コンタクトホール154及び絶縁層151上に配置されている。これに対して、本実施形態の加速度センサ200では、コンタクトホールを形成せず、配線256が、例えば、ピエゾ抵抗素子R及びピエゾ抵抗基台部217の側面と、酸化物層216上に配置されている。この相違は、酸化物層216を配線層252と半導体材料層211とを分離するための層として利用したために生じたものである。
加速度センサ200は、互いに積層して配置される第1の構造体210、接合部120、第2の構造体130、基体140を有する。
第1の構造体210、接合部120、第2の構造体130は、それぞれ、酸化物層216が内部に形成されたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ200は、酸化物層216が内部に形成されたシリコン/酸化シリコン/シリコンの3層構造をなすSOI基板を用いて製造可能である。
第1の構造体210は、その外周が例えば、1mmの辺の略正方形状であり、高さは、例えば6.5μm(例えば、半導体材料層211の厚み5μm、酸化物層216の厚み0.5μm、ピエゾ抵抗基台部217の厚み1μm)である。
第1の構造体210は、内部に酸化物層216が形成された半導体材料の膜をエッチングして、開口部115を形成するとともに、ピエゾ抵抗基台部217の周囲の不要な半導体材料を除去することで作成できる。
酸化物層216は、第1の構造体210内に形成され、半導体材料層211上に積層され、本実施の形態では、酸化物層216上の所定の位置にピエゾ抵抗基台部217が配置される。酸化物層216は、ピエゾ抵抗基台部217が配置された領域を除いて、第1の構造体210の最上面に配置される。酸化物層216は、本実施の形態では、配線層252と半導体材料層211とを分離するための層であり、また、ピエゾ抵抗素子Rを形成するエッチング(後述する)においてストッパ層としても機能する。
ピエゾ抵抗基台部217は、ピエゾ抵抗素子Rが積層される台部で、半導体材料層211と同一の半導体材料から構成でき、酸化物層216上の所定の位置に配置される。
配線層252には、配線256、およびボンディングパッド257のパターンが配置される。配線256は、例えば、ピエゾ抵抗素子R及びピエゾ抵抗基台部217の側面と酸化物層216上に配置することができ、ピエゾ抵抗素子Rとボンディングパッド257とを電気的に接続する。
ボンディングパッド257は、加速度センサ200と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
配線256、およびボンディングパッド257は、同一の材料、例えば、Ndを含有するAlからなる。
図9は、加速度センサ200の作成手順の一例を表すフロー図である。図10Aは、図9の作成手順のステップS21における半導体基板W2を表す断面図である。図10B、図10Cは、図9の作成手順のステップS22における、エピタキシャル成長による不純物を含む単結晶シリコン14層の形成状態、ピエゾ抵抗素子Rの形成状態をそれぞれ表す断面図である。図10D、図10Eは、図9の作成手順のステップS23における、配線層252の形成状態、保護層253の形成状態をそれぞれ表す断面図である。
・用意する半導体基板が相違している。第1の実施形態での加速度センサ100の作成方法におけるステップS11において半導体基板W1を用いているのに対して、本実施形態では、S21において第1の層21に酸化物層216が形成された半導体基板W2を用いている(図10A)。この相違は、ピエゾ抵抗素子Rを形成する際のエッチングにおいて、酸化物層216をストッパ層として利用するために生じたものである。
・ピエゾ抵抗素子Rを形成する際のエッチング領域が相違している。第1の実施形態での加速度センサ100の作成方法におけるステップS12においては、ピエゾ抵抗素子Rの形成領域以外の単結晶シリコン14を除去している。これに対して、本実施形態では、S22−2おいて、ピエゾ抵抗素子Rの形成領域以外の単結晶シリコン14を除去するのに加えて、さらにピエゾ抵抗基台部217の周囲の半導体材料も除去している(図10C)。この相違も、ピエゾ抵抗素子Rを形成する際のエッチングにおいて、酸化物層216をストッパ層として利用するために生じたものである。
・第1の実施形態での加速度センサ100の作成方法でのS13において形成した、絶縁層151及びコンタクトホール154を、本実施形態では、形成していない(図10D)。酸化物層216を、配線層252と半導体材料層211とを分離するための層として利用したため、絶縁層151の形成は省略できるためである。
酸化物層216が内部に形成されたシリコン/酸化シリコン/シリコンの3層構造をなすSOI基板(半導体基板W2)は、シリコン基板上にシリコン酸化膜を積層した基板と、酸化物層216が内部に形成されたシリコン基板を接合後、後者のシリコン基板を薄く研磨することで作成できる。
図11は、本発明の第3の実施形態に係る加速度センサ300の主要な部分を表す一部断面図である。図8に共通する部分には同一符号を付し、重複する説明を省略する。
・本実施形態の加速度センサ300は、第2の実施形態での加速度センサ200が備えているピエゾ抵抗基台部217を備えていない。すなわち、第2の実施形態での加速度センサ200においては、ピエゾ抵抗素子Rはピエゾ抵抗基台部217上に配置されているのに対して、本実施形態の加速度センサ300では、ピエゾ抵抗素子Rは酸化物層216上に配置されている。この相違は、ピエゾ抵抗素子Rの製造プロセスの相違により生じたものである。
・第2の実施形態の加速度センサ200では、配線256が、ピエゾ抵抗素子R及びピエゾ抵抗基台部217の側面と、酸化物層216上に配置されている。これに対して、本実施形態の加速度センサ300では、配線356が、例えば、酸化物層216上のみに配置されている。この相違は、ピエゾ抵抗基台部217の有無により生じたものである。
加速度センサ300は、互いに積層して配置される第1の構造体310、接合部120、第2の構造体130、基体140を有する。
第1の構造体310、接合部120、第2の構造体130は、それぞれ、酸化物層216が内部に形成され、かつ全体に不純物がドープされたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ300は、酸化物層216が内部に形成され、かつ全体に不純物がドープされたシリコン/酸化シリコン/シリコンの3層構造をなすSOI基板を用いて製造可能である。
酸化物層216は、本実施の形態では、配線層352と半導体材料層211とを分離するための層であり、また、ピエゾ抵抗素子Rを形成するエッチング(後述する)においてストッパ層としても機能する。
第1の構造体310は、内部に酸化物層216が形成された半導体材料の膜をエッチングして、開口部115を形成するとともに、ピエゾ抵抗素子Rの形成領域を除く領域で、かつ酸化物層216上に位置する部分(すなわちピエゾ抵抗素子Rの周囲の不要な半導体材料)を除去することで作成できる。
配線層352には、配線356、およびボンディングパッド357のパターンが配置される。配線356は、例えば、酸化物層216上に配置することができ、ピエゾ抵抗素子Rとボンディングパッド357とを電気的に接続する。
ボンディングパッド357は、加速度センサ300と外部回路とを例えば、ワイヤボンディングで接続するための接続端子である。
配線356、およびボンディングパッド357は、同一の材料、例えば、Ndを含有するAlからなる。
図12は、加速度センサ300の作成手順の一例を表すフロー図である。図13Aは、図12の作成手順のステップS31における半導体基板W3を表す断面図である。図13Bは、図12の作成手順のステップS32におけるピエゾ抵抗素子Rの形成状態を表す断面図である。図13Cは、図12の作成手順のステップS33における配線層352の形成状態を表す断面図である。図13Dは、図12の作成手順のステップS33における、保護層253の形成状態を表す断面図である。
・用意する半導体基板が相違している。第2の実施形態での加速度センサ200の作成方法におけるステップS21においては、半導体基板W2を用いている。これに対して、本実施形態では、S31において、酸化物層216の上側に積層された半導体材料に、例えばボロンのような不純物が略一定の濃度でドープされている、半導体基板W3を用いている(図13A)。この相違は、ピエゾ抵抗素子Rの製造プロセスの相違によるものである。
・ピエゾ抵抗素子Rを形成する際のエッチング領域が相違している。第2の実施形態での加速度センサ200の作成方法におけるステップS22において、ピエゾ抵抗素子Rの周囲の単結晶シリコン14、及びピエゾ抵抗基台部217の周囲の半導体材料を除去している。これに対して、本実施形態では、S32においてピエゾ抵抗素子Rの周囲の半導体材料のみを除去している(図13B)。この相違は、ピエゾ抵抗素子Rを形成する際のエッチングにおいて、酸化物層216をストッパ層として利用するために生じたものである。
半導体基板W3は、半導体材料層211と酸化物層216が積層されて構成される第1の層31上に、不純物が略一定の濃度でドープされている半導体層を備えている。
酸化物層216が内部に形成され、かつ全体に不純物がドープされたシリコン/酸化シリコン/シリコンの3層構造をなすSOI基板(半導体基板W3)は、シリコン基板上にシリコン酸化膜を積層した基板と、酸化物層216が内部に形成され、かつ全体に不純物がドープされたシリコン基板を接合後、後者のシリコン基板を薄く研磨することで作成できる。
図14は、本発明の第4の実施形態に係る加速度センサ400の主要な部分を表す一部断面図である。図4、図8に共通する部分には同一符号を付し、重複する説明を省略する。
・本実施形態の加速度センサ400は、第1の構造体410内に、第1の実施形態の加速度センサ100が備えていない酸化物層216を備えている。この相違は、本実施の形態では、ピエゾ抵抗素子Rの形成の際に、酸化物層216を不純物の拡散防止層として利用するために生じたものである。
・第1の実施形態での加速度センサ100においては、ピエゾ抵抗素子Rは第1の構造体110の上面上に配置されているのに対して、本実施形態の加速度センサ400では、ピエゾ抵抗素子Rは、第1の構造体410中の半導体材料層411に形成されている。この相違は、ピエゾ抵抗素子Rの製造プロセスの相違によるものである。
・ピエゾ抵抗素子Rの不純物の濃度分布が相違している。第1の実施形態での加速度センサ100においては、ピエゾ抵抗素子Rが、エピタキシャル成長によって形成された、所望の不純物濃度のシリコン単結晶で構成されているため、ピエゾ抵抗素子Rの深さ方向及び基板の表面に平行な方向の不純物の濃度を略一定にすることができる。これに対して、本実施形態の加速度センサ400では、ピエゾ抵抗素子Rが、イオン注入や熱拡散等により、酸化物層216の上側に配置された半導体材料層411に不純物をドープして形成されているため、ピエゾ抵抗素子Rの深さ方向のみの不純物の濃度を略一定にすることができる。
加速度センサ400は、互いに積層して配置される第1の構造体410、接合部120、第2の構造体130、基体140を有する。
第1の構造体410、接合部120、第2の構造体130は、それぞれ、酸化物層216が内部に形成されたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ400は、酸化物層216が内部に形成されたシリコン/酸化シリコン/シリコンの3層構造をなすSOI基板を用いて製造可能である。
第1の構造体410は、その外周が例えば、1mmの辺の略正方形状であり、高さは、例えば6.5μm(例えば、半導体材料層211の厚み5μm、酸化物層216の厚み0.5μm、半導体材料層411の厚み1μm)である。
第1の構造体410は、内部に酸化物層216が形成された半導体材料の膜をエッチングして、開口部115を形成することで作成できる。
図15は、加速度センサ400の作成手順の一例を表すフロー図である。図16Aは、図15の作成手順のステップS41における半導体基板W2を表す断面図である。図16B〜図16Dは、図15の作成手順のステップS42におけるピエゾ抵抗素子Rの形成状態を表す断面図である。図16E〜図16Gは、図15の作成手順のステップS43における配線構造150の形成状態を表す断面図である。
・用意する半導体基板が相違している。第1の実施形態での加速度センサ100の作成方法におけるステップS11において半導体基板W1を用いているのに対して、本実施形態では、S41において第1の層21に酸化物層216が形成された半導体基板W2を用いている(図16A)。この相違は、ピエゾ抵抗素子Rの製造プロセスの相違によるものである。
・ピエゾ抵抗素子Rの形成方法が相違している。第1の実施形態の加速度センサ100では、ピエゾ抵抗素子Rがエピタキシャル成長によって形成されている。これに対して、本実施形態の加速度センサ400では、ピエゾ抵抗素子Rが、酸化物層216の上側に配置された半導体材料層411の所定の位置に、イオン注入や熱拡散等により、不純物をドープして形成されている(図16B〜16D)。
図16Aに示すように、例えば、酸化物層216が内部に配置されたシリコン/酸化シリコン/シリコンの3層構造をなすSOI基板である、半導体基板W2を用意する。
拡散層の形成は、次のa、bのようにして行われる。
a.拡散マスク15の形成(ステップ42−1、図16B)
例えば、低圧CVD(Low Pressure-Chemical Vapor Deposition)によって、第1の層11上にSiN膜を積層し、レジストをマスクとしてRIE(Reactive Ion Etching)で開口を形成する。このようにして、第1の層11上に開口16を有する膜、即ち、拡散マスク15が形成される。
例えば、拡散マスク15上に、例えばボロンを含有する不純物層を、例えばスピンコートによって形成した後、例えば1000℃に熱処理して、ボロンを第1の層21の半導体材料層411の表層へ拡散させ、ボロンの浅い拡散層を形成する(いわゆるプレデポジション工程)。次に、フッ酸を用いて、ボロンの不純物層をエッチングして、拡散マスク14上の不純物層を除去する。続いて、例えば1000℃に熱処理して、ボロンの浅い拡散層から第1の層21の半導体材料層411内により深くボロンを拡散させ、ボロンの引き伸ばし拡散層(単に「拡散層」とも表現する。)を形成する(いわゆるドライブイン工程)(ステップ42−2、図16C)。
次に、例えば、拡散マスク14の構成材料がSiNの場合、熱リン酸によって、これをエッチングし、除去する。この結果、第1の層11が露出される(ステップ42−3、図16D)。
配線構造150の形成は、第1の実施形態の加速度センサ100の作成方法におけるステップS13と同様に作成することができる。
図17は、本発明の第5の実施形態に係る加速度センサ500の主要な部分を表す一部断面図である。図14に共通する部分には同一符号を付し、重複する説明を省略する。
・第4の実施形態の加速度センサ400では、酸化物層216がピエゾ抵抗素子Rの下面に連続的に配置されているのに対して、本実施形態の加速度センサ500では、酸化物層516を、ピエゾ抵抗素子Rのそれぞれの底面に離散的に形成している。
加速度センサ500は、互いに積層して配置される第1の構造体510、接合部120、第2の構造体130、基体140を有する。
第1の構造体510、接合部120、第2の構造体130は、それぞれ、酸化物層516が内部に形成されたシリコン、酸化シリコン、シリコンから構成可能である。したがって、加速度センサ500は、酸化物層516が内部に形成されたシリコン/酸化シリコン/シリコンの3層構造をなすSOI基板を用いて製造可能である。
第1の構造体510は、その外周が例えば、1mmの辺の略正方形状であり、高さは、例えば6.5μm(例えば、半導体材料層511の厚み6.5μm、酸化物層516の厚み0.5μm、ピエゾ抵抗素子Rの厚み1μm)である。
第1の構造体510は、内部に酸化物層516が形成された半導体材料の膜をエッチングして、開口部115を形成することで作成できる。
酸化物層516は、不純物の拡散防止層として機能し、ピエゾ抵抗素子Rのそれぞれの底面を覆うように離散的に配置される。
通常、イオン注入や熱拡散による不純物の濃度は、拡散進行方向において指数関数的に小さくなる。しかし、酸化物層516の上側の半導体材料層511に不純物をドープすると、酸化物層516によって、不純物の下方への拡散が制限される。そのため、ピエゾ抵抗素子Rの底面に配置される酸化物層516を備えることによって、ピエゾ抵抗素子Rの深さ方向の不純物の濃度を略一定にすることができる。
図18は、加速度センサ500の作成手順の一例を表すフロー図である。図19Aは、図18の作成手順のステップS51における半導体基板W1を表す断面図である。図19B〜図19Dは、図18の作成手順のステップS52における酸化物層516の形成状態を表す断面図である。図19E〜図19Gは、図18の作成手順のステップS53におけるピエゾ抵抗素子Rの形成状態を表す断面図である。図19H〜図19Jは、図18の作成手順のステップS54における配線構造150の形成状態を表す断面図である。
用意する半導体基板が相違している。第4の実施形態での加速度センサ400の作成方法におけるステップS41においては、酸化物層216が内部に形成されたシリコン/酸化シリコン/シリコンからなる半導体基板W2を用いている。これに対して、本実施形態では、S51においてシリコン/酸化シリコン/シリコンからなる半導体基板W1を用意している(図19A)。
・酸化物層516の形成工程を有している。本実施形態では、S52において第1の層11に酸化物層516を形成している(図19B〜図19D)。この相違は、本実施の形態では、拡散防止層の形成されていない基板W1を用いたため、拡散防止層として機能する酸化物層516を形成している。
図19Aに示すように、シリコン/酸化シリコン/シリコンの3層構造をなすSOI基板である、半導体基板W1を用意する。
酸化物層516の形成は、次のa、bのようにして行われる。
a.拡散マスク51の形成(図19B)
例えば、低圧CVD(Low Pressure-Chemical Vapor Deposition)によって、第1の層11上にSiN膜を積層し、レジストをマスクとしてRIE(Reactive Ion Etching)で開口を形成する。このようにして、第1の層11上に開口52を有する膜、即ち、拡散マスク51が形成される。
例えば、拡散マスク51を介して、180kVの加速電圧により、温度500℃に加熱した半導体基板W1の第1の層11の内部に酸素イオンを3×1017〜4×1017cm−2のドーズ量で注入する。その後、アルゴン及び酸素の雰囲気下で、半導体基板W1を例えば1300℃の温度でアニール(加熱処理)し、酸化物層516を形成する。
次に、半導体基板W1上に形成された酸化物層を除去する(図19C)。
次に、例えば、拡散マスク51の構成材料がSiNの場合、熱リン酸によって、これをエッチングし、除去する。この結果、第1の層11が露出される(図19D)。
ピエゾ抵抗素子Rの形成は、第4の実施形態の加速度センサ400の作成方法におけるステップS42−1〜42−3と同様に作成することができる。
配線構造150の形成は、第4の実施形態の加速度センサ400の作成方法におけるステップS43と同様に作成することができる。
図20は、本発明の第5の実施形態に係る加速度センサの変形例を表す一部断面図である。図17に共通する部分には同一符号を付し、重複する説明を省略する。
その結果、ピエゾ抵抗素子Rの不純物の濃度分布が相違する。第5の実施形態の加速度センサ500においては、ピエゾ抵抗素子Rの下面を覆う酸化物層516のみを備えているため、ピエゾ抵抗素子Rの深さ方向のみの不純物の濃度を略一定にすることができる。これに対して、この変形例に係る加速度センサでは、ピエゾ抵抗素子Rの底面を覆う酸化物層516に加えて、ピエゾ抵抗素子Rの側面に接する酸化物層616をさらに備えているため、ピエゾ抵抗素子Rの深さ方向のみならず、基板の表面に平行な方向の不純物の濃度も略一定にすることができる。
この変形例に係る加速度センサの作成方法は、第5の実施形態での加速度センサ500の作成方法におけるステップS52での酸化物層516の形成後(図19D)、さらに酸化物層616を形成する点で、第5の実施形態の加速度センサ500の作成方法と相違している。
図21A〜図21Dは、この変形例に係る加速度センサの酸化物層616の形成状態を表す断面図である。図21E〜図21Gは、この変形例に係る加速度センサのピエゾ抵抗素子Rの形成状態を表す断面図である。
酸化物層516の形成された半導体基板W1(図21A)の第1の層11上に、例えば、低圧CVD(Low Pressure-Chemical Vapor Deposition)によって、SiN膜を積層する。レジストをマスクとするRIE(Reactive Ion Etching)で、ピエゾ抵抗素子Rの側壁部に対応する領域に開口を形成する。このようにして、第1の層11上に開口62を有する膜、即ち、拡散マスク61が形成される(図21B)。
次に、熱酸化することで、SiN膜で覆われていないピエゾ抵抗素子Rの側壁部に酸化物層616を形成できる(図21C)。
次に、例えば、拡散マスク61の構成材料がSiNの場合、熱リン酸によって、これをエッチングし、除去する。この結果、第1の層11が露出される(図21D)。
ピエゾ抵抗素子Rの形成は、第5の実施形態の加速度センサ500の作成方法におけるステップS53と同様に作成することができる。
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
110,210,310,410,510 第1の構造体
111 固定部
112 変位部
113 接続部
115 開口部
120 接合部
121 接合部
122 接合部
130 第2の構造体
131 台座
131a 枠体部
131b 突出部
132(132a-133e) 重量部
133 開口部
140 基体
141 接合防止層
150,250,350 配線構造
151 絶縁層
152,252,352 配線層
153,253 保護層
154 コンタクトホール
155 層間接続導体
156,256,356 配線
157,257,357 ボンディングパッド
158,258 パッド開口
R(Rx1-Rx4,Ry1-Ry4,Rz1-Rz4) ピエゾ抵抗素子
14 単結晶シリコン
15,51,61 拡散マスク
16,52,62 開口
211,411,511 半導体材料層
216,516,616 酸化物層
217 ピエゾ抵抗基台部
Claims (13)
- 開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続する接続部と、を有する第1の構造体と、
前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有し、前記第1の構造体に積層して配置される第2の構造体と、
前記接続部に配置され、不純物の濃度が少なくとも深さ方向において略一定であるピエゾ抵抗素子と、
を具備することを特徴とする加速度センサ。 - 前記第1の構造体が、前記ピエゾ抵抗素子の底面に配置される酸化物層を備えることを特徴とする請求項1に記載の加速度センサ。
- 前記第1の構造体が、前記ピエゾ抵抗素子の側面に配置される第2の酸化物層をさらに備えていることを特徴とする請求項2に記載の加速度センサ。
- 前記ピエゾ抵抗素子が、前記不純物を拡散した拡散層から構成されることを特徴とする請求項1乃至3のいずれか1項に記載の加速度センサ。
- 前記酸化物層と前記ピエゾ抵抗素子との間に半導体材料層をさらに備えることを特徴とする請求項2に記載の加速度センサ。
- 第1の半導体材料からなる第1の層、絶縁性材料からなる第2の層、および第2の半導体材料からなる第3の層が順に積層されてなる半導体基板の前記第1の層に、不純物の濃度が少なくとも深さ方向において略一定のピエゾ抵抗素子を形成するステップと、
前記第1の層をエッチングして、開口を有する固定部と、この開口内に配置され、かつ前記固定部に対して変位する変位部と、前記固定部と前記変位部とを接続し、かつ前記ピエゾ抵抗素子が配置される接続部と、を有する第1の構造体を形成するステップと、
前記第3の層をエッチングして、前記変位部に接合される重量部と、前記重量部を囲んで配置され、かつ前記固定部に接合される台座と、を有する第2の構造体を形成するステップと、
を有することを特徴とする加速度センサの製造方法。 - 前記半導体基板が、前記第1の層に積層され、かつ少なくとも深さ方向において略一定の濃度の第4の層をさらに有し、
前記ピエゾ抵抗素子を形成するステップが、前記第4の層をエッチングするステップを有することを特徴とする請求項6に記載の加速度センサの製造方法。 - 前記第4の層が、前記第1の層上に成膜された半導体層であることを特徴とする請求項7に記載の加速度センサ。
- 前記第4の層が、前記第1の層上に接合されていることを特徴とする請求項7に記載の加速度センサの製造方法。
- 前記第1の層が、前記第1の層内の前記ピエゾ抵抗素子が形成される領域の底面に配置される拡散防止層をさらに有し、
前記ピエゾ抵抗素子を形成するステップが、前記拡散防止層上に位置する前記第1の半導体材料層に、前記不純物を拡散させて前記ピエゾ抵抗素子たる拡散層を形成するステップを有することを特徴とする請求項6に記載の加速度センサの製造方法。 - 前記ピエゾ抵抗素子を形成するステップが、前記第1の層内の前記ピエゾ抵抗素子が形成される領域の底面に配置される拡散防止層を形成するステップと、
前記拡散防止層上に位置する前記第1の半導体材料に前記不純物を拡散させて、前記ピエゾ抵抗素子たる拡散層を形成するステップと、
を有することを特徴とする請求項6に記載の加速度センサの製造方法。 - 前記酸化物層を形成するステップと前記ピエゾ抵抗素子たる拡散層を形成するステップとの間に、前記ピエゾ抵抗素子が形成される領域の側面に配置される第2の拡散防止層を形成するステップをさらに有することを特徴とする請求項11に記載の加速度センサの製造方法。
- 前記第1、第2の半導体材料のいずれもがシリコンであることを特徴とする請求項6乃至12のいずれか1項に記載の加速度センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236505A JP5115416B2 (ja) | 2008-09-16 | 2008-09-16 | 加速度センサおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008236505A JP5115416B2 (ja) | 2008-09-16 | 2008-09-16 | 加速度センサおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010071678A true JP2010071678A (ja) | 2010-04-02 |
JP5115416B2 JP5115416B2 (ja) | 2013-01-09 |
Family
ID=42203632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008236505A Expired - Fee Related JP5115416B2 (ja) | 2008-09-16 | 2008-09-16 | 加速度センサおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115416B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4035823A (en) * | 1975-10-06 | 1977-07-12 | Honeywell Inc. | Stress sensor apparatus |
JPH03208375A (ja) * | 1990-01-10 | 1991-09-11 | Mitsubishi Electric Corp | 半導体圧力センサ |
JPH1022511A (ja) * | 1996-06-28 | 1998-01-23 | Matsushita Electric Works Ltd | 半導体圧力センサ及びその製造方法 |
JP2003098025A (ja) * | 2001-09-26 | 2003-04-03 | Nidec Copal Electronics Corp | 半導体センサ及びその製造方法 |
JP2006145462A (ja) * | 2004-11-24 | 2006-06-08 | Ngk Spark Plug Co Ltd | 圧力センサ |
JP2007171057A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 加速度センサ |
JP2007322299A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
-
2008
- 2008-09-16 JP JP2008236505A patent/JP5115416B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4035823A (en) * | 1975-10-06 | 1977-07-12 | Honeywell Inc. | Stress sensor apparatus |
JPH03208375A (ja) * | 1990-01-10 | 1991-09-11 | Mitsubishi Electric Corp | 半導体圧力センサ |
JPH1022511A (ja) * | 1996-06-28 | 1998-01-23 | Matsushita Electric Works Ltd | 半導体圧力センサ及びその製造方法 |
JP2003098025A (ja) * | 2001-09-26 | 2003-04-03 | Nidec Copal Electronics Corp | 半導体センサ及びその製造方法 |
JP2006145462A (ja) * | 2004-11-24 | 2006-06-08 | Ngk Spark Plug Co Ltd | 圧力センサ |
JP2007171057A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 加速度センサ |
JP2007322299A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5115416B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0899574B1 (en) | Acceleration sensor element and method of its manufacture | |
EP3052901B1 (en) | Inertial and pressure sensors on single chip | |
US20100162823A1 (en) | Mems sensor and mems sensor manufacture method | |
US9194882B2 (en) | Inertial and pressure sensors on single chip | |
TWI634069B (zh) | 混合整合構件及其製造方法 | |
JP2007303928A (ja) | 加速度センサ及びその製造方法 | |
JP4847686B2 (ja) | 半導体加速度センサ | |
JP4858064B2 (ja) | 力学量検出センサおよびその製造方法 | |
KR20000028948A (ko) | 각속도 센서 제조방법 | |
JP5115416B2 (ja) | 加速度センサおよびその製造方法 | |
JP2007322299A (ja) | 加速度センサおよびその製造方法 | |
JP3938199B1 (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
JP6860514B2 (ja) | Mems素子及びその製造方法 | |
JP4952069B2 (ja) | 加速度センサの製造方法 | |
JP2010032389A (ja) | 物理量センサ及びその製造方法 | |
JP5023558B2 (ja) | 加速度センサおよびその製造方法 | |
JP5401820B2 (ja) | センサ | |
US9233836B2 (en) | Semiconductor device including accelerometer devices | |
JP2008051686A (ja) | センサーユニットおよびその製造方法 | |
JP5309652B2 (ja) | 加速度センサ | |
JP2004028912A (ja) | 静電容量型加速度センサおよびその製造方法 | |
JP2009243915A (ja) | 加速度センサ | |
JP2001056343A (ja) | マイクロマシン、およびその製造方法 | |
JP5434037B2 (ja) | 半導体センサの製造方法及びピエゾ抵抗素子の製造方法 | |
JP3405222B2 (ja) | 半導体加速度センサ素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |