JP2010067977A - ドープされた電圧阻止層を含むバラクタダイオード - Google Patents
ドープされた電圧阻止層を含むバラクタダイオード Download PDFInfo
- Publication number
- JP2010067977A JP2010067977A JP2009207111A JP2009207111A JP2010067977A JP 2010067977 A JP2010067977 A JP 2010067977A JP 2009207111 A JP2009207111 A JP 2009207111A JP 2009207111 A JP2009207111 A JP 2009207111A JP 2010067977 A JP2010067977 A JP 2010067977A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- blocking layer
- doping concentration
- varactor diode
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
- H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
- H10D84/217—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only conductor-insulator-semiconductor capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/8303—Diamond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
【解決手段】バラクタダイオードが、第1の伝導型を有するコンタクト層と、第1の伝導および第1の正味ドーピング濃度を有する、コンタクト層上の電圧阻止層と、電圧阻止層上の阻止接合と、キャリア注入接合から間隔を開けて配置された、電圧阻止層中の複数の個別ドープ領域とを含む。複数の個別ドープ領域は、第1の伝導型と、第1の正味ドーピング濃度よりも高い第2の正味ドーピング濃度とを有し、複数の個別ドープ領域は、バラクタダイオードの空乏領域が阻止接合に加えられた逆バイアス電圧に応答して広がるときに、バラクタダイオードのキャパシタンスを変調するように構成されている。バラクタダイオードを形成する関連した方法も開示されている。
【選択図】図1
Description
Claims (22)
- 第1の伝導型を有するコンタクト層と、
前記第1の伝導型および第1の正味ドーピング濃度を有する、前記コンタクト層上の電圧阻止層と、
前記電圧阻止層上の阻止接合と、
前記阻止接合から間隔を開けて配置された、前記電圧阻止層中の複数の個別ドープ領域と、
を備え、
前記複数の個別ドープ領域は、前記第1の伝導型と、前記第1の正味ドーピング濃度よりも高い第2の正味ドーピング濃度とを有し、前記複数の個別ドープ領域は、前記バラクタダイオードの空乏領域が前記阻止接合に加えられた逆バイアス電圧に応答して広がるときに、前記バラクタダイオードのキャパシタンスを変調するように構成されている
ことを特徴とするバラクタダイオード。 - 前記複数の個別ドープ領域は、前記阻止接合から第1の距離の間隔を開けて配置された第1の個別ドープ領域と、キャリア注入接合から第2の距離の間隔を開けて配置された第2の個別ドープ領域とを備え、前記第2の距離が前記第1の距離よりも大きいことを特徴とする請求項1に記載のバラクタダイオード。
- 前記第1の距離は約0.1から0.2μmであり、前記第2の距離は約0.2から0.3μmであることを特徴とする請求項2に記載のバラクタダイオード。
- 前記第1の個別ドープ領域は、前記阻止接合から前記第1の距離のところに第1の全電荷を供給し、前記第2の個別ドープ領域は、前記キャリア注入接合から前記第2の距離のところに第2の全電荷を供給し、前記第2の全電荷が前記第1の全電荷よりも多いことを特徴とする請求項2に記載のバラクタダイオード。
- 前記第1の個別ドープ領域は第1の正味ドーピング濃度を有し、前記第2の個別ドープ領域は第2の正味ドーピング濃度を有し、前記第2の正味ドーピング濃度は前記第1の正味ドーピング濃度よりも低いことを特徴とする請求項2に記載のバラクタダイオード。
- 前記複数の個別ドープ領域は、前記キャリア注入接合から第3の距離の間隔を開けて配置された第3の個別ドープ領域をさらに備え、前記第3の距離は前記第2の距離よりも大きく、前記第3の個別ドープ領域は第3の正味ドーピング濃度を有し、前記第3の正味ドーピング濃度は前記第2の正味ドーピング濃度よりも低いことを特徴とする請求項5に記載のバラクタダイオード。
- 前記複数の個別ドープ領域は、前記キャリア注入接合から第3の距離の間隔を開けて配置された第3の個別ドープ領域をさらに備え、前記第3の距離は前記第2の距離よりも大きいことを特徴とする請求項2に記載のバラクタダイオード。
- 前記第3の距離は約0.3から0.4μmであることを特徴とする請求項7に記載のバラクタダイオード。
- 前記第1、第2、および第3の個別ドープ領域は、前記キャリア注入接合に平行な横方向で重なり合っていないことを特徴とする請求項7に記載のバラクタダイオード。
- 前記電圧阻止層の厚さは、前記注入ドープ領域の全深さの2倍より小さいことを特徴とする請求項7に記載のバラクタダイオード。
- 前記電圧阻止層上にショットキー金属コンタクトをさらに備え、前記阻止接合はショットキー障壁接合を備えることを特徴とする請求項1に記載のバラクタダイオード。
- 前記第1の伝導型と反対の第2の伝導型を有する第2の層を前記電圧阻止層上にさらに備え、前記阻止接合は、前記第2の層と前記電圧阻止層の間にP−N接合を備えることを特徴とする請求項1に記載のバラクタダイオード。
- 前記電圧阻止層は炭化珪素を含むことを特徴とする請求項1に記載のバラクタダイオード。
- 請求項1に記載のバラクタダイオードを備えることを特徴とする高周波増幅器用の可変インピーダンス整合回路。
- バラクタダイオードを形成する方法であって、
第1の伝導型および第1の正味ドーピング濃度を有する電圧阻止層を形成するステップと、
キャリア注入接合から間隔を開けて配置された複数の個別ドープ領域を前記電圧阻止層中に形成するステップであって、前記複数の個別ドープ領域は、前記第1の伝導型と、前記第1の正味ドーピング濃度よりも高い第2の正味ドーピング濃度とを有し、前記複数の個別ドープ領域は、前記バラクタダイオードの空乏領域が前記キャリア注入接合に加えられた逆バイアス電圧に応答して広がるときに、前記バラクタダイオードのキャパシタンスを変調するように構成されているステップと、
前記電圧阻止層上に阻止接合を形成するステップと
を含むことを特徴とするバラクタダイオードの形成方法。 - 前記複数の個別ドープ領域を形成する前記ステップは、前記電圧阻止層中へイオンを注入するステップを含むことを特徴とする請求項15に記載の方法。
- 前記複数の個別ドープ領域を形成する前記ステップは、
第1の注入エネルギーおよび第1のドーズ量で第1のイオンを選択的に注入して、前記阻止接合から第1の距離の間隔を開けて配置された第1の個別ドープ領域を形成し、第2の注入エネルギーおよび第2のドーズ量で第2のイオンを選択的に注入して、前記キャリア注入接合から第2の距離の間隔を開けて配置された第2の個別ドープ領域を形成するステップを含み、前記第2の距離は前記第1の距離よりも大きいことを特徴とする請求項16に記載の方法。 - 第1のイオンおよび第2のイオンを選択的に注入する前記ステップは、前記第1および第2の個別ドープ領域が前記キャリア注入接合に平行な横方向で重なり合わないように、前記第1のイオンおよび前記第2のイオンを選択的に注入するステップを含むことを特徴とする請求項17に記載の方法。
- 前記第1の個別ドープ領域は、前記阻止接合から前記第1の距離のところに第1の全電荷を供給し、前記第2の個別ドープ領域は、前記キャリア注入接合から前記第2の距離のところに第2の全電荷を供給し、前記第2の全電荷は前記第1の全電荷よりも少ないことを特徴とする請求項17に記載の方法。
- 前記第1の個別ドープ領域は第1の正味ドーピング濃度を有し、前記第2の個別ドープ領域は第2の正味ドーピング濃度を有し、前記第2の正味ドーピング濃度は前記第1の正味ドーピング濃度よりも低いことを特徴とする請求項17に記載の方法。
- 前記電圧阻止層中へイオンを注入する前記ステップは、前記電圧阻止層上に多レベル注入マスクを形成するステップと、前記多層注入マスクを通して前記電圧阻止層中へイオンを注入するステップとを含み、前記多レベル注入マスクを通して注入されたイオンは、前記多レベル注入マスクの異なる厚さに対応して前記電圧阻止層中の異なる深さに位置付けされることを特徴とする請求項16に記載の方法。
- 第1の伝導型を有する共通コンタクト層と、
前記第1の伝導型および第1の正味ドーピング濃度を有する、前記共通コンタクト層上の第1の電圧阻止層と、
前記第1の電圧阻止層上の第1の阻止接合と、
前記第1の阻止接合から間隔を開けて配置された、前記第1の電圧阻止層中の第1の複数の個別ドープ領域であって、前記第1の伝導型と、前記第1の正味ドーピング濃度よりも高い第2の正味ドーピング濃度とを有する第1の複数の個別ドープ領域と、
前記第1の電圧阻止層から間隔を開けて配置され、前記第1の伝導型および第3の正味ドーピング濃度を有する、前記共通コンタクト層上の第2の電圧阻止層と、
前記第2の電圧阻止層上の第2の阻止接合と、
前記第2の阻止接合から間隔を開けて配置された、前記第2の電圧阻止層中の第2の複数の個別ドープ領域であって、前記第1の伝導型と、前記第3の正味ドーピング濃度よりも高い第4の正味ドーピング濃度とを有する第2の複数の個別ドープ領域と、
前記共通コンタクト層上のオーミックコンタクトと
を備えることを特徴とするバラクタダイオード構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/206,209 US8796809B2 (en) | 2008-09-08 | 2008-09-08 | Varactor diode with doped voltage blocking layer |
| US12/206,209 | 2008-09-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010067977A true JP2010067977A (ja) | 2010-03-25 |
| JP2010067977A5 JP2010067977A5 (ja) | 2012-07-12 |
| JP5491109B2 JP5491109B2 (ja) | 2014-05-14 |
Family
ID=41268482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009207111A Active JP5491109B2 (ja) | 2008-09-08 | 2009-09-08 | ドープされた電圧阻止層を含むバラクタダイオード |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8796809B2 (ja) |
| EP (1) | EP2161738B1 (ja) |
| JP (1) | JP5491109B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017011060A (ja) * | 2015-06-19 | 2017-01-12 | 住友電気工業株式会社 | ショットキーバリアダイオード |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536582B2 (en) * | 2008-12-01 | 2013-09-17 | Cree, Inc. | Stable power devices on low-angle off-cut silicon carbide crystals |
| US20140124893A1 (en) * | 2012-11-02 | 2014-05-08 | Infineon Technologies Ag | Varactor Diode, Electrical Device and Method for Manufacturing Same |
| CN107958939A (zh) * | 2016-10-17 | 2018-04-24 | 南京励盛半导体科技有限公司 | 一种氮化鎵基异质结肖特基二极管结构 |
| GB2561390B (en) | 2017-04-13 | 2020-03-11 | Raytheon Systems Ltd | Silicon carbide transistor |
| GB2561388B (en) | 2017-04-13 | 2019-11-06 | Raytheon Systems Ltd | Silicon carbide integrated circuit |
| DE102017125162B4 (de) | 2017-10-26 | 2023-12-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement, Verwendung eines Halbleiterbauelements |
| DE102018109242B4 (de) | 2018-04-18 | 2019-11-14 | Infineon Technologies Dresden Gmbh | Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper |
| WO2021113387A1 (en) | 2019-12-02 | 2021-06-10 | Lam Research Corporation | Impedance transformation in radio-frequency-assisted plasma generation |
| CN113517355B (zh) * | 2021-05-21 | 2023-07-21 | 浙江芯科半导体有限公司 | 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法 |
| CN114843266A (zh) * | 2022-05-25 | 2022-08-02 | 西安电子科技大学 | 基于SiC衬底的准垂直GaN PIN与SBD集成式器件 |
| CN118969859A (zh) * | 2024-07-31 | 2024-11-15 | 西安电子科技大学 | 一种横向氮化镓基变容器结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453582A (en) * | 1987-08-25 | 1989-03-01 | Toko Inc | Variable capacitance diode device |
| JPH07147420A (ja) * | 1993-11-25 | 1995-06-06 | Nec Corp | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
| JPH10200133A (ja) * | 1997-01-14 | 1998-07-31 | Tera Tec:Kk | 可変容量ダイオードの製造方法 |
| JP2000312013A (ja) * | 1999-04-26 | 2000-11-07 | Rohm Co Ltd | ショットキーバリア半導体装置 |
| JP2007534173A (ja) * | 2004-04-22 | 2007-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造(調整可能半導体デバイス) |
| JP2008516441A (ja) * | 2004-10-05 | 2008-05-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス及びその使用 |
| JP2008527714A (ja) * | 2005-01-06 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 補償されたカソード・コンタクトを使用する1マスク超階段接合バラクタの形成方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL268758A (ja) | 1960-09-20 | |||
| DE1764556C3 (de) * | 1968-06-26 | 1979-01-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zur Herstellung eines Sperrschichtkondensatorelements und danach hergestellte Sperrschichtkondensatorelemente |
| US3634798A (en) | 1970-03-06 | 1972-01-11 | Westinghouse Electric Corp | Distribution transformer |
| US4876211A (en) | 1988-08-09 | 1989-10-24 | Hughes Aircraft Company | Method for fabricating varactor diodes using ion implanation |
| JP2525753B2 (ja) | 1991-11-13 | 1996-08-21 | 東光株式会社 | 半導体接合容量素子 |
| SE9501310D0 (sv) * | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| US6107142A (en) | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| JP2000082913A (ja) * | 1998-09-07 | 2000-03-21 | Matsushita Electric Ind Co Ltd | アンテナ装置およびこれを用いた無線受信装置 |
| JP3559971B2 (ja) * | 2001-12-11 | 2004-09-02 | 日産自動車株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US7102429B2 (en) | 2002-06-28 | 2006-09-05 | Motorola, Inc. | RF amplifier with enhanced efficiency |
| DE602005002136T2 (de) | 2004-04-26 | 2008-05-21 | Dsm Ip Assets B.V. | Verfahren zur herstellung von tocopherylacylaten |
| US7923818B2 (en) | 2005-11-24 | 2011-04-12 | Technische Universiteit Delft | Varactor element and low distortion varactor circuit arrangement |
| US8049272B2 (en) | 2006-06-16 | 2011-11-01 | Cree, Inc. | Transistors having implanted channel layers and methods of fabricating the same |
-
2008
- 2008-09-08 US US12/206,209 patent/US8796809B2/en active Active
-
2009
- 2009-09-04 EP EP09169502.3A patent/EP2161738B1/en active Active
- 2009-09-08 JP JP2009207111A patent/JP5491109B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453582A (en) * | 1987-08-25 | 1989-03-01 | Toko Inc | Variable capacitance diode device |
| JPH07147420A (ja) * | 1993-11-25 | 1995-06-06 | Nec Corp | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
| JPH10200133A (ja) * | 1997-01-14 | 1998-07-31 | Tera Tec:Kk | 可変容量ダイオードの製造方法 |
| JP2000312013A (ja) * | 1999-04-26 | 2000-11-07 | Rohm Co Ltd | ショットキーバリア半導体装置 |
| JP2007534173A (ja) * | 2004-04-22 | 2007-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体構造(調整可能半導体デバイス) |
| JP2008516441A (ja) * | 2004-10-05 | 2008-05-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス及びその使用 |
| JP2008527714A (ja) * | 2005-01-06 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 補償されたカソード・コンタクトを使用する1マスク超階段接合バラクタの形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017011060A (ja) * | 2015-06-19 | 2017-01-12 | 住友電気工業株式会社 | ショットキーバリアダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5491109B2 (ja) | 2014-05-14 |
| US8796809B2 (en) | 2014-08-05 |
| US20100059850A1 (en) | 2010-03-11 |
| EP2161738A1 (en) | 2010-03-10 |
| EP2161738B1 (en) | 2013-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5491109B2 (ja) | ドープされた電圧阻止層を含むバラクタダイオード | |
| US6524900B2 (en) | Method concerning a junction barrier Schottky diode, such a diode and use thereof | |
| US7781786B2 (en) | Semiconductor device having a heterojunction diode and manufacturing method thereof | |
| JP5324603B2 (ja) | 炭化ケイ素デバイス用の2重ガード・リング端部終端、及びそれを組み込む炭化ケイ素デバイスを製造する方法 | |
| US7345310B2 (en) | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof | |
| JP4350798B2 (ja) | 電圧吸収端部を有するpn接合を含むSiC半導体デバイス | |
| JP5554042B2 (ja) | ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法 | |
| US8178949B2 (en) | Bipolar semiconductor device, method for producing the same, and method for controlling Zener voltage | |
| US6674152B2 (en) | Bipolar diode | |
| US10840385B1 (en) | Performance SiC Schottky diodes | |
| WO2005122258A2 (en) | Lateral power diodes | |
| JP2004528728A5 (ja) | ||
| US20160276497A1 (en) | Semiconductor device and manufacturing method thereof | |
| EP3682479A1 (en) | Feeder design with high current capability | |
| CN108231866A (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| KR101405511B1 (ko) | 애벌런치 성능이 강화된 고전압 고속회복다이오드(hv-frd) 및 그 제조 방법 | |
| KR101415878B1 (ko) | 고전압 초고속 회복 에피다이오드 및 그 제조 방법 | |
| CN112713199B (zh) | 碳化硅肖特基二极管及其制备方法 | |
| JP3913716B2 (ja) | 半導体装置 | |
| KR101724464B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| US20190013416A1 (en) | Power schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region | |
| US11018230B1 (en) | Semiconductor devices with a mixed crystal region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130225 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5491109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |