JP2010066787A - 検証支援プログラム、検証支援装置および検証支援方法 - Google Patents
検証支援プログラム、検証支援装置および検証支援方法 Download PDFInfo
- Publication number
- JP2010066787A JP2010066787A JP2008229674A JP2008229674A JP2010066787A JP 2010066787 A JP2010066787 A JP 2010066787A JP 2008229674 A JP2008229674 A JP 2008229674A JP 2008229674 A JP2008229674 A JP 2008229674A JP 2010066787 A JP2010066787 A JP 2010066787A
- Authority
- JP
- Japan
- Prior art keywords
- combination
- description
- conditional branch
- verification
- descriptions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 203
- 238000000034 method Methods 0.000 title claims description 83
- 239000000284 extract Substances 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 71
- 238000000605 extraction Methods 0.000 claims description 26
- 238000012217 deletion Methods 0.000 claims description 25
- 230000037430 deletion Effects 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000013461 design Methods 0.000 abstract description 14
- 238000004088 simulation Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】検証支援装置100は、検証対象となる組み合わせ回路記述601を受け付けると、この組み合わせ回路記述601に含まれる条件分岐の組み合わせを抽出する(ステップS110)。そして、検証シナリオ101によって各組み合わせに関するすべての実行パターンを検証しているか否かを判断するためのアサーション情報を生成する(ステップS120)。
【選択図】図1
Description
まず、本実施の形態にかかる検証支援処理の概要について説明する。図1は、本実施の形態にかかる検証支援処理の概要を示す説明図である。検証支援装置100は、検証対象となる組み合わせ回路記述601を受け付けると、この組み合わせ回路記述601に含まれる条件分岐の組み合わせを抽出する(ステップS110)。そして、検証シナリオ101によって各組み合わせに関するすべての実行パターンを検証しているか否かを判断するためのアサーション情報を生成する(ステップS120)。
以下には、図1にて説明した本実施の形態にかかる検証支援処理を実現する検証支援装置100と処理手順について説明する。まず、図3は、検証支援処理におけるアサーション情報の生成対象を示す説明図である。以下、説明する検証支援処理では、図3のように、正しい記述例210において、条件分岐(条件Aと条件B)を入れ換えることによって出力結果が変わるif文(if〜else if)を対象としたアサーション情報300が生成される。当然のことながら、記述例の内容が異なれば、検証者は、アサーション情報300の生成対象として異なる条件分岐を指定することもできる。
つぎに、検証支援装置100のハードウェア構成について説明する。図4は、検証支援装置のハードウェア構成を示すブロック図である。図4において、検証支援装置100は、CPU(Central Processing Unit)401と、ROM(Read‐Only Memory)402と、RAM(Random Access Memory)403と、磁気ディスクドライブ404と、磁気ディスク405と、光ディスクドライブ406と、光ディスク407と、通信I/F(Interface)408と、入力デバイス409と、出力デバイス410と、を備えている。また、各構成部はバス420によってそれぞれ接続されている。
つぎに、検証支援装置100の機能的構成について説明する。図5は、検証支援装置の機能的構成を示すブロック図である。検証支援装置100は、受付部501と、記述抽出部502と、特定部503と、組み合わせ抽出部504と、生成部505と、出力部506と、変換部507と、削除部508と、を含む構成である。この制御部となる機能(受付部501〜削除部508)は、具体的には、たとえば、図4に示したROM402、RAM403、磁気ディスク405、光ディスク407などの記憶領域に記憶された検証プログラムをCPU401に実行させることにより、または、通信I/F408を介して接続された他の装置に実行させることにより、その機能を実現する。
まず、検証支援装置100によって実行される処理のうち、アサーション生成処理部610によって実行される処理について詳しく説明する。アサーション生成処理部610では、大きく分けて条件分岐抽出する処理(ステップS611)と、アサーション情報を生成する処理(ステップS612)とが含まれる。
まず、図6にて説明したアサーション生成処理610における条件分岐を抽出する処理(ステップS611)の手順について説明する。図7は、分岐条件抽出処理の詳細な手順を示すフローチャートである。図7のフローチャートにおいて、まず、組み合わせ回路記述601が入力されたか否かを判断する(ステップS701)。ここで、組み合わせ回路記述601が入力されるまで待ち(ステップS701:Noのループ)、組み合わせ回路記述601が入力されると(ステップS701:Yes)、入力された組み合わせ回路記述601をCFGに変換する(ステップS702)。
つぎに、図6にて説明したアサーション生成処理部610におけるアサーション情報を生成する処理(ステップS612)の手順について説明する。図9は、アサーション生成処理の詳細な手順を示すフローチャートである。図9のフローチャートにおいて、まず、条件分岐情報602が入力されたか否かを判断する(ステップS901)。このステップS901では、図7にて説明した条件分岐抽出処理によって抽出された条件分岐情報602が入力されたか否かによって判断がおこなわれる。
・AとB:cover(AandB)
・AとC:cover(AandC)
・AとBとE:cover(AandBandE)
・BとE:cover(BandE)
また、上述した検証支援装置100に拡張処理を加えることによって、処理負荷を軽減させることができる。検証支援装置100の拡張処理としては、条件分岐の組み合わせの中から明らかに同時に成立しない条件分岐の組み合わせを削除する処理がある。この処理は、上述した条件分岐を抽出する処理(ステップS611)と、アサーション情報を生成する処理(ステップS612)との間に挿入され、条件分岐情報602の入力をトリガに実行される。
アサーション生成処理部610によって生成されたアサーション情報603を用いて検証対象回路の検証をおこなう検証処理部620について説明する。図6に示すように、検証処理部620は、アサーション生成処理部610によって生成されたアサーション情報603から検証したい条件分岐の組み合わせについてのcover文記述604が抽出される。そして、検証対象回路の組み合わせ回路記述601と、検証シナリオ605と、検証シナリオ605に応じた期待値606とを用いてシミュレーション検証が実行される(ステップS621)。
つぎに、具体的な数値を挙げた場合の実行例について説明する。まず、図13−1は、検証対象回路の仕様例を示す図表である。そして、図13−2は、正しい実装例を示す説明図である。図13−1の図表1300に示した仕様例のように、検証対象回路は、入力Xを3で割った時の余りの値に応じてa,b,cのいずれかの値を出力する処理をおこなう。
2,入力:X=1 期待値:[A=0,B=1,Y=b]
3,入力:X=0 期待値:[A=0,B=0,Y=c]
つぎに、case文のif文への置き換え処理について説明する。上述したアサーション生成処理では、検証対象となる組み合わせ回路の記述からif文を検索してcover文を生成している。しかしながら、実際には、同様の条件分岐をあらわす場合であっても、case文によって記述されている場合がある。図19は、case文のif文への置き換え処理を示す説明図である。図19のように、case文をif文へ置き換え、置き換え後の組み合わせ回路記述を検証支援装置100に入力することによって、if文と同様に、条件分岐を抽出することができる。
検証対象となる組み合わせ回路のハードウェア記述の入力を受け付ける受付手段、
前記受付手段によって受け付けられたハードウェア記述の中から条件分岐処理をあらわす条件分岐記述を抽出する記述抽出手段、
前記記述抽出手段によって抽出された条件分岐記述の中から、前記ハードウェア記述の記述順序を参照して、階層関係となる条件分岐記述の組み合わせを特定する特定手段、
前記特定手段によって特定された条件分岐記述の組み合わせの中から、指定した条件が成立する可能性のある組み合わせを抽出する組み合わせ抽出手段、
前記組み合わせ抽出手段によって抽出された組み合わせに含まれている条件分岐記述において前記指定した条件を成立させるシミュレーションプログラムを生成する生成手段、
前記生成手段によって生成された各組み合わせのシミュレーションプログラムを前記検証対象となる組み合わせ回路のアサーション情報として出力する出力手段、
として機能させることを特徴とする検証支援プログラム。
前記受付手段によって受け付けられたハードウェア記述を、前記検証対象となる組み合わせ回路の制御の流れをあらわすCFG(Control Flow Graph)に変換する変換手段として機能させ、
前記特定手段は、前記変換手段によって変換されたCFGの中から、並列に接続されている条件分岐記述同士を階層関係となる条件分岐記述の組み合わせとして特定することを特徴とする付記1に記載の検証支援プログラム。
前記特定手段によって特定された条件分岐記述の組み合わせの中から、あらかじめ指定された条件分岐記述の組み合わせを削除する削除手段として機能させ、
前記組み合わせ抽出手段は、前記削除手段によって特定の組み合わせが削除された後の条件分岐記述の組み合わせの中から、前記指定した条件が成立する可能性のある組み合わせを抽出することを特徴とする付記1〜3のいずれか一つに記載の検証支援プログラム。
前記出力手段によって出力されたアサーション情報を用いて、組み合わせごとに対応付けられたシミュレーションプログラムを実行させた場合の出力値が期待値と等しいか否かに応じて前記検証対象となる組み合わせ回路を検証する検証支援プログラム。
前記受付手段によって受け付けられたハードウェア記述の中から条件分岐処理をあらわす条件分岐記述を抽出する記述抽出手段と、
前記記述抽出手段によって抽出された条件分岐記述の中から、前記ハードウェア記述の記述順序を参照して、階層関係となる条件分岐記述の組み合わせを特定する特定手段と、
前記特定手段によって特定された条件分岐記述の組み合わせの中から、指定した条件が成立する可能性のある組み合わせを抽出する組み合わせ抽出手段と、
前記組み合わせ抽出手段によって抽出された組み合わせに含まれている条件分岐記述において前記指定した条件を成立させるシミュレーションプログラムを生成する生成手段と、
前記生成手段によって生成された各組み合わせのシミュレーションプログラムを前記検証対象となる組み合わせ回路のアサーション情報として出力する出力手段と、
を備えることを特徴とする検証支援装置。
検証対象となる組み合わせ回路のハードウェア記述の入力を前記入力装置から受け付けて前記記憶装置に記憶する受付工程と、
前記受付工程によって受け付けられたハードウェア記述の中から条件分岐処理をあらわす条件分岐記述を抽出する記述抽出工程と、
前記記述抽出工程によって抽出された条件分岐記述の中から、前記ハードウェア記述の記述順序を参照して、階層関係となる条件分岐記述の組み合わせを特定する特定工程と、
前記特定工程によって特定された条件分岐記述の組み合わせの中から、指定した条件が成立する可能性のある組み合わせを抽出する組み合わせ抽出工程と、
前記組み合わせ抽出工程によって抽出された組み合わせに含まれている条件分岐記述において前記指定した条件を成立させるシミュレーションプログラムを生成して前記記憶装置に記憶する生成工程と、
前記記憶装置に記憶された各組み合わせのシミュレーションプログラムを、前記検証対象となる組み合わせ回路のアサーション情報として前記出力装置に出力する出力工程と、
を実行することを特徴とする検証支援方法。
101 検証シナリオ
501 受付部
502 記述抽出部
503 特定部
504 組み合わせ抽出部
505 生成部
506 出力部
507 変換部
508 削除部
601 組み合わせ回路記述
602 条件分岐情報
603 アサーション情報
604 cover文記述
605 検証シナリオ
606 期待値
610 アサーション生成処理部
620 検証処理部
Claims (5)
- コンピュータを、
検証対象となる組み合わせ回路のハードウェア記述の入力を受け付ける受付手段、
前記受付手段によって受け付けられたハードウェア記述の中から条件分岐処理をあらわす条件分岐記述を抽出する記述抽出手段、
前記記述抽出手段によって抽出された条件分岐記述の中から、前記ハードウェア記述の記述順序を参照して、階層関係となる条件分岐記述の組み合わせを特定する特定手段、
前記特定手段によって特定された条件分岐記述の組み合わせの中から、指定した条件が成立する可能性のある組み合わせを抽出する組み合わせ抽出手段、
前記組み合わせ抽出手段によって抽出された組み合わせに含まれている条件分岐記述において前記指定した条件を成立させるシミュレーションプログラムを生成する生成手段、
前記生成手段によって生成された各組み合わせのシミュレーションプログラムを前記検証対象となる組み合わせ回路のアサーション情報として出力する出力手段、
として機能させることを特徴とする検証支援プログラム。 - 前記コンピュータを、さらに、
前記受付手段によって受け付けられたハードウェア記述を、前記検証対象となる組み合わせ回路の制御の流れをあらわすCFG(Control Flow Graph)に変換する変換手段として機能させ、
前記特定手段は、前記変換手段によって変換されたCFGの中から、並列に接続されている条件分岐記述同士を階層関係となる条件分岐記述の組み合わせとして特定することを特徴とする請求項1に記載の検証支援プログラム。 - 前記コンピュータを、さらに、
前記特定手段によって特定された条件分岐記述の組み合わせの中から、あらかじめ指定された条件分岐記述の組み合わせを削除する削除手段として機能させ、
前記組み合わせ抽出手段は、前記削除手段によって特定の組み合わせが削除された後の条件分岐記述の組み合わせの中から、前記指定した条件が成立する可能性のある組み合わせを抽出することを特徴とする請求項1または2に記載の検証支援プログラム。 - 検証対象となる組み合わせ回路のハードウェア記述の入力を受け付ける受付手段と、
前記受付手段によって受け付けられたハードウェア記述の中から条件分岐処理をあらわす条件分岐記述を抽出する記述抽出手段と、
前記記述抽出手段によって抽出された条件分岐記述の中から、前記ハードウェア記述の記述順序を参照して、階層関係となる条件分岐記述の組み合わせを特定する特定手段と、
前記特定手段によって特定された条件分岐記述の組み合わせの中から、指定した条件が成立する可能性のある組み合わせを抽出する組み合わせ抽出手段と、
前記組み合わせ抽出手段によって抽出された組み合わせに含まれている条件分岐記述において前記指定した条件を成立させるシミュレーションプログラムを生成する生成手段と、
前記生成手段によって生成された各組み合わせのシミュレーションプログラムを前記検証対象となる組み合わせ回路のアサーション情報として出力する出力手段と、
を備えることを特徴とする検証支援装置。 - 入力装置、出力装置および記憶装置を備えるコンピュータが、
検証対象となる組み合わせ回路のハードウェア記述の入力を前記入力装置から受け付けて前記記憶装置に記憶する受付工程と、
前記受付工程によって受け付けられたハードウェア記述の中から条件分岐処理をあらわす条件分岐記述を抽出する記述抽出工程と、
前記記述抽出工程によって抽出された条件分岐記述の中から、前記ハードウェア記述の記述順序を参照して、階層関係となる条件分岐記述の組み合わせを特定する特定工程と、
前記特定工程によって特定された条件分岐記述の組み合わせの中から、指定した条件が成立する可能性のある組み合わせを抽出する組み合わせ抽出工程と、
前記組み合わせ抽出工程によって抽出された組み合わせに含まれている条件分岐記述において前記指定した条件を成立させるシミュレーションプログラムを生成して前記記憶装置に記憶する生成工程と、
前記記憶装置に記憶された各組み合わせのシミュレーションプログラムを、前記検証対象となる組み合わせ回路のアサーション情報として前記出力装置に出力する出力工程と、
を実行することを特徴とする検証支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229674A JP5287058B2 (ja) | 2008-09-08 | 2008-09-08 | 検証支援プログラム、検証支援装置および検証支援方法 |
US12/484,762 US8099697B2 (en) | 2008-09-08 | 2009-06-15 | Hardware logic verification support apparatus, verification support method and computer product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229674A JP5287058B2 (ja) | 2008-09-08 | 2008-09-08 | 検証支援プログラム、検証支援装置および検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010066787A true JP2010066787A (ja) | 2010-03-25 |
JP5287058B2 JP5287058B2 (ja) | 2013-09-11 |
Family
ID=41800244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008229674A Expired - Fee Related JP5287058B2 (ja) | 2008-09-08 | 2008-09-08 | 検証支援プログラム、検証支援装置および検証支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8099697B2 (ja) |
JP (1) | JP5287058B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108116A (ja) * | 2009-11-19 | 2011-06-02 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8561026B2 (en) * | 2007-11-27 | 2013-10-15 | International Business Machines Corporation | Method, apparatus and computer program for facilitating the improvement of a user interface |
JP5287092B2 (ja) * | 2008-09-26 | 2013-09-11 | 富士通株式会社 | 検証支援プログラム、検証支援装置および検証支援方法 |
US8645923B1 (en) * | 2008-10-31 | 2014-02-04 | Symantec Corporation | Enforcing expected control flow in program execution |
US8676966B2 (en) * | 2009-12-28 | 2014-03-18 | International Business Machines Corporation | Detecting and monitoring server side states during web application scanning |
JP5640790B2 (ja) * | 2011-02-10 | 2014-12-17 | 富士通株式会社 | 検証支援プログラム、検証支援装置、および検証支援方法 |
JP7207519B2 (ja) * | 2019-03-19 | 2023-01-18 | 日本電気株式会社 | 情報処理装置、情報処理方法及びプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07319927A (ja) * | 1994-05-23 | 1995-12-08 | Hitachi Ltd | 論理検証の網羅率測定方式 |
JPH08202741A (ja) * | 1995-01-30 | 1996-08-09 | Ricoh Co Ltd | 機能設計支援装置及び機能設計支援方法 |
JPH10254930A (ja) * | 1997-03-11 | 1998-09-25 | Matsushita Electric Ind Co Ltd | 半導体素子の機能検証装置及びその機能検証方法 |
JP2001014365A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 論理回路の検証カバレッジ評価方法 |
JP2006106865A (ja) * | 2004-09-30 | 2006-04-20 | Nec Corp | 論理回路設計検証装置および方法、プログラム |
JP2008097504A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | 動作命題の生成システム及び検証システム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6816825B1 (en) * | 1999-06-18 | 2004-11-09 | Nec Corporation | Simulation vector generation from HDL descriptions for observability-enhanced statement coverage |
US7158993B1 (en) * | 1999-11-12 | 2007-01-02 | Sun Microsystems, Inc. | API representation enabling submerged hierarchy |
US7072818B1 (en) * | 1999-11-30 | 2006-07-04 | Synplicity, Inc. | Method and system for debugging an electronic system |
JP4255079B2 (ja) * | 2004-09-30 | 2009-04-15 | 株式会社リコー | アサーション生成システムと回路検証システムおよびプログラムならびにアサーション生成方法 |
JP4165712B2 (ja) * | 2004-11-10 | 2008-10-15 | シャープ株式会社 | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 |
JP4217220B2 (ja) | 2005-01-07 | 2009-01-28 | 富士通株式会社 | 検証支援プログラムおよび検証支援装置 |
JP2006201980A (ja) * | 2005-01-19 | 2006-08-03 | Fujitsu Ltd | カバレッジ評価装置、カバレッジ評価方法、カバレッジ評価プログラム、および記録媒体 |
US7945898B1 (en) * | 2006-03-16 | 2011-05-17 | Avaya Inc. | Handling loops in programs and examining feasible software behavior for detecting malicious code |
US9021446B2 (en) * | 2006-06-28 | 2015-04-28 | Oracle America, Inc. | Uncoverage tool |
US8924938B2 (en) * | 2006-09-28 | 2014-12-30 | Nec Laboratories America, Inc. | Software testing using machine learning |
JP4445517B2 (ja) * | 2007-05-14 | 2010-04-07 | 株式会社東芝 | 回路設計検証方法および回路設計検証のためのプログラム |
JP4946651B2 (ja) * | 2007-06-15 | 2012-06-06 | 富士通株式会社 | 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 |
US7934183B2 (en) * | 2008-04-25 | 2011-04-26 | Synopsys, Inc. | Method and apparatus for simulating behavioral constructs using indeterminate values |
-
2008
- 2008-09-08 JP JP2008229674A patent/JP5287058B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-15 US US12/484,762 patent/US8099697B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07319927A (ja) * | 1994-05-23 | 1995-12-08 | Hitachi Ltd | 論理検証の網羅率測定方式 |
JPH08202741A (ja) * | 1995-01-30 | 1996-08-09 | Ricoh Co Ltd | 機能設計支援装置及び機能設計支援方法 |
JPH10254930A (ja) * | 1997-03-11 | 1998-09-25 | Matsushita Electric Ind Co Ltd | 半導体素子の機能検証装置及びその機能検証方法 |
JP2001014365A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 論理回路の検証カバレッジ評価方法 |
JP2006106865A (ja) * | 2004-09-30 | 2006-04-20 | Nec Corp | 論理回路設計検証装置および方法、プログラム |
JP2008097504A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | 動作命題の生成システム及び検証システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108116A (ja) * | 2009-11-19 | 2011-06-02 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
Also Published As
Publication number | Publication date |
---|---|
US8099697B2 (en) | 2012-01-17 |
JP5287058B2 (ja) | 2013-09-11 |
US20100064266A1 (en) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5287058B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP5267434B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP5287092B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
US9990458B2 (en) | Generic design rule checking (DRC) test case extraction | |
JP2007172542A (ja) | 設計装置および設計方法とそのプログラム | |
JP5040758B2 (ja) | シミュレーション装置、シミュレーション方法及びプログラム | |
JP5163350B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP2006350420A (ja) | レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム | |
JP4861734B2 (ja) | 故障解析プログラム、該プログラムを記録した記録媒体、故障解析方法、および故障解析装置 | |
JP2006106865A (ja) | 論理回路設計検証装置および方法、プログラム | |
US8458110B2 (en) | Verification support apparatus, verification support method, and computer product | |
JP5050985B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
US20120209583A1 (en) | Computer product, verification support apparatus, and verification support method | |
JP2006252489A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
JP2009157649A (ja) | 命令チェックプログラム、命令チェック方法、命令チェック装置およびi/oシミュレータ | |
JP6089982B2 (ja) | 単語入力プログラム、情報処理装置及び単語入力方法 | |
JP5370257B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP5799589B2 (ja) | 検証方法及び検証プログラム | |
JP5899711B2 (ja) | データフロー検証支援装置およびデータフロー検証支援方法 | |
JP2006250651A (ja) | テストパターン生成支援装置、テストパターン生成支援方法、テストパターン生成支援プログラム、および記録媒体 | |
US8990747B2 (en) | Logical Verification Apparatus and Method | |
US8782579B2 (en) | Connection verification method, recording medium thereof, and connection verification apparatus | |
JP2009192408A (ja) | 半導体集積回路、試験パターン生成方法、及び回路試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5287058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |