JP4946651B2 - 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 - Google Patents
仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 Download PDFInfo
- Publication number
- JP4946651B2 JP4946651B2 JP2007159004A JP2007159004A JP4946651B2 JP 4946651 B2 JP4946651 B2 JP 4946651B2 JP 2007159004 A JP2007159004 A JP 2007159004A JP 2007159004 A JP2007159004 A JP 2007159004A JP 4946651 B2 JP4946651 B2 JP 4946651B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- transition
- detected
- use case
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/10—Requirements analysis; Specification techniques
Description
まず、この発明の実施の形態にかかる仕様検証の概要について説明する。図1は、この発明の実施の形態にかかる仕様検証の概要を示す説明図である。図1において、設計対象の仕様を検証する際の概要が示されている。
つぎに、この発明の実施の形態にかかる仕様検証装置200のハードウェア構成について説明する。図2は、この発明の実施の形態にかかる仕様検証装置200のハードウェア構成を示す説明図である。
つぎに、この発明の実施の形態にかかる仕様検証装置200の機能的構成について説明する。図3は、この発明の実施の形態にかかる仕様検証装置200の機能的構成を示すブロック図である。図3において、仕様検証装置200は、取得部301と、検出部302と、判定部303と、算出部304と、出力部305と、選択部306と、作成部307と、から構成されている。
つぎに、この発明の実施の形態にかかる仕様検証の具体例として、演算器の設計仕様に対する要求仕様の網羅性を検証する場合を例に挙げて説明する。まず、演算器の要求仕様を示すユースケース図およびユースケース記述について説明する。
つぎに、この発明の実施の形態にかかる仕様検証装置200の仕様検証処理手順について説明する。図13は、この発明の実施の形態にかかる仕様検証装置200の仕様検証処理手順を示すフローチャートである。図13のフローチャートにおいて、まず、取得部301により、設計対象の要求仕様を示すユースケース記述の中から、各ユースケースを実行するために満たすべき条件を取得したか否かを判断する(ステップS1301)。
前記設計対象の要求仕様を示すユースケース記述の中から、各ユースケースを実行するために満たすべき条件を取得させる取得工程と、
前記設計対象の設計仕様を示す有限状態機械モデルに表現されている状態集合の中から、前記取得工程によって取得された条件を満たす状態を検出させる検出工程と、
前記検出工程によって検出された結果、前記状態集合のうち検出されなかった非検出の状態が存在するか否かを判定させる判定工程と、
前記判定工程によって判定された判定結果を出力させる出力工程と、
をコンピュータに実行させることを特徴とする仕様検証プログラム。
前記有限状態機械モデルに表現されている状態間の遷移集合の中から、前記取得工程によって取得された条件を満たす遷移を検出させ、
前記判定工程は、
前記検出工程によって検出された結果、前記遷移集合のうち検出されなかった非検出の遷移が存在するか否かを判定させることを特徴とする付記1に記載の仕様検証プログラム。
前記ユースケースごとに、前記ユースケースの実行前に満たすべき事前条件と、前記ユースケースの実行後に満たすべき事後条件と、前記事後条件が発生するまでの間に前記ユースケースに要求される不変条件と、を取得させ、
前記検出工程は、
前記有限状態機械モデルの初期状態から前記事後条件を満たす状態に辿り着くまでの間に、前記事前条件を満たす状態を経由し、かつ、前記不変条件を満たす状態遷移パス内の状態を検出させることを特徴とする付記1または2に記載の仕様検証プログラム。
前記状態遷移パス内の状態間の遷移を検出させることを特徴とする付記3に記載の仕様検証プログラム。
前記判定工程は、
前記算出工程によって算出された状態カバレッジに基づいて、前記非検出の状態の存否を判定させることを特徴とする付記1〜4のいずれか一つに記載の仕様検証プログラム。
前記有限状態機械モデルに表現されている遷移集合の遷移数に対する、前記検出工程によって検出された遷移の遷移数の割合(以下、「遷移カバレッジ」という)を算出させ、
前記判定工程は、
前記算出工程によって算出された遷移カバレッジに基づいて、前記非検出の遷移の存否を判定させることを特徴とする付記5に記載の仕様検証プログラム。
前記非検出の状態または/および遷移の存否を示すことを特徴とする付記1〜6のいずれか一つに記載の仕様検証プログラム。
前記非検出の状態または/および遷移を特定するメッセージ情報を含むことを特徴とする付記1〜7のいずれか一つに記載の仕様検証プログラム。
前記有限状態機械モデルの初期状態から前記非検出の状態または/および遷移に辿り着くまでの状態遷移パスを特定するメッセージ情報を含むことを特徴とする付記1〜8のいずれか一つに記載の仕様検証プログラム。
前記設計対象の要求仕様を示すユースケース記述の中から、各ユースケースを実行するために満たすべき条件を取得する取得手段と、
前記設計対象の設計仕様を示す有限状態機械モデルに表現されている状態集合の中から、前記取得手段によって取得された条件を満たす状態を検出する検出手段と、
前記検出手段によって検出された結果、前記状態集合のうち検出されなかった非検出の状態が存在するか否かを判定する判定手段と、
前記判定手段によって判定された判定結果を出力する出力手段と、
を備えることを特徴とする仕様検証装置。
前記有限状態機械モデルに表現されている状態間の遷移集合の中から、前記取得手段によって取得された条件を満たす遷移を検出し、
前記判定手段は、
前記検出手段によって検出された結果、前記遷移集合のうち検出されなかった非検出の遷移が存在するか否かを判定することを特徴とする付記11に記載の仕様検証装置。
前記ユースケースごとに、前記ユースケースの実行前に満たすべき事前条件と、前記ユースケースの実行後に満たすべき事後条件と、前記事後条件が発生するまでの間に前記ユースケースに要求される不変条件と、を取得し、
前記検出手段は、
前記有限状態機械モデルの初期状態から前記事後条件を満たす状態に辿り着くまでの間に、前記事前条件を満たす状態を経由し、かつ、前記不変条件を満たす状態遷移パス内の状態を検出することを特徴とする付記11または12に記載の仕様検証装置。
前記状態遷移パス内の状態間の遷移を検出することを特徴とする付記13に記載の仕様検証装置。
前記判定手段は、
前記算出手段によって算出された状態カバレッジに基づいて、前記非検出の状態の存否を判定することを特徴とする付記11〜14のいずれか一つに記載の仕様検証装置。
前記有限状態機械モデルに表現されている遷移集合の遷移数に対する、前記検出手段によって検出された遷移の遷移数の割合(以下、「遷移カバレッジ」という)を算出し、
前記判定手段は、
前記算出手段によって算出された遷移カバレッジに基づいて、前記非検出の遷移の存否を判定することを特徴とする付記15に記載の仕様検証装置。
前記非検出の状態または/および遷移の存否を示すことを特徴とする付記11〜16のいずれか一つに記載の仕様検証装置。
前記非検出の状態または/および遷移を特定するメッセージ情報を含むことを特徴とする付記11〜17のいずれか一つに記載の仕様検証装置。
前記有限状態機械モデルの初期状態から前記非検出の状態または/および遷移に辿り着くまでの状態遷移パスを特定するメッセージ情報を含むことを特徴とする付記11〜18のいずれか一つに記載の仕様検証装置。
前記設計対象の要求仕様を示すユースケース記述の中から、各ユースケースを実行するために満たすべき条件を取得する取得工程と、
前記設計対象の設計仕様を示す有限状態機械モデルに表現されている状態集合の中から、前記取得工程によって取得された条件を満たす状態を検出する検出工程と、
前記検出工程によって検出された結果、前記状態集合のうち検出されなかった非検出の状態が存在するか否かを判定する判定工程と、
前記判定工程によって判定された判定結果を出力する出力工程と、
を含んだことを特徴とする仕様検証方法。
前記有限状態機械モデルに表現されている状態間の遷移集合の中から、前記取得工程によって取得された条件を満たす遷移を検出し、
前記判定工程は、
前記検出工程によって検出された結果、前記遷移集合のうち検出されなかった非検出の遷移が存在するか否かを判定することを特徴とする付記20に記載の仕様検証方法。
前記ユースケースごとに、前記ユースケースの実行前に満たすべき事前条件と、前記ユースケースの実行後に満たすべき事後条件と、前記事後条件が発生するまでの間に前記ユースケースに要求される不変条件と、を取得し、
前記検出工程は、
前記有限状態機械モデルの初期状態から前記事後条件を満たす状態に辿り着くまでの間に、前記事前条件を満たす状態を経由し、かつ、前記不変条件を満たす状態遷移パス内の状態を検出することを特徴とする付記20または21に記載の仕様検証方法。
前記状態遷移パス内の状態間の遷移を検出することを特徴とする付記22に記載の仕様検証方法。
前記判定工程は、
前記算出工程によって算出された状態カバレッジに基づいて、前記非検出の状態の存否を判定することを特徴とする付記20〜23のいずれか一つに記載の仕様検証方法。
前記有限状態機械モデルに表現されている遷移集合の遷移数に対する、前記検出工程によって検出された遷移の遷移数の割合(以下、「遷移カバレッジ」という)を算出し、
前記判定工程は、
前記算出工程によって算出された遷移カバレッジに基づいて、前記非検出の遷移の存否を判定することを特徴とする付記24に記載の仕様検証方法。
前記非検出の状態または/および遷移の存否を示すことを特徴とする付記20〜25のいずれか一つに記載の仕様検証方法。
前記非検出の状態または/および遷移を特定するメッセージ情報を含むことを特徴とする付記20〜26のいずれか一つに記載の仕様検証方法。
前記有限状態機械モデルの初期状態から前記非検出の状態または/および遷移に辿り着くまでの状態遷移パスを特定するメッセージ情報を含むことを特徴とする付記20〜27のいずれか一つに記載の仕様検証方法。
301 取得部
302 検出部
303 判定部
304 算出部
305 出力部
306 選択部
307 作成部
500 演算器
501,1001 アクター
502,503,1002 ユースケース
610,620,1200 ユースケース記述
700,800 状態遷移グラフ
900 判定結果
910,920,930 メッセージ情報
911,921,931 所定位置
Claims (8)
- 設計対象の設計仕様に対する当該設計対象の要求仕様の網羅性を検証させる仕様検証プログラムであって、
前記設計対象の要求仕様を示すユースケース記述の中から、各ユースケースを実行するために満たすべき条件を取得させる取得工程と、
前記設計対象の設計仕様を示す有限状態機械モデルに表現されている状態集合の中から、前記取得工程によって取得された条件を満たす状態を検出させる検出工程と、
前記検出工程によって検出された結果、前記状態集合のうち検出されなかった非検出の状態が存在するか否かを判定させる判定工程と、
前記判定工程によって判定された判定結果を出力させる出力工程と、
をコンピュータに実行させることを特徴とする仕様検証プログラム。 - 前記検出工程は、
前記有限状態機械モデルに表現されている状態間の遷移集合の中から、前記取得工程によって取得された条件を満たす遷移を検出させ、
前記判定工程は、
前記検出工程によって検出された結果、前記遷移集合のうち検出されなかった非検出の遷移が存在するか否かを判定させることを特徴とする請求項1に記載の仕様検証プログラム。 - 前記取得工程は、
前記ユースケースごとに、前記ユースケースの実行前に満たすべき事前条件と、前記ユースケースの実行後に満たすべき事後条件と、前記事後条件が発生するまでの間に前記ユースケースに要求される不変条件と、を取得させ、
前記検出工程は、
前記有限状態機械モデルの初期状態から前記事後条件を満たす状態に辿り着くまでの間に、前記事前条件を満たす状態を経由し、かつ、前記不変条件を満たす状態遷移パス内の状態を検出させることを特徴とする請求項1または2に記載の仕様検証プログラム。 - 前記検出工程は、
前記状態遷移パス内の状態間の遷移を検出させることを特徴とする請求項3に記載の仕様検証プログラム。 - 前記有限状態機械モデルに表現されている状態集合の状態数に対する、前記検出工程によって検出された状態の状態数の割合(以下、「状態カバレッジ」という)を算出させる算出工程を前記コンピュータに実行させ、
前記判定工程は、
前記算出工程によって算出された状態カバレッジに基づいて、前記非検出の状態の存否を判定させることを特徴とする請求項1〜4のいずれか一つに記載の仕様検証プログラム。 - 請求項1〜5のいずれか一つに記載の仕様検証プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
- 設計対象の設計仕様に対する当該設計対象の要求仕様の網羅性を検証する仕様検証装置であって、
前記設計対象の要求仕様を示すユースケース記述の中から、各ユースケースを実行するために満たすべき条件を取得する取得手段と、
前記設計対象の設計仕様を示す有限状態機械モデルに表現されている状態集合の中から、前記取得手段によって取得された条件を満たす状態を検出する検出手段と、
前記検出手段によって検出された結果、前記状態集合のうち検出されなかった非検出の状態が存在するか否かを判定する判定手段と、
前記判定手段によって判定された判定結果を出力する出力手段と、
を備えることを特徴とする仕様検証装置。 - 設計対象の設計仕様に対する当該設計対象の要求仕様の網羅性を検証する仕様検証方法であって、
前記設計対象の要求仕様を示すユースケース記述の中から、各ユースケースを実行するために満たすべき条件を取得する取得工程と、
前記設計対象の設計仕様を示す有限状態機械モデルに表現されている状態集合の中から、前記取得工程によって取得された条件を満たす状態を検出する検出工程と、
前記検出工程によって検出された結果、前記状態集合のうち検出されなかった非検出の状態が存在するか否かを判定する判定工程と、
前記判定工程によって判定された判定結果を出力する出力工程と、
を含んだことを特徴とする仕様検証方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159004A JP4946651B2 (ja) | 2007-06-15 | 2007-06-15 | 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 |
US12/136,378 US8079001B2 (en) | 2007-06-15 | 2008-06-10 | Verification of requirements specification, design specification, and computer-readable storage medium apparatus, and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007159004A JP4946651B2 (ja) | 2007-06-15 | 2007-06-15 | 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008310663A JP2008310663A (ja) | 2008-12-25 |
JP4946651B2 true JP4946651B2 (ja) | 2012-06-06 |
Family
ID=40133130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007159004A Expired - Fee Related JP4946651B2 (ja) | 2007-06-15 | 2007-06-15 | 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8079001B2 (ja) |
JP (1) | JP4946651B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5287058B2 (ja) * | 2008-09-08 | 2013-09-11 | 富士通株式会社 | 検証支援プログラム、検証支援装置および検証支援方法 |
JP5751431B2 (ja) | 2010-04-12 | 2015-07-22 | 日本電気株式会社 | 不整合検出システム、方法、およびプログラム |
CN101915894B (zh) * | 2010-07-22 | 2012-05-30 | 北京交大资产经营有限公司 | 测试数字逻辑器件中实时有限状态机的方法 |
JP5404721B2 (ja) * | 2011-09-08 | 2014-02-05 | 日本電信電話株式会社 | シナリオテストのテスト項目生成装置及び方法及びプログラム |
US9229688B2 (en) * | 2013-03-14 | 2016-01-05 | Massively Parallel Technologies, Inc. | Automated latency management and cross-communication exchange conversion |
US10409941B2 (en) * | 2013-10-31 | 2019-09-10 | Synopsys, Inc. | Visual representation of circuit related data |
JPWO2016079962A1 (ja) * | 2014-11-17 | 2017-08-31 | 日本電気株式会社 | モデル検査装置、モデル検査方法、および、モデル検査プログラム |
US9916234B1 (en) * | 2015-01-21 | 2018-03-13 | State Farm Mutual Automobile Insurance Company | Systems and methods for mainframe batch testing |
CN110162466B (zh) * | 2019-04-19 | 2021-02-09 | 平安国际智慧城市科技股份有限公司 | 自动测试方法、装置、计算机设备和存储介质 |
US11681873B2 (en) * | 2019-09-11 | 2023-06-20 | International Business Machines Corporation | Creating an executable process from a text description written in a natural language |
WO2023156060A1 (de) * | 2022-02-15 | 2023-08-24 | Gs Licence Pool Ug | Verfahren zur automatisierten verifizierung von anforderungsspezifikationen eines technischen prozesses |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2768754B2 (ja) | 1989-09-12 | 1998-06-25 | 株式会社東芝 | テスト網羅度評価方法ならびに装置 |
US5517432A (en) * | 1994-01-31 | 1996-05-14 | Sony Corporation Of Japan | Finite state machine transition analyzer |
JPH08249168A (ja) * | 1995-03-14 | 1996-09-27 | Fujitsu Ltd | ソフトウェア要求仕様検証方法 |
US6141630A (en) * | 1997-08-07 | 2000-10-31 | Verisity Design, Inc. | System and method for automated design verification |
JPH11102291A (ja) * | 1997-09-29 | 1999-04-13 | Hitachi Ltd | 仕様整合性検証システム |
US6427223B1 (en) * | 1999-04-30 | 2002-07-30 | Synopsys, Inc. | Method and apparatus for adaptive verification of circuit designs |
JP4080644B2 (ja) | 1999-06-29 | 2008-04-23 | 株式会社東芝 | 論理回路の検証カバレッジ評価方法 |
US6751582B1 (en) * | 1999-09-09 | 2004-06-15 | International Business Machines Corporation | Method and system for enhanced design validation through trace tailoring |
US6874135B2 (en) * | 1999-09-24 | 2005-03-29 | Nec Corporation | Method for design validation using retiming |
US6581191B1 (en) * | 1999-11-30 | 2003-06-17 | Synplicity, Inc. | Hardware debugging in a hardware description language |
US7073143B1 (en) * | 2000-11-06 | 2006-07-04 | Cadence Design Systems, Inc. | Solving constraint satisfiability problem for circuit designs |
US7047178B2 (en) * | 2002-11-22 | 2006-05-16 | Texas Instruments Incorporated | Emulation pause and reset tracing of multiple sync points pointing to different addresses |
US7454324B1 (en) * | 2003-01-10 | 2008-11-18 | James Andrew Garrard Seawright | Selection of initial states for formal verification |
JP3974048B2 (ja) * | 2003-02-06 | 2007-09-12 | 株式会社東芝 | 設計検証システム、設計検証方法及び設計検証プログラム |
JP4630640B2 (ja) * | 2004-11-12 | 2011-02-09 | 株式会社東芝 | 設計情報検証装置および設計情報検証方法 |
JP4351186B2 (ja) * | 2005-05-19 | 2009-10-28 | 富士通株式会社 | 仕様書確認方法、仕様書確認プログラム、該プログラムを記録した記録媒体、および仕様書確認装置 |
JP4657912B2 (ja) * | 2005-12-26 | 2011-03-23 | 富士通セミコンダクター株式会社 | 設計装置および設計方法とそのプログラム |
-
2007
- 2007-06-15 JP JP2007159004A patent/JP4946651B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-10 US US12/136,378 patent/US8079001B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008310663A (ja) | 2008-12-25 |
US8079001B2 (en) | 2011-12-13 |
US20080312890A1 (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946651B2 (ja) | 仕様検証プログラム、該プログラムを記録したコンピュータに読み取り可能な記録媒体、仕様検証装置、および仕様検証方法 | |
US9454466B2 (en) | Explaining partially illegal combinations in combinatorial models | |
US20060155521A1 (en) | Method and apparatus for supporting verification, and computer product | |
US20140214396A1 (en) | Specification properties creation for a visual model of a system | |
JP4657912B2 (ja) | 設計装置および設計方法とそのプログラム | |
US8887083B2 (en) | Generating equations based on user intent | |
JP5287092B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JP6486574B2 (ja) | プログラムコード生成装置、プログラムコード生成方法及びプログラムコード生成プログラム | |
JP5293521B2 (ja) | デザインルールチェック検証装置およびデザインルールチェック検証方法 | |
JP2009099111A (ja) | 規則検査プログラム、規則検査方法および規則検査装置 | |
US8024684B2 (en) | Apparatus, method, and computer product for estimating power consumption of LSI | |
JPWO2008038617A1 (ja) | 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム | |
US8713509B2 (en) | Circuit design approximation | |
JP2010009384A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
US8341579B2 (en) | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits | |
JPWO2012049816A1 (ja) | モデル検査装置、方法及びプログラム | |
JP5755861B2 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
JP4564914B2 (ja) | アサーション自動生成装置および論理回路設計検証方法 | |
JP4747036B2 (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
JP2010072883A (ja) | プログラム検証装置、プログラム検証方法、及びプログラム | |
JP4946588B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP5310397B2 (ja) | 動作合成検証補助装置、動作合成検証補助方法、プログラム、及び記録媒体 | |
JP2004280231A (ja) | ソフトウエアの検証方法 | |
JP2008250649A (ja) | Ui設計用シナリオ処理プログラム、ui設計用シナリオ処理システムおよびui設計用シナリオ処理方法 | |
JP6556091B2 (ja) | システム仕様検証支援装置及びシステム仕様検証支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |