JP2001014365A - 論理回路の検証カバレッジ評価方法 - Google Patents
論理回路の検証カバレッジ評価方法Info
- Publication number
- JP2001014365A JP2001014365A JP11184250A JP18425099A JP2001014365A JP 2001014365 A JP2001014365 A JP 2001014365A JP 11184250 A JP11184250 A JP 11184250A JP 18425099 A JP18425099 A JP 18425099A JP 2001014365 A JP2001014365 A JP 2001014365A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- logic circuit
- test
- coverage
- suite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 論理回路の機能テストをする際に用いられる
テストデータのカバレッジを評価する際、検証テストで
カバーされていない記述を正確に計測し、不要なテスト
を作成することを防ぐことによって、不要なシミュレー
ション等の作業を省略する。 【解決手段】 カバレッジ評価システム１０は、レジス
タ転送レベル（ＲＴＬ）記述３を取り込む入力手段と、
検証スイート４を入力する手段と、機能テストカバレッ
ジを計測する機能テストカバレッジ計測装置１と、ＲＴ
Ｌを簡単化するＲＴＬ簡単化装置２と、変換された検証
スイート５を出力する出力手段とから概略構成される。
この出力される検証スイート５は、入力された検証スイ
ート４に含まれるテストベクトルのうち、ＲＴＬ記述３
の冗長な部分に関する不要なものを削除することによっ
て生成する。
テストデータのカバレッジを評価する際、検証テストで
カバーされていない記述を正確に計測し、不要なテスト
を作成することを防ぐことによって、不要なシミュレー
ション等の作業を省略する。 【解決手段】 カバレッジ評価システム１０は、レジス
タ転送レベル（ＲＴＬ）記述３を取り込む入力手段と、
検証スイート４を入力する手段と、機能テストカバレッ
ジを計測する機能テストカバレッジ計測装置１と、ＲＴ
Ｌを簡単化するＲＴＬ簡単化装置２と、変換された検証
スイート５を出力する出力手段とから概略構成される。
この出力される検証スイート５は、入力された検証スイ
ート４に含まれるテストベクトルのうち、ＲＴＬ記述３
の冗長な部分に関する不要なものを削除することによっ
て生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、論理回路の検証カ
バレッジ計測方法に関し、特に、論理回路のレジスタ転
送レベル（以下ＲＴＬ）記述で検証カバレッジを計測す
るにあたり、ＲＴＬ記述の最適化を行うことを特徴とし
た検証カバレッジ評価方法に関するものである。
バレッジ計測方法に関し、特に、論理回路のレジスタ転
送レベル（以下ＲＴＬ）記述で検証カバレッジを計測す
るにあたり、ＲＴＬ記述の最適化を行うことを特徴とし
た検証カバレッジ評価方法に関するものである。
【０００２】
【従来の技術】従来、ＲＴＬ記述で設計された論理回路
のモデルは、一般的に、検証スイート（テストベクト
ル）をシミュレータに入力して検証を行う。この検証の
進捗は、ＲＴＬ記述にかかれた論理式や条件文の活性
化、有限状態機械の各状態の網羅率、さらに状態間の遷
移が既存の検証スイートでカバー（補償）されているか
で判断される。そして、このカバレッジ（補償範囲）を
計測するカバレッジ評価（ＣＡＤ）ツールが開発されて
いる。
のモデルは、一般的に、検証スイート（テストベクト
ル）をシミュレータに入力して検証を行う。この検証の
進捗は、ＲＴＬ記述にかかれた論理式や条件文の活性
化、有限状態機械の各状態の網羅率、さらに状態間の遷
移が既存の検証スイートでカバー（補償）されているか
で判断される。そして、このカバレッジ（補償範囲）を
計測するカバレッジ評価（ＣＡＤ）ツールが開発されて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たＲＴＬ記述は人が設計するため、論理や機能として冗
長な記述（論理合成後に論理簡単化若しくは削除される
記述）が存在することがある。
たＲＴＬ記述は人が設計するため、論理や機能として冗
長な記述（論理合成後に論理簡単化若しくは削除される
記述）が存在することがある。
【０００４】従来のカバレッジ評価ツールは、この冗長
な記述を無視して検証スイートのカバレッジ評価を行う
ものであるため、このような評価結果に基づいてテスト
を追加すると、ＲＴＬから論理合成で生成された回路で
は、実際に存在しない回路のテスト、すなわち不要なテ
ストを生成することとなる。
な記述を無視して検証スイートのカバレッジ評価を行う
ものであるため、このような評価結果に基づいてテスト
を追加すると、ＲＴＬから論理合成で生成された回路で
は、実際に存在しない回路のテスト、すなわち不要なテ
ストを生成することとなる。
【０００５】詳述すると、カバレッジを計測する目的
は、アンカバーの（不活性な）記述のテストベクトルを
追加することにあるため、例えば、設計が下流に進んで
回路の結線や素子として存在しないものが含まれていた
場合であっても、この存在しない結線や素子を検証する
ためのテストを追加することになってしまう。
は、アンカバーの（不活性な）記述のテストベクトルを
追加することにあるため、例えば、設計が下流に進んで
回路の結線や素子として存在しないものが含まれていた
場合であっても、この存在しない結線や素子を検証する
ためのテストを追加することになってしまう。
【０００６】その結果、不要なテストが生成された場合
には、この不要なテストについてもシミュレーション等
を行わなければならないため、本来的には不要な作業が
増大し、これに伴って論理回路の検証に要する時間が長
期化するとともに、検証作業が繁雑となり多大な労力を
費やさなければならないという問題が生じていた。
には、この不要なテストについてもシミュレーション等
を行わなければならないため、本来的には不要な作業が
増大し、これに伴って論理回路の検証に要する時間が長
期化するとともに、検証作業が繁雑となり多大な労力を
費やさなければならないという問題が生じていた。
【０００７】そこで、本発明は上記事情に鑑みて成され
たものであり、検証テストでカバーされていない記述を
正確に計測し、不要なテストを作成することを防ぐこと
ができる論理回路の検証カバレッジ評価方法、評価シス
テム及び評価プログラムを記録したコンピュータ読み取
り可能な記録媒体を提供することを課題とする。
たものであり、検証テストでカバーされていない記述を
正確に計測し、不要なテストを作成することを防ぐこと
ができる論理回路の検証カバレッジ評価方法、評価シス
テム及び評価プログラムを記録したコンピュータ読み取
り可能な記録媒体を提供することを課題とする。
【０００８】
【課題を解決するための手段】上記の課題を達成するた
めに本発明は、レジスタ転送仕様、及び機能検証用の検
証スイートを入力することによって、論理回路の機能テ
ストの検証カバレッジを評価する方法において、前記レ
ジスタ転送仕様の冗長な部分を考慮して、前記検証カバ
レッジを計測するものである。
めに本発明は、レジスタ転送仕様、及び機能検証用の検
証スイートを入力することによって、論理回路の機能テ
ストの検証カバレッジを評価する方法において、前記レ
ジスタ転送仕様の冗長な部分を考慮して、前記検証カバ
レッジを計測するものである。
【０００９】また、他の発明は、論理回路の機能テスト
の検証カバレッジを評価する検証カバレッジ評価システ
ムであって、前記論理回路のレジスタ転送仕様、及び機
能検証用のテストベクトルからなる検証スイートを入力
する入力手段と、前記レジスタ転送仕様の冗長な部分を
検出する検出手段と、前記検出手段による検出結果に基
づいて、前記検証スイートに含まれるテストベクトルの
うち無効なテストベクトルを削除し、新たな検証スイー
トを生成する簡単化手段とからなるものである。
の検証カバレッジを評価する検証カバレッジ評価システ
ムであって、前記論理回路のレジスタ転送仕様、及び機
能検証用のテストベクトルからなる検証スイートを入力
する入力手段と、前記レジスタ転送仕様の冗長な部分を
検出する検出手段と、前記検出手段による検出結果に基
づいて、前記検証スイートに含まれるテストベクトルの
うち無効なテストベクトルを削除し、新たな検証スイー
トを生成する簡単化手段とからなるものである。
【００１０】さらに、他の発明は、論理回路の機能テス
トの検証カバレッジを評価するプログラムを記録したコ
ンピュータ読み取り可能な記録媒体において、該プログ
ラムは、前記論理回路のレジスタ転送仕様、及びテスト
ベクトルを入力するステップと、前記レジスタ転送仕様
の冗長な部分を発見をするステップと、前記冗長な部分
を考慮し、前記テストベクトルのうち無効なものを検出
するステップと、この無効なテストベクトルを前記検証
スイートから削除して新たな検証スイートとして出力す
るステップとを含むものである。
トの検証カバレッジを評価するプログラムを記録したコ
ンピュータ読み取り可能な記録媒体において、該プログ
ラムは、前記論理回路のレジスタ転送仕様、及びテスト
ベクトルを入力するステップと、前記レジスタ転送仕様
の冗長な部分を発見をするステップと、前記冗長な部分
を考慮し、前記テストベクトルのうち無効なものを検出
するステップと、この無効なテストベクトルを前記検証
スイートから削除して新たな検証スイートとして出力す
るステップとを含むものである。
【００１１】これらの発明によれば、例えばデータフロ
ーグラフやコントロールフローグラフを生成するなどし
て、レジスタ転送仕様に含まれる冗長な部分を発見し、
この冗長な部分を考慮して検証スイートに含まれる無効
なテストベクトルを削除等して検証カバレッジを評価す
るため、レジスタ転送仕様に含まれる冗長な部分に基づ
く、無駄なテストケース等が追加されるのを防止するこ
とができ、不要な作業を省略することができる。
ーグラフやコントロールフローグラフを生成するなどし
て、レジスタ転送仕様に含まれる冗長な部分を発見し、
この冗長な部分を考慮して検証スイートに含まれる無効
なテストベクトルを削除等して検証カバレッジを評価す
るため、レジスタ転送仕様に含まれる冗長な部分に基づ
く、無駄なテストケース等が追加されるのを防止するこ
とができ、不要な作業を省略することができる。
【００１２】即ち、本発明によれば、データフローやコ
ントロールフローにおいて冗長な記述を簡単化できるの
で、冗長な記述を的確に見出し削除するので、正確なカ
バレッジが計測できるという効果がある。また、カバレ
ッジツールにおいてテストデータと各ノードとアークを
関連付けてカバレッジが評価できるので、冗長なノード
を発見してそれを削除した場合、そのノードを活性化す
るパタンだけを削除できるという効果がある。
ントロールフローにおいて冗長な記述を簡単化できるの
で、冗長な記述を的確に見出し削除するので、正確なカ
バレッジが計測できるという効果がある。また、カバレ
ッジツールにおいてテストデータと各ノードとアークを
関連付けてカバレッジが評価できるので、冗長なノード
を発見してそれを削除した場合、そのノードを活性化す
るパタンだけを削除できるという効果がある。
【００１３】
【発明の実施の形態】（カバレッジ評価システムの構
成）以下、この発明に係るカバレッジ評価方法を実現す
るシステムの実施形態について説明する。図１は、本実
施形態に係るカバレッジ評価システム１０の構成を示す
ブロック図である。
成）以下、この発明に係るカバレッジ評価方法を実現す
るシステムの実施形態について説明する。図１は、本実
施形態に係るカバレッジ評価システム１０の構成を示す
ブロック図である。
【００１４】同図に示すように、本実施形態に係るカバ
レッジ評価システム１０は、レジスタ転送レベル（ＲＴ
Ｌ）記述３を取り込む入力手段と、検証スイート４を入
力する手段と、機能テストカバレッジを計測する機能テ
ストカバレッジ計測装置１と、ＲＴＬ記述を簡単化する
ＲＴＬ簡単化装置２と、変換された検証スイート５を出
力する出力手段とから概略構成される。
レッジ評価システム１０は、レジスタ転送レベル（ＲＴ
Ｌ）記述３を取り込む入力手段と、検証スイート４を入
力する手段と、機能テストカバレッジを計測する機能テ
ストカバレッジ計測装置１と、ＲＴＬ記述を簡単化する
ＲＴＬ簡単化装置２と、変換された検証スイート５を出
力する出力手段とから概略構成される。
【００１５】前記ＲＴＬ記述３は、設計の対象となる論
理回路のモデルであり、レジスタ転送仕様等の記述を含
むものである。また、前記検証スイート４は、設計の対
象となる論理回路の機能を検証するための複数テストデ
ータ（ベクトル）の集合体である。
理回路のモデルであり、レジスタ転送仕様等の記述を含
むものである。また、前記検証スイート４は、設計の対
象となる論理回路の機能を検証するための複数テストデ
ータ（ベクトル）の集合体である。
【００１６】前記機能テストカバレッジ計測装置１は、
ＲＴＬ記述３を取り込み、構文木を生成し、ＲＴＬ記述
３に含まれる変数や演算、条件文、ループ文等を解析し
て、コントロールデータフローグラフ（ＣＤＦＧ）を生
成するものである。この、コントロールデータフローグ
ラフとは、演算をノード、演算間のデータの流れをエッ
ジとしたグラフである。
ＲＴＬ記述３を取り込み、構文木を生成し、ＲＴＬ記述
３に含まれる変数や演算、条件文、ループ文等を解析し
て、コントロールデータフローグラフ（ＣＤＦＧ）を生
成するものである。この、コントロールデータフローグ
ラフとは、演算をノード、演算間のデータの流れをエッ
ジとしたグラフである。
【００１７】また、この機能テストカバレッジ計測装置
１は、前記ＣＤＦＧを基に、値保持に必要なレジスタを
割り付け、さらには、有限状態機械を認識し、状態、状
態間の遷移、遷移を起こす条件を作成する。なお、この
ＣＤＦＧでは、ポートや信号、論理／機能演算子、左辺
信号への代入及びＩＦやＣＡＳＥ等の条件をノードとし
て表現し、またノード間の結線をアークとして内部形式
で表現する。
１は、前記ＣＤＦＧを基に、値保持に必要なレジスタを
割り付け、さらには、有限状態機械を認識し、状態、状
態間の遷移、遷移を起こす条件を作成する。なお、この
ＣＤＦＧでは、ポートや信号、論理／機能演算子、左辺
信号への代入及びＩＦやＣＡＳＥ等の条件をノードとし
て表現し、またノード間の結線をアークとして内部形式
で表現する。
【００１８】そして、機能テストカバレッジ計測装置１
では、検証スイート４と、この内部データとを用いて、
設計対象である論理回路モデルについて実際にシミュレ
ーションを行い、各ノードとアークが活性化（０、１の
値でトグル）されたところを抽出し、この抽出された部
分については検証がカバー（補償）されているものとし
て評価する。
では、検証スイート４と、この内部データとを用いて、
設計対象である論理回路モデルについて実際にシミュレ
ーションを行い、各ノードとアークが活性化（０、１の
値でトグル）されたところを抽出し、この抽出された部
分については検証がカバー（補償）されているものとし
て評価する。
【００１９】一方、前記ＲＴＬ簡単化装置２は、機能テ
ストカバレッジ計測装置１による評価結果に基づいて、
検証スイート４に含まれるテストデータの中から、冗長
なＲＴＬ記述の文に関するテストデータを抽出し、これ
について無効であるか否かを判断し、無効であると判断
したときには、抽出したテストデータを検証スイート４
から削除するものである。
ストカバレッジ計測装置１による評価結果に基づいて、
検証スイート４に含まれるテストデータの中から、冗長
なＲＴＬ記述の文に関するテストデータを抽出し、これ
について無効であるか否かを判断し、無効であると判断
したときには、抽出したテストデータを検証スイート４
から削除するものである。
【００２０】これによって、カバレッジの総和に寄与し
ないテストデータは、入力された検証スイート４から削
除されることになる。そして、不要なテストデータが削
除された検証スイート４は、簡単化された新たな検証ス
イート５として、出力手段から出力される。
ないテストデータは、入力された検証スイート４から削
除されることになる。そして、不要なテストデータが削
除された検証スイート４は、簡単化された新たな検証ス
イート５として、出力手段から出力される。
【００２１】（カバレッジ評価システムの動作）次い
で、上述したカバレッジ評価システム１０の動作処理の
概要について、図２を用いて詳細に説明する。先ず、同
図に示すように、ＲＴＬ記述３が読み込まれることによ
り評価処理が開始される（Step２００）。すなわち、入
力手段を介して、機能仕様が記述されたＲＴＬ記述３が
入力され、解析が開始される（Step２０１）。
で、上述したカバレッジ評価システム１０の動作処理の
概要について、図２を用いて詳細に説明する。先ず、同
図に示すように、ＲＴＬ記述３が読み込まれることによ
り評価処理が開始される（Step２００）。すなわち、入
力手段を介して、機能仕様が記述されたＲＴＬ記述３が
入力され、解析が開始される（Step２０１）。
【００２２】次いで、かかる解析結果に基づいて、代入
演算をノードとして変数や演算をノードする文毎に作成
されるデータ構造である構文木を作成する（Step２０
２）。また、この構文木に基づいて、ＣＤＦＧを生成す
る（Step２０３）。
演算をノードとして変数や演算をノードする文毎に作成
されるデータ構造である構文木を作成する（Step２０
２）。また、この構文木に基づいて、ＣＤＦＧを生成す
る（Step２０３）。
【００２３】その後、ＲＴＬ簡単化装置２において、前
記構文木やＣＤＦＧを用いて、ＲＴＬ記述１３中の冗長
なノードとアークを削除し、ＲＴＬ記述を簡単化する
（Step２０４）。
記構文木やＣＤＦＧを用いて、ＲＴＬ記述１３中の冗長
なノードとアークを削除し、ＲＴＬ記述を簡単化する
（Step２０４）。
【００２４】そして、この簡単化後のデータを用いて機
能テストカバレッジを計測し（Step２０５）、データベ
ースにノードと活性化パタンの関係を保存し、これに基
づいて、機能テストカバレッジの総和に寄与しないテス
トデータ（機能テスト）を探し削除し（Step２０６）、
プログラムを終了する（Step２０７）。なお、このよう
にして不要なテストデータが削除された検証スイート
は、簡単化された新たな検証スイート５として生成さ
れ、必要に応じて出力手段から出力される。
能テストカバレッジを計測し（Step２０５）、データベ
ースにノードと活性化パタンの関係を保存し、これに基
づいて、機能テストカバレッジの総和に寄与しないテス
トデータ（機能テスト）を探し削除し（Step２０６）、
プログラムを終了する（Step２０７）。なお、このよう
にして不要なテストデータが削除された検証スイート
は、簡単化された新たな検証スイート５として生成さ
れ、必要に応じて出力手段から出力される。
【００２５】（データフローグラフの作成処理及び簡単
化処理）次に、上述したデータフローグラフ（ＤＦＧ）
の作成及び簡単化処理について説明する。数１は、ＲＴ
Ｌ記述（ＶＨＤＬ）の一例である。
化処理）次に、上述したデータフローグラフ（ＤＦＧ）
の作成及び簡単化処理について説明する。数１は、ＲＴ
Ｌ記述（ＶＨＤＬ）の一例である。
【００２６】
【数１】 同数式において、Clockはクロック信号であり、Resetは
レジスタのリセット信号である。状態は３つありINIは
初期状態でST0とST1が設定されている。また、プロセス
文のブロックのSTREG1が状態レジスタであり、FSM1が有
限状態機械、ＲＥＧが複数のデータレジスタである。な
お、ＲＴＬ記述では、有限状態機械とデータパスを別の
プロセス文で表現することも可能であり、本発明は、こ
の記述に限定されるものではない。
レジスタのリセット信号である。状態は３つありINIは
初期状態でST0とST1が設定されている。また、プロセス
文のブロックのSTREG1が状態レジスタであり、FSM1が有
限状態機械、ＲＥＧが複数のデータレジスタである。な
お、ＲＴＬ記述では、有限状態機械とデータパスを別の
プロセス文で表現することも可能であり、本発明は、こ
の記述に限定されるものではない。
【００２７】なお、上記有限状態機械とは、制御ステッ
プに対応したステートを持ち、各状態におけるデータ加
工を記述したものである。状態ST0ではａとｂの加算、
またST1ではその加算の結果とｂ−ｃの結果の加算を行
っている。
プに対応したステートを持ち、各状態におけるデータ加
工を記述したものである。状態ST0ではａとｂの加算、
またST1ではその加算の結果とｂ−ｃの結果の加算を行
っている。
【００２８】図３は、上記ＲＴＬ記述のデータフローグ
ラフ（ＤＦＧ）であり、構文木をトレースしデータと演
算の順番をもとに生成したものである。なお、同図にお
いて、コントロールデータフローも内部データとしては
持っているが、本実施形態では簡単のため省略してい
る。
ラフ（ＤＦＧ）であり、構文木をトレースしデータと演
算の順番をもとに生成したものである。なお、同図にお
いて、コントロールデータフローも内部データとしては
持っているが、本実施形態では簡単のため省略してい
る。
【００２９】同図において、ＤＦＧは、ノードＮ１〜Ｎ
１７間をアーク（黒丸間の結線）で接続して構成され、
図中点線より上方のノードＮ１〜Ｎ１４が状態ST0に属
し、点線より下方のノードＮ１５〜Ｎ１７が状態ST1に
属する。そして、このＤＦＧにおいて、冗長なノードや
アークは簡単化則で削除することができる。
１７間をアーク（黒丸間の結線）で接続して構成され、
図中点線より上方のノードＮ１〜Ｎ１４が状態ST0に属
し、点線より下方のノードＮ１５〜Ｎ１７が状態ST1に
属する。そして、このＤＦＧにおいて、冗長なノードや
アークは簡単化則で削除することができる。
【００３０】例えばノードＮ６（ｔ＿equal）はレジス
タで値を保持されるが、実際に使用されるのは状態ST1
なので、状態ST0においては削除することができる。従
って、簡単化後のデータフローは、図４に示すように、
ノードＮ６は省略することができる。また、このときノ
ードＮ５、すなわち１ビットの１とのEQ（等価比較）
は、１とのAND（論理積）になることから、ノードＮ１
〜Ｎ３（Cnd AND bcd）とのＡＮＤに吸収される。
タで値を保持されるが、実際に使用されるのは状態ST1
なので、状態ST0においては削除することができる。従
って、簡単化後のデータフローは、図４に示すように、
ノードＮ６は省略することができる。また、このときノ
ードＮ５、すなわち１ビットの１とのEQ（等価比較）
は、１とのAND（論理積）になることから、ノードＮ１
〜Ｎ３（Cnd AND bcd）とのＡＮＤに吸収される。
【００３１】これらの結果、ノードＮ４〜Ｎ６は削除さ
れることとなり、このレジスタを活性化するテストは不
要になる。すなわち、機能テストの検証カバレッジにお
いては、ノードとアークの値が、例えば１から０或いは
０から１というように、ノードの値を活性化させるよう
にテストデータを用意する必要があることから、上記の
例のようにノードが削除されると、そのノードだけを活
性化させていたテストデータは不要になり、削除するこ
とができ、簡単化を行うことができる。
れることとなり、このレジスタを活性化するテストは不
要になる。すなわち、機能テストの検証カバレッジにお
いては、ノードとアークの値が、例えば１から０或いは
０から１というように、ノードの値を活性化させるよう
にテストデータを用意する必要があることから、上記の
例のようにノードが削除されると、そのノードだけを活
性化させていたテストデータは不要になり、削除するこ
とができ、簡単化を行うことができる。
【００３２】ここで、前記簡単化について詳述する。か
かるテストカバレッジの評価は、具体的には、入力テス
トシーケンスに対してモデルのすべてのノードとアーク
に関してＸから０へ、Ｘから１へ、０から１へ、１から
０に変化する回数を計数する。ここで、０，１，Ｘは３
つの論理値を表し、Ｘは１若しくは０を示す。ノードNi
の活性化回数の計数については、例えば以下の式により
行うことができる。
かるテストカバレッジの評価は、具体的には、入力テス
トシーケンスに対してモデルのすべてのノードとアーク
に関してＸから０へ、Ｘから１へ、０から１へ、１から
０に変化する回数を計数する。ここで、０，１，Ｘは３
つの論理値を表し、Ｘは１若しくは０を示す。ノードNi
の活性化回数の計数については、例えば以下の式により
行うことができる。
【００３３】 Ni(x-0 Actcnt)+Ni(x-1 Actcnt)+Ni(0-1 Actcnt)+Ni(1-0 Actcnt) −(1) ここで、Ni(x-0 Actcnt)は、ノードNiが論理値Ｘから０
へ変化した回数を意味し、ｘ−１、０−１、１−０も同
様である。
へ変化した回数を意味し、ｘ−１、０−１、１−０も同
様である。
【００３４】また、アークｉの活性化回数の計数につい
ては、例えば以下の式により行うことができる。
ては、例えば以下の式により行うことができる。
【００３５】 Ai(x-0 Actcnt)+Ai(x-1 Actcnt)+Ai(0-1 Actcnt)+Ai(1-0 Actcnt) −(2) ここで、Ai(x-0 Actcnt)は、アークAiが論理値Ｘから０
へ変化した回数を意味し、ｘ−１、０−１、１−０も同
様である。
へ変化した回数を意味し、ｘ−１、０−１、１−０も同
様である。
【００３６】そして、カバレッジの総和は、(1)の式を
すべてのノードに関して積算した値と、(2)の式につい
てすべてのアークに関してその値とを積算したものであ
る。
すべてのノードに関して積算した値と、(2)の式につい
てすべてのアークに関してその値とを積算したものであ
る。
【００３７】簡単化に際しては、各テストパタンが活性
化に寄与したノードとアークの関連をデータベースに保
存する。例えば、ノードNiは、パタンPT1とPT3とで活性
化されることを下記のように関係付けて保存する。
化に寄与したノードとアークの関連をデータベースに保
存する。例えば、ノードNiは、パタンPT1とPT3とで活性
化されることを下記のように関係付けて保存する。
【００３８】(Ni:PT1、PT3) − かかるデータベースを参照することによって、活性化の
係数の総計に寄与しないテストベクトルから、削除の対
象となるパタンを選ぶ。なお、このとき、通常は、削除
されたノードを活性化させるパタンは、他のノードも活
性化させることが多いが、その他のノードが他のパタン
により活性化できる場合は、削除対象とする。
係数の総計に寄与しないテストベクトルから、削除の対
象となるパタンを選ぶ。なお、このとき、通常は、削除
されたノードを活性化させるパタンは、他のノードも活
性化させることが多いが、その他のノードが他のパタン
により活性化できる場合は、削除対象とする。
【００３９】例えば、ノードNiが削除された場合、上記
関係からパタンPT1とPT3を選び、他のノードNi=/iの
関係でPT1とPT3が使用されたかどうか調べ、PT3が使用
されていない場合はPT3が削除できる。
関係からパタンPT1とPT3を選び、他のノードNi=/iの
関係でPT1とPT3が使用されたかどうか調べ、PT3が使用
されていない場合はPT3が削除できる。
【００４０】なお、本実施例では典型的なカバレッジ評
価方法を引用して説明したが、本発明は、ＲＴＬ記述の
個別の記述や、テストスイートの記述（本実施形態では
示していない。）や、前述の(1)と(2)式の３値モデルの
活性化回数の計算式に限定されるものではない。さらに
は、本実施形態では、データフローグラフをベースに説
明してきたが、制御を表す有限状態機械の活性化率の計
算は、各状態をノード、各状態間の遷移をアークとみな
せば本実施形態と同様に計算することができる。そして
さらに、ＲＴＬ記述の各行をノード、行間のつながりを
アークとみなせば、ＲＴＬ記述の行の活性化率の計算へ
も本手法を使用することができる。
価方法を引用して説明したが、本発明は、ＲＴＬ記述の
個別の記述や、テストスイートの記述（本実施形態では
示していない。）や、前述の(1)と(2)式の３値モデルの
活性化回数の計算式に限定されるものではない。さらに
は、本実施形態では、データフローグラフをベースに説
明してきたが、制御を表す有限状態機械の活性化率の計
算は、各状態をノード、各状態間の遷移をアークとみな
せば本実施形態と同様に計算することができる。そして
さらに、ＲＴＬ記述の各行をノード、行間のつながりを
アークとみなせば、ＲＴＬ記述の行の活性化率の計算へ
も本手法を使用することができる。
【００４１】（カバレッジ評価プログラム）なお、上述
したカバレッジ評価システムは、上述した図２に示すフ
ローチャートの各ステップを有するカバレッジ評価プロ
グラムを作成し、これをパーソナルコンピュータ等の汎
用機にインストールすることによって実現することがで
きる。
したカバレッジ評価システムは、上述した図２に示すフ
ローチャートの各ステップを有するカバレッジ評価プロ
グラムを作成し、これをパーソナルコンピュータ等の汎
用機にインストールすることによって実現することがで
きる。
【００４２】具体的には、該プログラムは、ＲＴＬ記述
（レジスタ転送仕様）、及び検証スイートを入力するス
テップと、ＲＴＬ記述の冗長な部分を発見をするステッ
プと、冗長な部分を考慮し、検証スイートに含まれるテ
ストベクトルのうち無効なものを検出するステップと、
この無効なテストベクトルを前記検証スイートから削除
して新たな検証スイートとして出力するステップとから
概略構成する。
（レジスタ転送仕様）、及び検証スイートを入力するス
テップと、ＲＴＬ記述の冗長な部分を発見をするステッ
プと、冗長な部分を考慮し、検証スイートに含まれるテ
ストベクトルのうち無効なものを検出するステップと、
この無効なテストベクトルを前記検証スイートから削除
して新たな検証スイートとして出力するステップとから
概略構成する。
【００４３】なお、かかるカバレッジ評価プログラムに
おいても、ＲＴＬ記述の冗長な部分を考慮するために、
ＲＴＬ記述に関するデータフローグラフ、コントロール
フローグラフを生成し、生成されたデータフローグラフ
及びコントロールフローグラフに基づいて、ＲＴＬ記述
の冗長な部分を発見をするステップを設けてもよい。
おいても、ＲＴＬ記述の冗長な部分を考慮するために、
ＲＴＬ記述に関するデータフローグラフ、コントロール
フローグラフを生成し、生成されたデータフローグラフ
及びコントロールフローグラフに基づいて、ＲＴＬ記述
の冗長な部分を発見をするステップを設けてもよい。
【００４４】そして、このようなカバレッジ評価プログ
ラムは、図５に示すような、汎用コンピュータ１５で読
み取り可能な記録媒体１６〜１９に記録することができ
る。すなわち、同図に示すような、フロッピーディスク
１６やカセットテープ１９等の磁気記録媒体、若しくは
ＣＤ−ＲＯＭ１７等の光ディスクの他、ＲＡＭカード１
８などのコンピュータで読み取り可能な記録媒体に記録
することができる。
ラムは、図５に示すような、汎用コンピュータ１５で読
み取り可能な記録媒体１６〜１９に記録することができ
る。すなわち、同図に示すような、フロッピーディスク
１６やカセットテープ１９等の磁気記録媒体、若しくは
ＣＤ−ＲＯＭ１７等の光ディスクの他、ＲＡＭカード１
８などのコンピュータで読み取り可能な記録媒体に記録
することができる。
【００４５】このようなカバレッジ評価プログラムを記
録したコンピュータ読み取り可能な記録媒体によれば、
論理回路の機能検証テストでカバーされていない記述を
正確に計測し、不要なテストが作成されることを防ぐこ
とができるという有用なソフトウェアの保存、運搬及び
インストールを容易に行うことができ、論理回路の検証
をより迅速且つ簡便なものとすることができる。
録したコンピュータ読み取り可能な記録媒体によれば、
論理回路の機能検証テストでカバーされていない記述を
正確に計測し、不要なテストが作成されることを防ぐこ
とができるという有用なソフトウェアの保存、運搬及び
インストールを容易に行うことができ、論理回路の検証
をより迅速且つ簡便なものとすることができる。
【００４６】
【発明の効果】本発明に係る論理回路の検証カバレッジ
評価方法、評価システム及び評価プログラムを記録した
コンピュータ読み取り可能な記録媒体によれば、論理回
路の機能テストの際、検証テストでカバーされていない
記述を正確に計測し、不要なテストを作成することを防
ぐことができ、論理回路の機能検証に要する時間や労力
を軽減することができる。
評価方法、評価システム及び評価プログラムを記録した
コンピュータ読み取り可能な記録媒体によれば、論理回
路の機能テストの際、検証テストでカバーされていない
記述を正確に計測し、不要なテストを作成することを防
ぐことができ、論理回路の機能検証に要する時間や労力
を軽減することができる。
【図１】本発明の実施形態に係る論理回路の検証カバレ
ッジ評価システムの概略構成を示すブロック図である。
ッジ評価システムの概略構成を示すブロック図である。
【図２】本発明の実施形態に係る論理回路の検証カバレ
ッジ評価方法の手順を示すフロー図である。
ッジ評価方法の手順を示すフロー図である。
【図３】本発明の実施形態に係るデータフローグラフの
簡単化処理を示す説明図であり、簡単化する前の状態を
示すものである。
簡単化処理を示す説明図であり、簡単化する前の状態を
示すものである。
【図４】本発明の実施形態に係るデータフローグラフの
簡単化処理を示す説明図であり、簡単化した後の状態を
示すものである。
簡単化処理を示す説明図であり、簡単化した後の状態を
示すものである。
【図５】本発明の実施形態に係る論理回路の検証カバレ
ッジ評価プログラムを記録したコンピュータ読み取り可
能な記録媒体を示す説明図である。
ッジ評価プログラムを記録したコンピュータ読み取り可
能な記録媒体を示す説明図である。
１…機能テストカバレッジ計測装置、２…ＲＴＬ簡単化
装置、３…ＲＴＬ記述 ４…検証スイート（簡単化処理前）、５…検証スイート
（簡単化処理後）
装置、３…ＲＴＬ記述 ４…検証スイート（簡単化処理前）、５…検証スイート
（簡単化処理後）
Claims (8)
- 【請求項１】 レジスタ転送仕様、及び機能検証用の検
証スイートを入力することによって、論理回路の機能テ
ストの検証カバレッジを評価する方法において、 前記レジスタ転送仕様の冗長な部分を考慮して、前記検
証カバレッジを計測することを特徴とする論理回路の検
証カバレッジ評価方法。 - 【請求項２】 請求項１に記載された論理回路の検証カ
バレッジ評価方法において、前記冗長な部分の考慮は、 前記レジスタ転送仕様に関するデータフローグラフ、コ
ントロールフローグラフを生成し、これに基づいて前記
冗長な部分を発見をする処理を含むものであることを特
徴とする論理回路の検証カバレッジ評価方法。 - 【請求項３】 請求項１又は２に記載された論理回路の
検証カバレッジ評価方法において、前記検証カバレッジ
の計測は、 前記冗長な部分を考慮し、既存の前記検証スイートに含
まれる無効なテストベクトルを検出し、この無効なテス
トベクトルを既存の前記検証スイートから削除する処理
を含むものであることを特徴とする論理回路の検証カバ
レッジ評価方法。 - 【請求項４】 請求項３に記載された論理回路の検証カ
バレッジ評価方法において、 前記冗長な部分に関するテストベクトルだけを、既存の
前記検証スイートから削除することを特徴とする論理回
路の検証カバレッジ評価方法。 - 【請求項５】 論理回路の機能テストの検証カバレッジ
を評価する検証カバレッジ評価システムであって、 前記論理回路のレジスタ転送仕様、及び機能検証用のテ
ストベクトルからなる検証スイートを入力する入力手段
と、 前記レジスタ転送仕様の冗長な部分を検出する検出手段
と、 前記検出手段による検出結果に基づいて、前記検証スイ
ートに含まれるテストベクトルのうち無効なテストベク
トルを削除し、新たな検証スイートを生成する簡単化手
段とからなることを特徴とする論理回路の検証カバレッ
ジ評価システム。 - 【請求項６】 請求項５に記載された論理回路の検証カ
バレッジ評価システムにおいて、 前記検出手段は、前記レジスタ転送仕様に関するデータ
フローグラフ、コントロールフローグラフを生成し、こ
れに基づいて前記冗長な部分を発見をするものであるこ
とを特徴とする論理回路の検証カバレッジ評価システ
ム。 - 【請求項７】 論理回路の機能テストの検証カバレッジ
を評価するプログラムを記録したコンピュータ読み取り
可能な記録媒体において、該プログラムは、 前記論理回路のレジスタ転送仕様、及びテストベクトル
を入力するステップと、 前記レジスタ転送仕様の冗長な部分を発見をするステッ
プと、 前記冗長な部分を考慮し、前記テストベクトルのうち無
効なものを検出するステップと、 この無効なテストベクトルを前記検証スイートから削除
して新たな検証スイートとして出力するステップとを含
むものであることを特徴とする論理回路の検証カバレッ
ジ評価プログラムを記録したコンピュータ読み取り可能
な記録媒体。 - 【請求項８】 請求項７に記載された論理回路の機能テ
ストの検証カバレッジを評価するプログラムを記録した
コンピュータ読み取り可能な記録媒体において、該プロ
グラムは、 前記レジスタ転送仕様に関するデータフローグラフ、コ
ントロールフローグラフを生成するステップと、 生成された前記データフローグラフ及び前記コントロー
ルフローグラフに基づいて、前記レジスタ転送仕様の冗
長な部分を発見をするステップとを含むものであること
を特徴とする論理回路の検証カバレッジ評価プログラム
を記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18425099A JP4080644B2 (ja) | 1999-06-29 | 1999-06-29 | 論理回路の検証カバレッジ評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18425099A JP4080644B2 (ja) | 1999-06-29 | 1999-06-29 | 論理回路の検証カバレッジ評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001014365A true JP2001014365A (ja) | 2001-01-19 |
| JP4080644B2 JP4080644B2 (ja) | 2008-04-23 |
Family
ID=16150030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18425099A Expired - Fee Related JP4080644B2 (ja) | 1999-06-29 | 1999-06-29 | 論理回路の検証カバレッジ評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4080644B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172542A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | 設計装置および設計方法とそのプログラム |
| JP2010066787A (ja) * | 2008-09-08 | 2010-03-25 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2010079727A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| US8079001B2 (en) | 2007-06-15 | 2011-12-13 | Fujitsu Limited | Verification of requirements specification, design specification, and computer-readable storage medium apparatus, and method thereof |
| CN109522565A (zh) * | 2017-09-18 | 2019-03-26 | 深圳市中兴微电子技术有限公司 | 一种验证方法、装置及计算机可读存储介质 |
| US10657209B2 (en) | 2016-10-12 | 2020-05-19 | Samsung Electronics Co., Ltd. | Computing system and method of performing verification of circuit design in the computing system |
| CN116245055A (zh) * | 2022-09-26 | 2023-06-09 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的有效随机测试向量确定系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393152B (zh) * | 2008-10-24 | 2011-12-28 | 重庆电力科学试验研究院 | 一种绝缘子污秽度取样测量方法 |
-
1999
- 1999-06-29 JP JP18425099A patent/JP4080644B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007172542A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | 設計装置および設計方法とそのプログラム |
| US7512913B2 (en) | 2005-12-26 | 2009-03-31 | Fujitsu Microelectronics Limited | Designing apparatus, designing method, and program thereof |
| JP4657912B2 (ja) * | 2005-12-26 | 2011-03-23 | 富士通セミコンダクター株式会社 | 設計装置および設計方法とそのプログラム |
| US8079001B2 (en) | 2007-06-15 | 2011-12-13 | Fujitsu Limited | Verification of requirements specification, design specification, and computer-readable storage medium apparatus, and method thereof |
| JP2010066787A (ja) * | 2008-09-08 | 2010-03-25 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| JP2010079727A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
| US10657209B2 (en) | 2016-10-12 | 2020-05-19 | Samsung Electronics Co., Ltd. | Computing system and method of performing verification of circuit design in the computing system |
| CN109522565A (zh) * | 2017-09-18 | 2019-03-26 | 深圳市中兴微电子技术有限公司 | 一种验证方法、装置及计算机可读存储介质 |
| CN116245055A (zh) * | 2022-09-26 | 2023-06-09 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的有效随机测试向量确定系统 |
| CN116245055B (zh) * | 2022-09-26 | 2023-12-19 | 上海合见工业软件集团有限公司 | 基于时序型覆盖数据库的有效随机测试向量确定系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4080644B2 (ja) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7958470B1 (en) | Method and system for false path analysis | |
| US7836416B2 (en) | Hardware-based HDL code coverage and design analysis | |
| US7571405B1 (en) | Electrical design rule checking expert traverser system | |
| US7472361B2 (en) | System and method for generating a plurality of models at different levels of abstraction from a single master model | |
| JP3872954B2 (ja) | 有限状態機械を識別して回路設計を検査するシステムおよび方法 | |
| US7409652B1 (en) | Debuggable opaque IP | |
| Ott et al. | A designer's guide to VHDL synthesis | |
| US7587690B1 (en) | Method and system for global coverage analysis | |
| US5907698A (en) | Method and apparatus for characterizing static and dynamic operation of an architectural system | |
| JP3248753B2 (ja) | 組み合わせ論理回路の遷移表決定方法及び装置 | |
| JPH11328251A (ja) | モデル検査のための動作環境を自動的に生成する方法 | |
| JP2001014365A (ja) | 論理回路の検証カバレッジ評価方法 | |
| US20030192023A1 (en) | Apparatus and method for handling of multi-level circuit design data | |
| US5819072A (en) | Method of using a four-state simulator for testing integrated circuit designs having variable timing constraints | |
| JP2000207440A (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
| US20230252212A1 (en) | Testbench for sub-design verification | |
| US6725187B1 (en) | Latch inference using dataflow analysis | |
| US20200074040A1 (en) | Hierarchical expression coverage clustering for design verification | |
| JP3701230B2 (ja) | 論理回路のテスト容易化方法 | |
| Kearfott | GlobSol: History, composition, and advice on use | |
| JP4039853B2 (ja) | テスト容易化設計システム | |
| JP4097461B2 (ja) | テスト容易化設計システム、テスト容易化設計方法、プログラムおよび記録媒体 | |
| JP2016071883A (ja) | Ｆｐｇａからリードバックするための信号の特定 | |
| Groenda | Improving performance predictions by accounting for the accuracy of composed performance models | |
| US6339751B1 (en) | Circuit design support apparatus and a method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |