JP2016071883A - Fpgaからリードバックするための信号の特定 - Google Patents
Fpgaからリードバックするための信号の特定 Download PDFInfo
- Publication number
- JP2016071883A JP2016071883A JP2015186367A JP2015186367A JP2016071883A JP 2016071883 A JP2016071883 A JP 2016071883A JP 2015186367 A JP2015186367 A JP 2015186367A JP 2015186367 A JP2015186367 A JP 2015186367A JP 2016071883 A JP2016071883 A JP 2016071883A
- Authority
- JP
- Japan
- Prior art keywords
- fpga
- model
- signal
- readback
- readable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000004458 analytical method Methods 0.000 claims abstract description 42
- 238000012545 processing Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000003786 synthesis reaction Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 5
- 238000004088 simulation Methods 0.000 description 12
- 238000011161 development Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/35—Creation or generation of source code model driven
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Stored Programmes (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】FPGAビルド(4)後にFPGA(8)からリードバックによって読み出し可能な、FPGAプログラムのモデル信号を、自動的に特定するための方法であって、前記方法は、FPGAモデル(2)を作成するステップと、前記FPGAモデルからFPGAコード(3)を作成するステップとを含み、さらに、前記FPGAモデルから前記FPGAコードを作成する前記ステップが終了する前に、前記FPGAからリードバックによって読み出し可能な信号を識別するための自動的な分析を実施する追加的なステップを含み、さらに、前記FPGAからリードバックによって読み出し可能な信号を出力するステップを含む方法によって解決される。
【選択図】図1
Description
2 FPGAモデル
3 FPGAコード3
4 ビルド
5 CPUコード
6 計算ノード
7 CPU
8 FPGA
9 ホストシステム
10 トレースファイル
11 上位のサブシステム
12 下位のサブシステム
13 信号経路
14 リードマーキング
15 レジスタ
16 トレーサビリティ予測(TraceabilityForecast)モジュール
Claims (15)
- FPGAビルド(4)後にFPGA(8)からリードバックによって読み出し可能な、FPGAプログラムのモデル信号を、自動的に特定するための方法であって、前記方法は、
FPGAモデル(2)を作成するステップと、
前記FPGAモデル(2)からFPGAコード(3)を作成するステップと
を含み、
前記方法は、前記FPGAモデル(2)から前記FPGAコード(3)を作成する前記ステップが終了する前に、前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための自動的な分析を実施する追加的なステップを含み、
前記方法は、前記FPGA(8)からリードバックによって読み出し可能な信号を出力するステップを含む
ことを特徴とする、方法。 - 前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための前記自動的な分析を実施する前記ステップは、前記信号を保存するためのレジスタ(15)が、前記FPGA(8)内にインプリメンテーションされていることを検出するステップを含む
ことを特徴とする、請求項1記載の方法。 - 前記信号を保存するためのレジスタ(15)が、前記FPGA(8)内にインプリメンテーションされていることを検出する前記ステップは、前記信号のための遅延素子がインプリメンテーションされていることを検出するステップを含む
ことを特徴とする、請求項2記載の方法。 - 前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための前記自動的な分析を実施する前記ステップは、前記FPGA(8)からリードバックによって読み出し可能な信号を識別するために前記FPGAモデル(2)を分析するステップを含む
ことを特徴とする、請求項1から3のいずれか一項記載の方法。 - 前記FPGAモデル(2)を作成する前記ステップは、上位のサブシステム(11)と、少なくとも1つの下位のサブシステム(12)とを備える階層的なFPGAモデル(2)を作成するステップを含み、
前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための前記自動的な分析を実施する前記ステップは、前記上位のサブシステム(11)において開始される前記FPGAモデル(2)の自動的かつ再帰的な分析を実施するステップを含む
ことを特徴とする、請求項4記載の方法。 - 前記上位のサブシステム(11)において開始される前記FPGAモデル(2)の自動的かつ再帰的な分析を実施する前記ステップは、前記上位のサブシステム(11)と前記下位のサブシステム(12)とにおける同一の信号を特定するステップを含む
ことを特徴とする、請求項5記載の方法。 - 前記FPGAモデル(2)から前記FPGAコード(3)を作成する前記ステップは、ネットワークリストを作成するための合成を実施するステップを含み、
前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための前記自動的な分析を実施する前記ステップは、前記FPGA(8)からリードバックによって読み出し可能な信号を識別するために前記ネットワークリストを分析するステップを含む
ことを特徴とする、請求項1から6のいずれか一項記載の方法。 - 前記FPGAモデル(2)から前記FPGAコード(3)を作成する前記ステップは、“マップ(Map)”ステップ及び“プレイス(Place)”ステップ及び“ルート(Route)”ステップのうちの少なくとも1つのステップを含み、
前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための前記自動的な分析を実施する前記ステップは、前記“マップ(Map)”ステップ及び前記“プレイス(Place)”ステップ及び前記“ルート(Route)”ステップのうちの少なくとも1つのステップの結果を相応に分析するステップを含む
ことを特徴とする、請求項1から7のいずれか一項記載の方法。 - 前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための前記自動的な分析を実施する前記ステップは、
前記FPGA(8)からリードバックによって読み出し可能な信号を識別するために前記FPGAモデル(2)を分析する前記ステップと、
前記FPGA(8)からリードバックによって読み出し可能な信号を識別するために前記ネットワークリストを分析する前記ステップと、
前記“マップ(Map)”ステップ及び/又は前記“プレイス(Place)”ステップ及び/又は前記“ルート(Route)”ステップのうちの少なくとも1つのステップの結果を分析する前記ステップと
を含むグループから少なくとも2つのステップを含み、
前記FPGA(8)からリードバックによって読み出し可能な信号を識別するための前記自動的な分析を実施する前記ステップは、前記少なくとも2つのステップに基づいた、前記FPGA(8)からリードバックによって読み出し可能な信号の識別結果を比較するステップを含む
ことを特徴とする、請求項1から8のいずれか一項記載の方法。 - 前記FPGAモデル(2)を生成する前記ステップは、前記FPGAモデル(2)内において読み出すためのモデル信号をマーキングするステップを含み、
前記FPGA(8)からリードバックによって読み出し可能な信号を出力する前記ステップは、前記FPGA(8)からリードバックによって読み出し可能な信号が、マーキングされた前記モデル信号を含んでいるかどうかをチェックするステップと、前記リードバックによって読み出し可能な信号が、マーキングされた前記モデル信号を含まない場合に、警告を出力するステップとを含む
ことを特徴とする、請求項1から9のいずれか一項記載の方法。 - 前記FPGAモデル(2)を作成する前記ステップは、前記FPGAモデル(2)内において読み出すためのモデル信号をマーキングするステップを含み、
前記FPGAモデル(2)から前記FPGAコード(3)を作成する前記ステップは、リードバックによって読み出し可能な信号として読み出すための前記モデル信号を、自動的にインプリメンテーションするステップを含む
ことを特徴とする、請求項1から10のいずれか一項記載の方法。 - 前記FPGA(8)からリードバックによって読み出し可能な信号を出力する前記ステップは、前記FPGAモデル(2)内において、前記FPGA(8)からリードバックによって読み出し可能な信号に該当するモデル信号を自動的にマーキングするステップを含む
ことを特徴とする、請求項1から11のいずれか一項記載の方法。 - 請求項1から12のいずれか一項記載の方法を実施するように構成されている、データ処理装置(1)。
- 適当なデータ処理装置(1)にてロード及び実行された後に請求項1から12のいずれか一項記載の方法の各ステップを実施する、コンピュータに実装された命令を備えるコンピュータプログラム製品。
- 電子的に読み出し可能な制御信号を備えるデジタルメモリ媒体であって、前記制御信号は、データ処理装置(1)にて請求項1から12のいずれか一項記載の方法が実施されるように、プログラミング可能なデータ処理装置(1)と協働する、デジタルメモリ媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP14186124.5 | 2014-09-24 | ||
EP14186124.5A EP3001318A1 (de) | 2014-09-24 | 2014-09-24 | Bestimmung von Signalen für Readback aus FPGA |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016071883A true JP2016071883A (ja) | 2016-05-09 |
JP6649731B2 JP6649731B2 (ja) | 2020-02-19 |
Family
ID=51627194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015186367A Active JP6649731B2 (ja) | 2014-09-24 | 2015-09-24 | Fpgaからリードバックするための信号の特定 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10223077B2 (ja) |
EP (1) | EP3001318A1 (ja) |
JP (1) | JP6649731B2 (ja) |
CN (1) | CN105447220A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019523915A (ja) * | 2016-05-10 | 2019-08-29 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH | 割り当てリストを作成する方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3001318A1 (de) * | 2014-09-24 | 2016-03-30 | dSPACE digital signal processing and control engineering GmbH | Bestimmung von Signalen für Readback aus FPGA |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008097131A (ja) * | 2006-10-06 | 2008-04-24 | Aoi Electronics Co Ltd | 回路構成情報生成装置、制御装置、回路検証システム、回路検証方法、回路構成情報生成プログラム及び制御プログラム |
US20130055177A1 (en) * | 2011-08-29 | 2013-02-28 | Springsoft Usa, Inc. | Systems and methods for increasing debugging visibility of prototyping systems |
US8775986B1 (en) * | 2013-02-25 | 2014-07-08 | Xilinx, Inc. | Software debugging of synthesized hardware |
JP2014154173A (ja) * | 2013-02-11 | 2014-08-25 | Dspace Digital Signal Processing & Control Engineering Gmbh | ランタイムにfpgaの信号値にランダムにアクセスするための方法、データ処理装置、コンピュータプログラム、ディジタル記憶媒体及びfpgaビルドの実施方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9195784B2 (en) * | 1998-08-31 | 2015-11-24 | Cadence Design Systems, Inc. | Common shared memory in a verification system |
US6553523B1 (en) * | 1999-08-13 | 2003-04-22 | Jeffrey V. Lindholm | System and method for verifying configuration of a programmable logic device |
US20070288765A1 (en) * | 1999-12-22 | 2007-12-13 | Kean Thomas A | Method and Apparatus for Secure Configuration of a Field Programmable Gate Array |
WO2002082267A1 (en) * | 2001-04-06 | 2002-10-17 | Wind River Systems, Inc. | Fpga coprocessing system |
FR2873833B1 (fr) * | 2004-07-29 | 2006-10-13 | Temento Systems | Debogueur d'un circuit electronique fabrique a partir d'un programme en langage de description de materiel |
US7509244B1 (en) * | 2004-12-22 | 2009-03-24 | The Mathworks, Inc. | Distributed model compilation |
EP1980964B1 (en) * | 2007-04-13 | 2016-03-23 | Yogitech Spa | Method and computer program product for performing failure mode and effects analysis of an integrated circuit |
US7900168B2 (en) * | 2007-07-12 | 2011-03-01 | The Mathworks, Inc. | Customizable synthesis of tunable parameters for code generation |
US8782618B1 (en) * | 2008-01-08 | 2014-07-15 | The Mathworks, Inc. | Instrument based processing |
US9016019B2 (en) * | 2012-03-29 | 2015-04-28 | Kerry VonDross | Composite masonry block and method of making the same |
US10360310B2 (en) * | 2012-10-28 | 2019-07-23 | The Mathworks, Inc. | Self-testing graphical component algorithm specification |
CN104981807B (zh) * | 2013-02-11 | 2019-04-23 | 帝斯贝思数字信号处理和控制工程有限公司 | 在运行中改变fpga的信号值 |
CN103971732A (zh) * | 2014-04-30 | 2014-08-06 | 浙江大学 | 监控fpga的单粒子翻转效应并纠正重加载的方法及系统 |
EP2963541B1 (de) * | 2014-06-30 | 2017-01-25 | dSPACE digital signal processing and control engineering GmbH | Implementierung einer Konstanten in FPGA-Code |
EP3001318A1 (de) * | 2014-09-24 | 2016-03-30 | dSPACE digital signal processing and control engineering GmbH | Bestimmung von Signalen für Readback aus FPGA |
-
2014
- 2014-09-24 EP EP14186124.5A patent/EP3001318A1/de not_active Ceased
-
2015
- 2015-08-24 CN CN201510523973.8A patent/CN105447220A/zh active Pending
- 2015-09-24 JP JP2015186367A patent/JP6649731B2/ja active Active
- 2015-09-24 US US14/863,494 patent/US10223077B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008097131A (ja) * | 2006-10-06 | 2008-04-24 | Aoi Electronics Co Ltd | 回路構成情報生成装置、制御装置、回路検証システム、回路検証方法、回路構成情報生成プログラム及び制御プログラム |
US20130055177A1 (en) * | 2011-08-29 | 2013-02-28 | Springsoft Usa, Inc. | Systems and methods for increasing debugging visibility of prototyping systems |
JP2014154173A (ja) * | 2013-02-11 | 2014-08-25 | Dspace Digital Signal Processing & Control Engineering Gmbh | ランタイムにfpgaの信号値にランダムにアクセスするための方法、データ処理装置、コンピュータプログラム、ディジタル記憶媒体及びfpgaビルドの実施方法 |
US8775986B1 (en) * | 2013-02-25 | 2014-07-08 | Xilinx, Inc. | Software debugging of synthesized hardware |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019523915A (ja) * | 2016-05-10 | 2019-08-29 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングdspace digital signal processing and control engineering GmbH | 割り当てリストを作成する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6649731B2 (ja) | 2020-02-19 |
US10223077B2 (en) | 2019-03-05 |
CN105447220A (zh) | 2016-03-30 |
US20160085519A1 (en) | 2016-03-24 |
EP3001318A1 (de) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6448195B2 (ja) | ランタイムにfpgaの信号値にランダムにアクセスするための方法、データ処理装置、コンピュータプログラム、ディジタル記憶媒体及びfpgaビルドの実施方法 | |
US8938703B1 (en) | Method and apparatus for comprehension of common path pessimism during timing model extraction | |
US10860298B2 (en) | Method and system for editing a block diagram model | |
US9811361B2 (en) | Flexible allocation of I/O channels of a hardware component | |
JP2014203314A (ja) | Ecuシミュレーション装置 | |
US20190258460A1 (en) | Method and system for generating a software component | |
CN114662427B (zh) | 一种逻辑系统设计的调试方法及设备 | |
CN105138769A (zh) | 一种用于可编程电路的时序模型生成方法及装置 | |
US10078500B2 (en) | Method and system for automatic code generation | |
JP6910198B2 (ja) | Fpgaネットリストを作成する方法 | |
US20170070229A1 (en) | Method for changing the configuration of a programmable logic module | |
US10387584B1 (en) | Streaming on hardware-software platforms in model based designs | |
US20050010387A1 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
JP6649731B2 (ja) | Fpgaからリードバックするための信号の特定 | |
JP2015122065A (ja) | システム検証のための障害挿入 | |
JP5040625B2 (ja) | Lsiの電力見積方法及びその装置 | |
JP2009140388A (ja) | 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置 | |
US10318687B2 (en) | Implementing a constant in FPGA code | |
Drenth et al. | Consistent simulation environment with FMI based tool chain | |
JP2011238137A (ja) | 性能推定装置 | |
JP2007018313A (ja) | 回路設計プログラム、回路設計装置、回路設計方法 | |
US9703916B2 (en) | Streaming, at-speed debug and validation architecture | |
CN115983171B (zh) | 用于对片上系统进行后仿真的方法和仿真平台 | |
CN117408198B (zh) | 一种仿真模型建模方法、装置、设备及存储介质 | |
US11586793B2 (en) | Method for producing an association list |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6649731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |