JP2010066129A - アブソリュート型リニアエンコーダとアクチュエータ - Google Patents

Abstract

【課題】信頼性が高くてコンパクト化が可能であり、且つ、低コスト化が容易なアブソリュート型リニアエンコーダとそのようなアブソリュート型リニアエンコーダを搭載したアクチュエータを提供する。
【解決手段】インクリメンタルリニアスケール３１とインクリメンタルリニアスケール用検出器３５を主構成とするインクリメンタルリニアスケール部２１と、ＰＮ符号系列アブソリュートリニアスケール３３と、アブソリュートリニアスケール用検出器３７を主構成とするアブソリュートリニアスケール部を具備し、てなるアブソリュート型リニアエンコーダにおいて、アブソリュートリニアスケール部は装置起動時又はリセット時にのみ機能させ、検出時間をかけることにより検出器の出力を確保し、通常時はインクリメンタルリニアスケールだけを使用し、応答速度を高くする。
【選択図】図２

Description

本発明は、例えば、精密位置決めシステムに用いられるアブソリュート型リニアエンコーダと該アブソリュート型リニアエンコーダを使用したアクチュエータに係り、特に、装置のコンパクト化が容易であって信頼性が高く、且つ、低コスト化できるように工夫したものに関する。

精密位置決め装置において、位置決めフィードバック用のセンサーとして、例えば、リニアエンコーダが使用される。これはリニアエンコーダが高精度であって低コストであることに起因する。ところが、現在多く用いられているリニアエンコーダは原点復帰動作の必要なインクリメンタル型である。この種のインクリメンタル型のリニアエンコーダの場合には、装置立ち上げ時或いはトラブル発生時には原点復帰動作を行う必要がある。その為、装置の稼働率が低下してしまうという問題があった。

そこで、インクリメンタル型のリニアエンコーダに代わってアブソリュート型のリニアエンコーダの使用が提案されている。この種のアブソリュート型のリニアエンコーダの場合には上記原点復帰動作が不要になるからである。

尚、本件特許出願人も装置起動時に短い距離だけ動くことにより絶対位置を知ることができる簡易型のアブソリュート型リニアエンコーダに関する出願を行っている。（未公開：特願２００７−２３７３４０）。そこに開示されているアブソリュート型リニアエンコーダは、ＰＮ符号系列の必要ビット数のデータを読み込むセンサーが搭載されている装置可動部を必要ビット数動かす構成になっていて、それによって、一個のセンサーで済むように構成したものであり、簡易な構成で絶対位置を知ることができるというものである。

しかしながら、装置によっては装置起動時に僅かでも動くとワークやジグ類等を破損させてしまう装置もあり、そのような場合には上記簡易型のアブソリュート型リニアエンコーダが適用できないという問題があった。

一方、全く動かなくてもよいアブソリュート型リニアエンコーダの提案も多くなされている。そのようなアブソリュート型リニアエンコーダを開示するものとして、例えば、特許文献１、特許文献２等がある。
特開平０３−２７４４１４号公報 特開２００５−１２１５９３号公報

上記従来の構成によると次のような問題があった。
すなわち、上記特許文献１、特許文献２に開示されているアブソリュート型リニアエンコーダの場合には、信頼性の確保が不十分であり、コストが高く、検出ヘッドのコンパクト化が困難であるという問題があった。具体的に説明すると、まず、上記特許文献１に記載されているアブソリュート型リニアエンコーダの場合には、１ビットエラー或いは奇数項のエラーについてはこれを検出することはできるが、２ビットエラー或いは偶数項のエラーについてはこれを検出することができないという問題があった。又、全てのビットのエラー検出を行うためには必要ビット数の約２倍のビット長の検査が必要であり、その為多くのセンサー（受光素子）が必要となってしまい、コンパクト化及び低コスト化が困難になってしまうという問題もあった。
因みに、特許文献２に記載された発明の場合には、コンパクトなセンサー部が開示されているが、その場合には所定のエラー検出に必要なビット数分の受光素子しか搭載されておらず、結局、限定的なエラー検出ができるだけである。
又、特許文献１に記載された発明の場合には、そこに開示されているエラー検出方法によってエラーが検出された場合、装置が停止したままとなってしまうという問題もあった。

本発明はこのような点に基づいてなされたものでその目的とするところは、信頼性が高くてコンパクト化が可能であり、且つ、低コスト化が容易なアブソリュート型リニアエンコーダとそのようなアブソリュート型リニアエンコーダを搭載したアクチュエータを提供することにある。

上記課題を解決するべく本願発明の請求項１によるアブソリュート型リニアエンコーダは、インクリメンタルリニアスケールとインクリメンタルリニアスケール用検出器を主構成とするインクリメンタルリニアスケール部と、ＰＮ符号系列アブソリュートリニアスケールと、アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアスケール部と、を具備してなるアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部は装置起動時又はリセット時にのみ作動するものであることを特徴とするものである。
又、請求項２によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするものである。
又、請求項３によるアブソリュート型リニアエンコーダは、アブソリュートリニアスケール用検出器上の所定距離離れた信号を用いて算出した絶対距離の差がアブソリュートリニアスケール用検出器上の上記所定距離に対応する絶対距離の差に等しいか否かでエラーを検出するようにしたことを特徴とするものである。
又、請求項４によるアブソリュート型リニアエンコーダは、請求項３記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器上の所定距離が２ビット以上であることを特徴とするものである。
又、請求項５によるアブソリュート型リニアエンコーダは、請求項３記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするものである。
又、請求項６によるアブソリュート型リニアエンコーダは、エラーが検出された場合に、アブソリュートリニアスケールの長手方向にずらしたアブソリュートリニアスケール用検出器にてアブソリュート信号を取込むようにしたことを特徴とするものである。
又、請求項７によるアブソリュート型リニアエンコーダは、請求項６記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュート信号１ビットに対して２つ以上のアブソリュートリニアスケール用検出器が対応する狭ピッチ検出器を持つことを特徴とするものである。
又、請求項８によるアブソリュート型リニアエンコーダは、請求項６記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするものである。
又、請求項９によるアクチュエータは、請求項１〜請求項８の何れかに記載のアブソリュート型リニアエンコーダを用いたことを特徴とするものである。

以上述べたように本発明の請求項１によるアブソリュート型リニアエンコーダは、インクリメンタルリニアスケールとインクリメンタルリニアスケール用検出器を主構成とするインクリメンタルリニアスケール部と、ＰＮ符号系列アブソリュートリニアスケールと、アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアスケール部と、を具備してなるアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール部は装置起動時又はリセット時にのみ機能すればよい構成になっているので、起動時或いはリセット時のみアブソリュートリニアスケール部を機能させ、一旦初期位置が得られた後は、インクリメンタルリニアスケール部のみでコントローラ５５側のアップダウンカウンタを作動させることができ、高応答速度で且つ低コストのアブソリュート型リニアエンンコーダを実現しているものである。
又、請求項２によるアブソリュート型リニアエンコーダは、請求項１記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであり、ＣＭＯＳリニアアレイの場合には時間を掛けることによって（低応答速度）チャージアンプにより出力を増大させることができるため、受光面積を小さくしても出力の確保が容易であり、よって、信頼性を確保することが可能である。又、そのため低コストであってよりコンパクト化させることができるものである。
又、請求項３によるアブソリュート型リニアエンコーダは、アブソリュートリニアスケール用検出器上の所定距離離れた信号を用いて算出した絶対距離の差がアブソリュートリニアスケール用検出器上の上記所定距離に対応する絶対距離の差に等しいか否かでエラーを検出するようにしているので、比較的簡単な処理でエラー検出を行うことができる。
又、請求項４によるアブソリュート型リニアエンコーダは、請求項３記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器上の所定距離が２ビット以上であるので、エラーを確実に検出することができると共に、検出に要するアブソリュートリニアスケール用検出器も比較的コンパクトなもので事足りる。
又、請求項５によるアブソリュート型リニアエンコーダは、請求項３記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであり、ＣＭＯＳリニアアレイの場合には時間を掛けることによって（低応答速度）チャージアンプにより出力を増大させることができるため、受光面積を小さくしても出力の確保が容易であり、よって、信頼性を確保することが可能である。又、低コストであってよりコンパクト化させることができるものである。
又、請求項６によるアブソリュート型リニアエンコーダは、エラーが検出された場合に、アブソリュートリニアスケールの長手方向にずらしたアブソリュートリニアスケール用検出器にてアブソリュート信号を取込むようにしたので、信号読込エラーを減少させた検出が可能となる。
又、請求項７によるアブソリュート型リニアエンコーダは、請求項６記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュート信号１ビットに対して２つ以上のアブソリュートリニアスケール用検出器が対応する狭ピッチ検出器を持つ構成になっているので、エラー検出された場合に、アブソリュートリニアスケールの長手方向にずれているアブソリュートリニアスケール用検出器を選択することができ、信号読込エラーを除く検出が可能になる。
又、請求項８によるアブソリュート型リニアエンコーダは、請求項６記載のアブソリュート型リニアエンコーダにおいて、上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであり、ＣＭＯＳリニアアレイの場合には時間を掛けた（低応答速度）チャージアンプにより出力を増大させることができるため、受光面積を小さくしても出力の確保が容易であり、よって、信頼性を確保することが可能である。又、低コストであってよりコンパクト化させることができるものである。
又、請求項９によるアクチュエータは、請求項１〜請求項求項８の何れかに記載のアブソリュート型リニアエンコーダを用いているので、装置のコンパクト化が容易であって信頼性が高く、且つ、低コスト化できる。

以下、図１乃至図６を参照して本発明の第１の実施の形態を説明する。この第１の実施の形態は本願発明を一軸アクチュエータに適用した例を示すものである。
図１は本実施の形態によるアクチュエータの全体の構成を示す平面図である。まず、ハウジング1があり、このハウジング１にはスライダ３が図１中左右方向（矢印ａ方向）に移動可能な状態で取り付けられている。上記ハウジング１内にはボールねじ５が内装されているとともに駆動モータ７が設置されている。上記ボールねじ５は上記駆動モータ７の出力軸に連結されていて、駆動モータ７によって回転駆動されるように構成されている。
尚、ボールねじ５と駆動モータ７の出力軸が一体化されたものもある。

上記ボールねじ５には図示しないボールナットがその回転を規制された状態で螺合・配置されている。既に説明したスライダ３はこのボールナットに固着されている。上記ハウジング１にはガイド９、１１が設置されていて、これらガイド９、１１によって上記スライダ３の図１中左右方向（矢印ａ方向）への移動をガイドする。そして、駆動モータ７を適宜の方向に回転させることによりボールねじ５が同方向に回転し、それによって、ボールナットを介してスライダ３が上記ガイド９、１１によってガイドされながら図１中左右方向（矢印ａ方向）に移動する。

上記ガイド１１側にはリニアスケール部２１が設置されており、一方、上記スライダ３には検出ヘッド部２３が取り付けられている。又、アクチュエータに対して離間した場所にはコントローラ部２５が設置されている。

次に、上記リニアスケール部２１、検出ヘッド部２３、コントローラ部２５の構成について詳しく説明する。図２は図１の中から上記リニアスケール部２１、検出ヘッド部２３、コントローラ部２５を抽出して示す図である。まず、リニアスケール部２１は、インクリメンタルリニアスケール３１、ＰＮ符号系列アブソリュートリニアスケール３３とから構成されている。上記インクリメンタルリニアスケール３１は縞状をなしていて、例えば、８０μｍピッチの光学反射式のものとして構成されている。すなわち、上記インクリメンタルリニアスケール３１は、４０μｍの高反射率領域３１ａと、４０μｍの低反射領域３１ｂが交互に配置されて連なった構成をなしている。

一方、上記ＰＮ符号系列アブソリュートリニアスケール３３は１ビットが８０μｍに構成されていて、高反射率領域３３ａと低反射領域３３ｂがＰＮ符号系列に基づいて配置された構成になっている。上記ＰＮ符号系列とは擬似ランダム系列であり、この擬似ランダム系列とは、例えば、スペクトラム拡散通信、白色雑音生成、暗号化、エラー訂正等に広く使われているものである。上記ＰＮ符号系列の生成にはＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）と称されるシフトレジスタが使用される。このシフトレジスタは、図３に示すような構成になっており、ＸＯＲゲート（又は、ＸＮＯＲゲート）５０によって帰還をかける構成になっている。
尚、このＬＦＳＲについては追って詳細に説明する。

図２に戻って検出ヘッド部２３側の構成をみてみると、まず、上記インクリメンタルリニアスケール３１に対応するインクリメンタルリニアスケール用光学検出器（フォトダイオードを使用したもの）３５とアブソリュートリニアスケール３３に対応するアブソリュートリニアスケール用光学検出器（ＣＭＯＳリニアアレイを使用したもの）３７が夫々設置されている。上記インクリメンタルリニアスケール３１とインクリメンタルリニアスケール用光学検出器３５とによってインクリメンタルリニアスケール部を構成している。又、上記アブソリュートリニアスケール３３とアブソリュートリニアスケール用光学検出器３７とによってアブソリュートリニアスケール部を構成している。

上記インクリメンタルリニアスケール用光学検出器３５は、スケールのピッチ間隔を３６０度としたとき９０度の位相差間隔をもつＡ信号とＢ信号を検出するものである。これらインクリメンタルリニアスケール用光学検出器３５とアブソリュートリニアスケール用光学検出器３７は、例えば、図４及び図５に示すような状態で設置されることになる。
又、図４及び図５中符号３９は光源としてのＬＥＤであり、このＬＥＤ光源３９よりインクリメンタルリニアスケール３１に対してＬＥＤ光を投光し、インクリメンタルリニアスケール３１にて反射した光を上記インクリメンタルリニアスケール用光学検出器３５によって受光するものである。
これは、上記アブソリュートリニアスケール用光学検出器３７の場合も同様である。すなわち、ＬＥＤ光源３９よりアブソリュートリニアスケール３３に対してＬＥＤ光を投光し、アブソリュートリニアスケール３３にて反射した光を上記アブソリュートリニアスケール用光学検出器３７によって受光するものである。

又、上記検出ヘッド部２３には、絶対位置データ演算・エラー検出器４１、絶対位置データ構成・出力器４３、分割器４５、位相検出器４７がそれぞれ設置されていると共に、マルチプレクサ４９、ラインドライバ５１が設置されている。又、コントローラユニット２５には、ラインレシーバ５３、コントローラ５５が設置されている。

尚、本実施の形態におけるアブソリュート型リニアエンコーダは、既に説明したように、インクリメンタルリニアスケール部とアブソリュートリニアスケール部の二つのエンコーダ機能を持っている。本来アブソリュートリニアスケール部のみであっても所望の機能を得ることはできるが、アブソリュートリニアスケール部の絶対位置演算の高速度化やシリアルデータの高速伝送には限界がある。そこで、本実施の形態の場合には、起動時或いはリセット時のみアブソリュートリニアスケール部を機能させ、一旦初期位置が得られた後は、インクリメンタルリニアスケール部のみでコントローラ５５側のアップダウンカウンタを作動させるように構成しているものである。それによって、高応答速度で且つ低コストのアブソリュート型リニアエンンコーダを実現しているものである。
又、この実施の形態の場合には、上記したように、絶対位置データ演算・エラー検出器４１を設けており、つまり、検出ヘッド２３側の絶対位置データ演算器にエラー検出機能を持たせているものである。
以上が本実施の形態によるアクチュエータ及びそこに使用されているアブソリュート型リニアエンコーダの概略の構成である。以下、各部の構成をその作用・効果を交えながら説明する。

本実施の形態におけるアブソリュートリニアスケール用光学検出器３７は、既に説明したように、起動時或いはリセット時（リニアスケール部２１と検出ヘッド部２３の相対運動がない時）のみ作動させればよく、そこで低応答速度で低価格のＣＭＯＳリニアアレイを用いることができる。すなわち、ＣＭＯＳリニアアレイの場合には時間を掛けた（低応答速度）チャージアンプにより出力を増大させることができるため、受光面積を小さくしても出力の確保が容易であり、よって、信頼性を確保することが可能である。又、そのため低コストであってよりコンパクト化させることができるものである。

又、上本実施の形態による上記アブソリュートリニアスケール用光学検出器３７の受光素子のピッチは対応スケール１ビットの半分以下の狭ピッチに設定されている。これは後述するエラー検出機能との関係で決定されているものである。
尚、受光素子は１／２ビット相当より狭ければ良いが、あまり狭いと受光面積が減じて出力が低下してしまうので、略１／２ビットが最も望ましい。
但し、出力さえ確保できればよりさらに狭ピッチでも良い。

上記インクリメンタルリニアスケール３１は、既に説明したように、８０μｍピッチにて構成されていて比較的粗い構成になっている。上記分割器４５はそのような粗い構成のインクリメンタルリニアスケール３１の分解能を向上させるために設けられているものである。本実施の形態においては、上記分割器４５として、比較的安価な抵抗分割器を使用する構成になっている。
因みに、この実施の形態では６４分割することにより分解能を１．２５μｍまで向上させるようにしている。

すなわち、Ａ相とＢ相から略９０度の位相差を持った略正弦波の２つの出力信号を出力させ、それらを上記分割器４５によって位相分割する。又、分割された９０度位相差のＡ相信号とＢ相信号は原信号の１／１６倍の５μｍピッチの９０度位相差信号として出力することにより、進行方向の情報を含み、且つ、信号周波数を上げないようにできている。この５μｍピッチのＡ相信号とＢ相信号はコントローラ５５によっで受信された後さらに１／４倍に分割され、結局、１．２５μｍの高分解能を達成されることになる。

次に、前述したＬＦＳＲについて詳細に説明する。ＬＦＳＲは、図３に示されているように、１５個（０〜１４の１５ビット）のシフトレジスタによって構成されている。このような構成をなすＬＦＳＲにおいて、発生可能なＰＮ符号系列の周期長（ＰＮ符号系列長、Ｌ）は次の式（Ｉ）に示すようなものである。
Ｌ＝２^ｍ−１―――（Ｉ）
但し、
Ｌ：ＰＮ符号系列長
ｍ：ビット数（検出連続信号数）
である。
ＰＮ符号系列は二値（０／１、ここでは白黒）の擬似ランダム系列の一つであって、比較的短い連続したｍ個の信号によって長大な信号周期（Ｌ）を得ることができる信号系列である。例えば、ｍ＝１５個であればＰＮ符号系列長（Ｌ）は、既に説明した式（Ｉ）によれば、次の式（ＩＩ）に示すようなものとなる。
Ｌ ＝２^１５−１＝３２７６７―――（ＩＩ）
又、本実施の形態における上記ＬＦＳＲの場合には、前述したように、０ビットと１ビットの信号がＸＯＲゲート５０を介して１４ビットへフィードバックされるように構成されている。

又、図２に示したインクリメンタルリニアスケール３１は、既に説明したように、８０μｍピッチである。又、アブソリュートリニアスケール３３も１ビットが８０μｍであり、よって、ｍ＝１５でのアブソリュートスケール３３のストローク（Ｓ）は次の式（ＩＩＩ）に示すようなものとなる。
Ｓ＝８０μｍ×３２７６７＝約２．６ｍ―――（ＩＩＩ）
尚、式（Ｉ）、（ＩＩ）から明らかなように、アブソリュートリニアスケール部側のＰＮ符号系列の上記検出連続信号数ｍを増加させることにより長いストロークが実現できる。

以上の構成を基にその作用を説明する。
まず、装置起動直後にはアブソリュートリニアスケール用光学検出器３７から得られた１５ビットの信号データより、絶対位置データ演算・エラー検出器４１によって、ＰＮ符号系列に対応する８０ｕｍ単位の絶対位置を算出する。
尚、上記絶対位置データ演算・エラー検出器４１ではＬＦＳＲを介して合致する絶対位置を検出しているが、予め作成されている信号データと絶対位置の対応表より求めてもよい。

さらに、インクリメンタルリニアスケール用光学検出器３５のＡ信号、Ｂ信号より８０ｕｍ内の位相を位相検出器４７にて検出し、これを絶対位置データ構成・出力器４３によって、インクリメンタルリニアスケールエンコーダ部の分解能にてデジタル化し、これを先に求めた８０ｕｍ単位の絶対位置に加えて絶対位置データを構成し、これをコントローラ５５側に送る。コントローラ５５においては内部のアップダウンカウンタにこれを初期値として設定する。アップダウンカウンタに初期値が設定されたら、その後はインクリメンタルリニアスケール用光学検出器３５のＡ信号、Ｂ信号（分割されたＡ、Ｂ信号）のみによってアップダウンカウンタを作動させる。それによって高応答速度にて位置情報を得ることができる。そして、コントローラ５５はその位置情報に基づいて駆動モータ７を制御しスライダ３を指令位置に位置決めすることができる。

次に、エラー検出について説明する。ＰＮ符号系列によるアブソリュートニアスケール３３ではその符号系列が擬似ランダム信号に用いられるようにランダム性が高く、１ビットのエラーでも大きな位置誤差を生じる可能性が高い。信号エラーを生じないような信号検出系、伝送系等の改善は勿論必要であるが、エラー検出は重要である。又、図３に示したＰＮ符号系列の生成に用いるＬＦＳＲより明らかなように、この「ｍ＝１５」の系列ではＸＯＲゲート（又は、ＸＮＯＲゲート）５０によって０ビットと１ビットの排他的論理和（ＸＯＲ）をとり、それを１４ビットにフィードバックするようにしているので、０ビットと１ビットと１５ビットの論理和が常に「０」となる。この原理を利用してエラー判定を行うことができる。

しかしながら、この方法では２ビットがエラーであれば検出できないし、０ビットと１ビットと１５ビット以外のエラー検出はできないという問題がある。これを解決するためには１ビットずつずらしててって全ビットの排他論理和チェックを行う必要がある。しかしながら、それでは検出器による検出ビット数が検出信号数「ｍ」の約２倍の２９ビットと長大になってしまう。そのためアブソリュートリニアスケール用光学検出器３７に多くの受光素子が必要となってしまってコンパクト化及び低コスト化が困難になってしまう。又、上記方法でエラーが検出された場合には、全く動いてはならないアブソリュート型リニアエンンコーダでは、さらに長大なアブソリュートリニアスケール用光学検出器を用いてさらに検出信号数「ｍ」分の連続エラーなし領域を探さなければならず実用上困難になってしまう。

そこで、本実施の形態の場合には、アブソリュートリニアスケール用光学検出器３７上においてある所定距離はなれた信号を用いて算出した絶対距離の差がアブソリュートリニアスケール用光学検出器３７上の上記所定距離に対応する絶対距離の差に等しいか否かによってエラーを検出するようにしているものである。
尚、本実施の形態ではこのようなエラー検出を検出ヘッド２３側に設けられた絶対位置データ演算・エラー検出器４１によって行うようにしている。

以下、図４〜図９を参照してエラー検出について詳細に説明する。
まず、図４及び図５に示すように、ＬＥＤ光源３９から出た光はアブソリュートリニアスケール３３にて反射され、アブソリュートリニアスケール用光学検出器３７によって受光される。アブソリュートリニアスケール３３の反射率に応じてアブソリュートリニアスケール用光学検出器３７によって受光される光の強度が異なり、これによってアブソリュートリニアスケール３３の信号を読むことができる。
因みに、アブソリュートリニアスケール３３の信号「１」の領域は低反射率領域３３ｂであり、そこで反射された光強度は低く、よって、アブソリュートリニアスケール用光学検出器３７では低強度と検出された信号「１」を検出することができる。

尚、図４及び図５に示す光学系ではアブソリュートリニアスケール用光学検出器３７上の信号ピッチはアブソリュートリニアスケール３３上のピッチの約２倍に拡大されるが、図６〜図９の模式図では分かり易くするためアブソリュートリニアスケール３３とアブソリュートリニアスケール用光学検出器３７上の信号は等倍で上下で対応するように記載してある。

本実施の形態におけるエラー検出方法は、図６に示すように、まず、アブソリュートリニアスケール用光学光検出器３７からの「（１）１〜１５ビットの信号」を用いて絶対位置データの演算を行う。次に、そこから２ビットだけずらした「（２）３〜１７ビットの信号」を用いて絶対位置データの演算を行う。次に、それらの絶対位置データの差がずらした距離２ビットに等しいか否かをチェックし、それによって、エラーを検出するようにしている。ＰＮ符号系列は擬似ランダム信号であるので、仮にエラーがあればある距離離して求めた絶対位置データはその離間距離と大幅に異なることになり、よって、容易にエラーを検出することができる。

尚、離間距離を２ビットにした理由であるがそれは次のようなものである。仮に、１ビットだけ離間させて隣接の信号を使用すると仮定する。この場合には両絶対位置データが共にエラーである可能性もあり、そのような場合には仮にエラーであってもエラーの検出はなされないこともある。これを避けるために、本実施の形態では２ビットの離間を行うようにしたものである。
尚、離間させる距離は２ビットに限定されるものではないが、より大きな離間が望ましいが離間させる距離が大きくなればなる程必要なアブソリュートリニアスケール用光学検出器３７が長大になってしまうことになる。

そして、「（１）１〜１５ビットの信号を用いた絶対位置データ」と、「（２）３〜１７ビットの信号を用いた絶対位置データ」の差が「２」にならなかった場合は、さらに、２ビットずらした「（３）５〜１９ビットの信号を用いた絶対位置データ」を求め、（１）及び（２）との差を求め差がずらした距離と合致するペアがあれば、それらのペアが正しい絶対位置のデータとなる。

本実施の形態によるエラー検出方法では「ｍ＝１５（検出信号数）」の場合、上記（１）〜（３）の２度のエラー検出処理を施しても１９ビット分の信号しか必要とせず、よりコンパクトなアブソリュートリニアスケール用光学検出器３７で事足りることとなる。さらに、ＣＭＯＳリニアアレイをアブソリュートリニアスケール用光学検出器３７として用いることにより、受光素子面積を減じることができるので低コスト化が図れる。又、低応答速度のチャージアンプにより出力を増大させることができるので信頼性も確保できる。

次に、図１〜図５、図７〜図１０を参照して本発明の第２の実施の形態を説明する。この第２の実施の形態の場合には、アブソリュートリニアスケール用光学検出器３７の受光素子のピッチが対応スケール１ビットの半分以下の狭ピッチに設定されている。これはエラー検出機能との関係で決定されているものである。
尚、受光素子は１／２ビット相当より狭ければ良いが、あまり狭いと受光面積が減じて出力が低下してしまうので、略１／２ビットが最も望ましい。
但し、出力さえ確保できればよりさらに狭ピッチでも良い。
又、その他の構成は前記第１の実施の形態の場合と同様であるのでその説明は省略する。

まず、前記第１の実施の形態の説明で示したエラー検出方法にて全てエラーとなった場合は、アブソリュートリニアスケール用光学検出器３７の受光素子とアブソリュートリニアスケール３３の位置関係が不都合な関係にあって、それが原因して各受光素子の検出が安定していない場合の可能性が高い。その例を図７に示す。図７において右下がり斜線で示した受光素子の出力はリニアスケール信号「０」と「１」との間であって不安定となってしまう。この場合には上記エラー検出方法によると全てエラーになってしまう可能性がある。

この第２の実施の形態の場合には、このような場合を想定して、上述したように、アブソリュートリニアスケール用光学検出器３７の受光素子のピッチを対応スケール１ビットの半分以下の狭ピッチに設定している。すなわち、アブソリュート信号１ビットの略１／２相当だけスケール長手方向にずらしたアブソリュートリニアスケール用光学検出器３７によってアブソリュート信号を取込むことができるように構成しており、それによって、このような不定状態の検出を改善するように構成しているものである。それを図８及び図９を参照して説明する。

図８において右下がり斜線で示す領域がリニアスケール信号「０」と「１」の中間位置にあり、アブソリュートリニアスケール用光学検出器３７の受光素子の信号が不不安定な領域に相当する。
尚、図７との違いは受光素子のピッチが１／２となっている点である。
この図８に示す場合も図７に示す場合と同様に不安定な受光素子信号が多く、上記エラー検出方法で全てエラーとなる可能性が高い。そこで、全てエラーとなった場合には、図９に示すように、アブソリュートリニアスケール用光学検出器３７の位置をアブソリュート信号１ビットの略１／２相当だけスケール長手方向にずらすようにしており、それによってより安定した信号を得ることができるようになる。すなわち、図８ではアブソリュートリニアスケール用光学検出器３７の受光素子が受ける光はスケールの「０」と「１」と半々であり、受光素子の出力は「０」でも「１」でもない不安定なものであった。これに対して、図９に示すアブソリュートリニアスケール用光学検出器３７の場合には、その位置を略１／２ビットずらすことと等価になるよう略１／２ビットずれた位置にある受光素子を選択するようにしたものであり、それによって、受光素子は安定した出力を得ることができるものである。
但し、不安定な受光素子の出力を安定化させる必要条件は、略１／２ビットずらすことが最良であるが、必ずしも略１／２ビットずらす必要はない。少しでも動かして不安定な状態を脱することができればよい。

上記のように略１／２ビットずらすためには、アブソリュートリニアスケール用光学検出器３７の受光素子が対応スケール１ビットの半分以下の狭ピッチであることが必要である。受光素子は１／２ビット相当より狭ければ良いが、あまり狭いと受光面積が減じて出力低下するので、略１／２ビットが最も望ましいが，出力さえ確保できればより狭ピッチでも良い。

上記エラー検出の内容を図１０に示すフローチャートを参照して整理してみる。まず、ステップＳ１において電源を「ＯＮ」する。次いで、ステップＳ２に移行して、「ｃ＝０」とする。次いで、ステップＳ３に移行して、１〜１５ビットの信号を読む。次いで、ステップＳ４に移行して、１〜１５ビットの信号を用いた絶対位置データを算出する。次いで、ステップＳ５に移行して、３〜１７ビットの信号を読む。すなわち、２ビットだけ離間した位置のデータを読むものである。次いで、ステップＳ６に移行して、３〜１７ビットの信号を用いた絶対位置データを算出する。

次いで、ステップＳ７に移行して、３〜１７ビットの信号を用いた絶対位置データから１〜１５ビットの信号を用いた絶対位置データを差し引き、それが「２」であるか否かを判別する。判別の結果、「２」であると判別された場合には、ステップＳ８に移行して、絶対位置を取得する。これに対して、判別の結果「２」ではないと判別された場合には、ステップＳ９に移行する。ステップＳ９では、５〜１９ビットの信号を読む。次いで、ステップＳ１０に移行して、５〜１９ビットの信号を用いた絶対位置データを算出する。

次いで、ステップＳ１１に移行して、５〜１９７ビットの信号を用いた絶対位置データから３〜１７ビットの信号を用いた絶対位置データを差し引き、それが「２」であるか否かを判別する。判別の結果、「２」であると判別された場合には、ステップＳ１２に移行して、絶対位置を取得する。これに対して、判別の結果「２」ではないと判別された場合には、ステップＳ１３に移行する。ステップＳ１３では、５〜１９７ビットの信号を用いた絶対位置データから１〜１５ビットの信号を用いた絶対位置データを差し引き、それが「４」であるか否かを判別する。

判別の結果、「４」であると判別された場合には、ステップＳ１４に移行して、絶対位置を取得する。これに対して、判別の結果「４」ではないと判別された場合には、ステップＳ１５に移行する。ステップＳ１５では、「ｃ＝ｃ＋１」とする。次いで、ステップＳ１６に移行して、「ｃ＞１」であるか否かを判別する。判別の結果、「そ＞１」であると判別された場合には、ステップＳ１７に移行して、エラー停止となる。これに対して、「ｃ＞１」ではないと判別された場合には、ステップＳ１９に移行して、検出器を１／２ビットだけシフトさせ、ステップＳ３に戻る。以下、同様の処理を繰り返すことになる。

尚、本発明は前記第１、第２の実施の形態に限定されるものではない。
例えば、前記第１、第２の実施の形態では、検出連続信号数「ｍ」を「１５」とした場合について説明したが、アブソリュートリニアエンコーダの必要な分解能及びストロークによって最適な「ｍ」の値は変わる。例えば、より長いストロークの場合には「ｍ＝１７〜１８」が適している場合もある。
又、前記第１、第２の実施の形態では、インクリメンタルニアスケール、アブソリュートリニアスケール及びインクリメンタルリニアスケール用検出器、アブソリュートリニアスケール用検出器として光学式のものを用いたが、磁気式、静電式等の他の方式でもよい。
又、前記第１、第２の実施の形態では、検出ヘッド２３側の絶対位置データ演算器にエラー検出機能を設けたが、コントローラ５５側において同様の機能を設けることも可能である。
その他、図示した構成はあくまで一例である。

本発明の第１、第２の実施の形態を示す図で、アクチュエータの構成を示す平面図である。 本発明の第１、第２の実施の形態を示す図で、アブソリュート型リニアエンコーダの構成を示すブロック図である。 本発明の第１、第２の実施の形態を示す図で、ＬＳＦＲの構成を示すブロック図である。 本発明の第１、第２の実施の形態を示す図で、検出器の構成を示す側面図である。 本発明の第１、第２の実施の形態を示す図で、検出器の構成を示す平面図である。 本発明の第１の実施の形態を示す図で、エラー検出の作用を説明するための図である。 本発明の第２の一実施の形態を説明するための図で、エラー検出の作用を説明するための図である。 本発明の第２の実施の形態を示す図で、エラー検出の作用を説明するための図である。 本発明の第２の実施の形態を示す図で、エラー検出の作用を説明するための図である。 本発明の第２の実施の形態を示す図で、エラー検出の作用を説明するためのフローチャートである。

符号の説明

１ ハウジング
３ スライダ
５ ボールネジ
７ 駆動モータ
９ ガイド
１１ ガイド
２１ リニアスケール部
２３ 検出ヘッド部
２５ コントローラ部
３１ インクリメンタルリニアスケール
３３ アブソリュートリニアスケール
３５ インクリメンタルリニアスケール用光学検出器
３７ アブソリュートリニアスケール用光学検出器
４１ 絶対位置データ演算・エラー検出器
４３ 絶対位置データ構成・出力器
４５ 分割器
４７ 位相検出器
４９ マルチプレクサ
５０ ＸＯＲゲート
５１ ラインドライバ
５３ ラインレシーバ
５５ コントローラ

Claims (9)

1. インクリメンタルリニアスケールとインクリメンタルリニアスケール用検出器を主構成とするインクリメンタルリニアスケール部と、
   ＰＮ符号系列アブソリュートリニアスケールと、アブソリュートリニアスケール用検出器を主構成とするアブソリュートリニアスケール部と、
   を具備してなるアブソリュート型リニアエンコーダにおいて、
   上記アブソリュートリニアスケール部は装置起動時又はリセット時にのみ機能するものであることを特徴とするアブソリュート型リニアエンコーダ。
2. 請求項１記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするアブソリュート型リニアエンコーダ。
3. アブソリュートリニアスケール用検出器上の所定距離離れた信号を用いて算出した絶対距離の差がアブソリュートリニアスケール用検出器上の上記所定距離に対応する絶対距離の差に等しいか否かでエラーを検出するようにしたことを特徴とするアブソリュート型リニアエンンコーダ。
4. 請求項３記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュートリニアスケール用検出器上の所定距離が２ビット以上であることを特徴とするアブソリュート型リニアエンコーダ。
5. 請求項３記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするアブソリュート型リニアエンコーダ。
6. エラーが検出された場合に、アブソリュートリニアスケールの長手方向にずらしたアブソリュートリニアスケール用検出器にてアブソリュート信号を取込むことを特徴とするアブソリュート型リニアエンコーダ。
7. 請求項６記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュート信号１ビットに対して２つ以上のアブソリュートリニアスケール用検出器が対応する狭ピッチ検出器を持つことを特徴とするアブソリュート型リニアエンコーダ。
8. 請求項６記載のアブソリュート型リニアエンコーダにおいて、
   上記アブソリュートリニアスケール用検出器はＣＭＯＳリニアアレイであることを特徴とするアブソリュート型リニアエンコーダ。
9. 請求項１〜請求項８の何れかに記載のアブソリュート型リニアエンコーダを用いたことを特徴とするアクチュエータ。

Images