JP2010056377A - Electronic component package, and method of manufacturing electronic component package - Google Patents

Electronic component package, and method of manufacturing electronic component package Download PDF

Info

Publication number
JP2010056377A
JP2010056377A JP2008221178A JP2008221178A JP2010056377A JP 2010056377 A JP2010056377 A JP 2010056377A JP 2008221178 A JP2008221178 A JP 2008221178A JP 2008221178 A JP2008221178 A JP 2008221178A JP 2010056377 A JP2010056377 A JP 2010056377A
Authority
JP
Japan
Prior art keywords
electronic component
casing
electronic components
wiring
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008221178A
Other languages
Japanese (ja)
Other versions
JP5246691B2 (en
Inventor
Ryuta Hikarisue
竜太 光末
Hisanori Hamao
尚範 濱尾
Toshimitsu Morooka
利光 師岡
Takashi Sarada
孝史 皿田
Masaru Tomimatsu
大 富松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008221178A priority Critical patent/JP5246691B2/en
Publication of JP2010056377A publication Critical patent/JP2010056377A/en
Application granted granted Critical
Publication of JP5246691B2 publication Critical patent/JP5246691B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component package having a plurality of electronic components packaged, wherein the yield is improved, and to provide a method of manufacturing the electronic component package. <P>SOLUTION: In the electronic component package 10 having a plurality of electronic components 11 and a casing 13 formed by bonding a plurality of structural components so that the plurality of electronic components are covered, functional surfaces 11a, 11b of the electronic components and a bonding surface 21b between the structural components of the casing are disposed crossing each other, the functional surfaces of the electronic components and a packaging surface 20a of the casing for the electronic components are disposed crossing each other, and a wire 17 for electrically connecting the plurality of electronic components to each other is formed in a surface parallel to the bonding surface. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電子部品パッケージおよび電子部品パッケージの製造方法に関するものである。   The present invention relates to an electronic component package and a method for manufacturing the electronic component package.

近年、電子部品の一つとして、半導体プロセス技術を用いて一つの基板に機械的構造と電子回路とを集積させた微小デバイスであるMEMS(Micro Electro Mechanical System)デバイスが注目されている。このMEMSデバイスは、半導体技術を利用して製造されることから、加工精度の高さ、量産の容易さ、電子回路と機械的構造とを一体形成することで精密な動作制御が可能などといった利点があり、IT関連のみならず、通信や化学、医療やバイオなどといった様々な分野に応用され始めている。   In recent years, attention has been paid to MEMS (Micro Electro Mechanical System) devices, which are micro devices in which a mechanical structure and an electronic circuit are integrated on a single substrate using semiconductor process technology. Since this MEMS device is manufactured using semiconductor technology, it has advantages such as high processing accuracy, ease of mass production, and precise operation control by integrally forming an electronic circuit and a mechanical structure. It is beginning to be applied not only to IT but also to various fields such as communication, chemistry, medicine and biotechnology.

このMEMSデバイスなどの電子部品は、一般的に、内部にキャビティが形成されたパッケージに収容されているが、一つの電子部品だけでは所望の機能を発揮できない場合には、複数の電子部品を相互に電気的に接続しながら一つのパッケージ内に実装することにより所望の機能を実現するシステムインパッケージという方法が提案されている(例えば、特許文献1,2参照)。具体的には、水晶発振子と回路部品とがパッケージに収容された温度補償型水晶発振器などが知られている(例えば、特許文献3参照)。   Electronic parts such as MEMS devices are generally accommodated in a package having a cavity formed therein. However, when a single electronic part cannot perform a desired function, a plurality of electronic parts are connected to each other. There has been proposed a system-in-package method for realizing a desired function by mounting in a single package while being electrically connected to each other (see, for example, Patent Documents 1 and 2). Specifically, a temperature-compensated crystal oscillator in which a crystal oscillator and circuit components are housed in a package is known (for example, see Patent Document 3).

特許文献1の積層型半導体装置は、複数の半導体チップ(電子部品)に、該半導体チップの回路面(表面)と裏面との間を貫通する貫通電極を形成して、複数の半導体チップを相互に電気的に接続したものである。また、特許文献2の積層型半導体装置は、複数の半導体チップ(電子部品)を接着フィルムで接着して積層し、各半導体チップの電極と実装基板上の電極とをボンディングワイヤによって接続し、複数の半導体チップを相互に電気的に接続したものである。このように半導体チップを厚さ方向に積層配置することにより、パッケージが小型化されている。
特開2002−170919号公報 特開2003−224242号公報 特開2003−347846号公報
In the stacked semiconductor device of Patent Document 1, a plurality of semiconductor chips (electronic components) are formed with through electrodes penetrating between a circuit surface (front surface) and a back surface of the semiconductor chip, and the plurality of semiconductor chips are mutually connected. Are electrically connected. In the stacked semiconductor device of Patent Document 2, a plurality of semiconductor chips (electronic components) are bonded and laminated with an adhesive film, and the electrodes of each semiconductor chip and the electrodes on the mounting substrate are connected by bonding wires. The semiconductor chips are electrically connected to each other. Thus, the package is miniaturized by stacking and arranging the semiconductor chips in the thickness direction.
JP 2002-170919 A JP 2003-224242 A JP 2003-347846 A

ところで、特許文献1の積層型半導体装置は、貫通電極により複数の半導体チップを相互に電気的に接続しているため、半導体チップに貫通電極用の貫通孔を形成する際に、加工不良などにより貫通電極の導通不良が生じるなど貫通電極の特性が不安定になることがあり、電気特性の悪化を招く虞がある。また、半導体チップに貫通電極を形成するため、製造工程が複雑化し、生産性が悪く、歩留まりが低下するという問題がある。   By the way, in the stacked semiconductor device of Patent Document 1, since a plurality of semiconductor chips are electrically connected to each other by through electrodes, when a through hole for a through electrode is formed in the semiconductor chip, due to processing defects or the like. The characteristics of the through electrode may become unstable, for example, a conduction failure of the through electrode may occur, and the electrical characteristics may be deteriorated. In addition, since the through electrode is formed in the semiconductor chip, there are problems that the manufacturing process is complicated, the productivity is poor, and the yield is lowered.

また、特許文献2の積層型半導体装置は、ボンディングワイヤにより複数の半導体チップを相互に電気的に接続しているため、各半導体チップ間や半導体チップと実装基板との間に多数のボンディングワイヤを形成する必要があり、ワイヤ同士の浮遊容量が大きくなるなど電気特性の悪化を招く虞がある。また、ボンディングワイヤを多数形成するため、製造工程が複雑化し、生産性が悪く、歩留まりが低下するという問題がある。   In the stacked semiconductor device of Patent Document 2, since a plurality of semiconductor chips are electrically connected to each other by bonding wires, a large number of bonding wires are provided between the semiconductor chips or between the semiconductor chip and the mounting substrate. It is necessary to form it, and there is a possibility that the electrical characteristics may be deteriorated, for example, the stray capacitance between the wires increases. In addition, since a large number of bonding wires are formed, there are problems that the manufacturing process is complicated, the productivity is poor, and the yield is lowered.

そこで、本発明は、上述の事情に鑑みてなされたものであり、複数の電子部品を実装した電子部品パッケージにおいて、歩留まりを向上することができる電子部品パッケージおよび電子部品パッケージの製造方法を提供するものである。   Therefore, the present invention has been made in view of the above-described circumstances, and provides an electronic component package and an electronic component package manufacturing method capable of improving yield in an electronic component package in which a plurality of electronic components are mounted. Is.

上記の課題を解決するために、本発明は以下の手段を提供する。
本発明に係る電子部品パッケージは、複数の電子部品と、該複数の電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有する電子部品パッケージにおいて、前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、前記機能面と垂直な面内に前記複数の電子部品間を電気的に接続する配線が形成されていることを特徴としている。
In order to solve the above problems, the present invention provides the following means.
The electronic component package according to the present invention is an electronic component package having a plurality of electronic components and a casing formed by joining a plurality of constituent members so as to cover the plurality of electronic components. The surface and the joint surface between the constituent members of the casing are arranged so as to intersect with each other, and the functional surface of the electronic component and the mounting surface of the electronic component in the casing are arranged so as to intersect with each other. A wiring for electrically connecting the plurality of electronic components is formed in a plane perpendicular to the functional surface.

このように構成することで、一般的に電子部品の中で面積が大きい機能面が、複数の部材からなるケーシングの部材同士の接合面と平行でなくなるため、電子部品の実装面積を小さくすることができ、例えば、ケーシングをウエハで形成する際に、ウエハに対して電子部品の配置個数を多くすることができる。つまり、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面とケーシングの内面(実装面)とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、ケーシングの内面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。また、電子部品の機能面と垂直な面内に配線を形成することにより、厚さ方向に積層配置された複数の電子部品間が電気的に接続されるため、パッケージの小型化を実現しつつ、従来の方法よりも容易に複数の電子部品間を電気的に接続することができ、歩留まりを向上することができる。   By configuring in this way, the functional surface having a large area in the electronic component is generally not parallel to the joint surface between the members of the casing made of a plurality of members, so the mounting area of the electronic component is reduced. For example, when the casing is formed of a wafer, the number of electronic components arranged on the wafer can be increased. That is, the number of electronic component packages extracted from the wafer can be increased. In addition, when both the front and back surfaces of the electronic component are functional surfaces, the side surface of the electronic component and the inner surface (mounting surface) of the casing are in contact with each other. While being formed, it can be easily and reliably electrically connected by arranging a conductive material such as a conductive paste between the inner surface of the casing and the like. In addition, by forming the wiring in a plane perpendicular to the functional surface of the electronic component, a plurality of electronic components stacked and arranged in the thickness direction are electrically connected. In addition, a plurality of electronic components can be electrically connected more easily than the conventional method, and the yield can be improved.

また、前記ケーシングに、前記実装面に対して前記電子部品を位置決め可能な係合部が形成されていることを特徴としている。
このようにケーシングに係合部を形成することにより、電子部品を実装する際に、容易に電子部品を位置決めすることができる。つまり、電子部品を短時間で高効率に実装することができる。
Further, the casing is characterized in that an engaging portion capable of positioning the electronic component with respect to the mounting surface is formed.
By forming the engaging portion in the casing as described above, the electronic component can be easily positioned when the electronic component is mounted. That is, electronic components can be mounted with high efficiency in a short time.

また、前記係合部にテーパが形成され、前記電子部品を前記実装面に対して水平方向および垂直方向に位置決め可能に構成されていることを特徴としている。
このように構成することで、電子部品を実装箇所の近傍まで搬送すると、電子部品がテーパに案内されて、所望の位置に電子部品を実装することができる。また、電子部品を実装する際に、顕微鏡で逐次確認しながら電子部品の位置決めをする必要がないため、短時間で高効率に電子部品を実装することができる。
Further, the engaging portion is tapered, and the electronic component can be positioned in a horizontal direction and a vertical direction with respect to the mounting surface.
By comprising in this way, when an electronic component is conveyed to the vicinity of a mounting location, an electronic component is guided to a taper and an electronic component can be mounted in a desired position. Further, when mounting electronic components, it is not necessary to position the electronic components while sequentially confirming with a microscope, so that the electronic components can be mounted with high efficiency in a short time.

また、前記配線が、前記ケーシングにおける前記実装面上に形成されていることを特徴としている。
このように構成することで、複数の電子部品をケーシング内の所望の位置に配置するだけで、複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に電気的に接続することができ、歩留まりを向上することができる。
Further, the wiring is formed on the mounting surface of the casing.
With this configuration, the plurality of electronic components can be electrically connected by simply placing the plurality of electronic components at a desired position in the casing, making it easier to electrically connect than conventional methods. And the yield can be improved.

また、前記ケーシングにおいて、前記電子部品を挟んで対向する一対の面が、前記実装面となっていることを特徴としている。
このように構成することで、複数の電子部品をケーシング(構成部材)内の所望の位置に実装した後に、その実装面に対向する面を備えた別のケーシング(構成部材)を接合することにより、電子部品を挟んで対向する一対の実装面において複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に電気的に接続することができ、歩留まりを向上することができる。また、実装面にも配線を形成することにより、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線を形成可能な領域が増えるため、配線の設計自由度を向上することができる。
In the casing, a pair of surfaces facing each other with the electronic component interposed therebetween are the mounting surfaces.
By comprising in this way, after mounting a plurality of electronic parts in the desired position in a casing (constituent member), by joining another casing (constituent member) provided with the field which counters the mounting side. In addition, since a plurality of electronic components are electrically connected to each other on a pair of mounting surfaces facing each other with the electronic components interposed therebetween, electrical connection can be made more easily than the conventional method, and the yield can be improved. . In addition, since the wiring amount can be increased by forming the wiring on the mounting surface, the wiring capacity per one can be reduced. Further, since the area where the wiring can be formed increases, the degree of freedom in designing the wiring can be improved.

また、前記配線が、前記ケーシングにおける前記実装面の外側面上に形成され、前記実装面と前記外側面との間に貫通電極が形成されていることを特徴としている。
このように構成することで、ケーシングにおける実装面が形成された反対側の外側面に配線を形成し、配線と電子部品の電極とを貫通電極で導通すると、複数の電子部品間を電気的に接続することができる。つまり、ケーシングの露出した外側面に配線を形成すればよいため、容易に配線を形成することができ、従来の方法よりも容易に電気的に接続することができる。したがって、歩留まりを向上することができる。また、実装面にも配線を形成することにより、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線を形成可能な領域が増えるため、配線の設計自由度を向上することができる。
The wiring is formed on an outer surface of the mounting surface of the casing, and a through electrode is formed between the mounting surface and the outer surface.
With this configuration, when wiring is formed on the outer surface on the opposite side where the mounting surface is formed in the casing, and the wiring and the electrode of the electronic component are electrically connected by the through electrode, a plurality of electronic components are electrically connected. Can be connected. That is, since it is only necessary to form the wiring on the exposed outer surface of the casing, the wiring can be easily formed and can be electrically connected more easily than the conventional method. Therefore, the yield can be improved. In addition, since the wiring amount can be increased by forming the wiring on the mounting surface, the wiring capacity per one can be reduced. Further, since the area where the wiring can be formed increases, the degree of freedom in designing the wiring can be improved.

また、前記ケーシングが、前記複数の電子部品を収容可能な凹部が形成された第一ケーシングと、前記凹部の開口部を覆う第二ケーシングとで構成され、前記電子部品の機能面が前記凹部の側面に対向するように配置されていることを特徴としている。
このように構成することで、電子部品の機能面が、第一ケーシングと第二ケーシングとの接合面と平行でなくなるため、例えば、第一、第二ケーシングをウエハで形成する際に、ウエハに対して電子部品の配置個数を多くすることができる。つまり、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面と第一ケーシングの凹部の底面とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、第一ケーシングの凹部の底面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。また、第一ケーシングと第二ケーシングとの接合面と平行な面内に配線を形成することにより、複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に複数の電子部品間を電気的に接続することができ、歩留まりを向上することができる。
The casing includes a first casing in which a recess capable of accommodating the plurality of electronic components is formed, and a second casing that covers the opening of the recess, and the functional surface of the electronic component is the recess. It is characterized by being arranged to face the side surface.
With this configuration, the functional surface of the electronic component is not parallel to the joint surface between the first casing and the second casing. For example, when forming the first and second casings with a wafer, On the other hand, the number of electronic components can be increased. That is, the number of electronic component packages extracted from the wafer can be increased. Also, when both the front and back surfaces of the electronic component are functional surfaces, the side surface of the electronic component and the bottom surface of the recess of the first casing are in contact with each other. While being formed, it can be easily and reliably electrically connected by arranging a conductive material such as a conductive paste between the bottom surface of the concave portion of the first casing. In addition, since a plurality of electronic components are electrically connected by forming a wiring in a plane parallel to the joint surface between the first casing and the second casing, a plurality of electrons can be more easily obtained than in the conventional method. The parts can be electrically connected, and the yield can be improved.

さらに、前記複数の電子部品は、出力信号が温度依存性を有するデバイスと、温度センサとを含んでいることを特徴としている。
このように構成することで、同一パッケージ内にデバイスと温度センサとを収容することができるため、温度補正の精度を向上することができる。
Further, each of the plurality of electronic components includes a device whose output signal has temperature dependence and a temperature sensor.
With this configuration, the device and the temperature sensor can be accommodated in the same package, so that the accuracy of temperature correction can be improved.

また、本発明に係る電子部品パッケージの製造方法は、複数の電子部品と、該複数の電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有し、前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、前記接合面と平行な面内に前記複数の電子部品間を電気的に接続する配線が形成され、 前記ケーシングが、前記複数の電子部品を収容可能な凹部が形成された第一ケーシングと、前記凹部の開口部を覆う第二ケーシングとで構成された電子部品パッケージの製造方法であって、前記第一ケーシングを形成する第一ウエハに前記凹部を複数形成する工程と、該凹部の底面に前記配線を形成するとともに、該配線と前記電子部品とを電気的に接続する導電材料を配置する工程と、前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品を実装する工程と、前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、接合された前記ウエハを個片ごとに分離する工程と、を備えていることを特徴としている。   The electronic component package manufacturing method according to the present invention includes a plurality of electronic components, and a casing formed by joining a plurality of constituent members so as to cover the plurality of electronic components, and the electronic component The functional surface of the casing and the joint surface between the constituent members of the casing are arranged so as to intersect with each other, and the functional surface of the electronic component and the mounting surface of the electronic component in the casing intersect with each other. A first casing in which a wiring that electrically connects the plurality of electronic components is formed in a plane that is arranged and parallel to the joint surface, and the casing is formed with a recess that can accommodate the plurality of electronic components. And a method of manufacturing an electronic component package comprising a second casing that covers the opening of the recess, the step of forming a plurality of the recesses in a first wafer that forms the first casing; The step of forming the wiring on the bottom surface of the recess and disposing a conductive material that electrically connects the wiring and the electronic component, and the functional surface of the electronic component and the joint surface of the casing intersect each other. A step of mounting the electronic component, a step of bonding the first wafer and a second wafer constituting the second casing, and a step of separating the bonded wafers into pieces. It is characterized by being.

このように構成することで、第一ウエハに複数の電子部品を収容するための凹部を形成し、第二ウエハは加工を施すことなく第一ウエハと接合するだけでケーシングを形成することができる。したがって、ケーシングを容易に製造することができる。また、一般的に電子部品の中で面積が大きい機能面が凹部の側面に対向するように凹部を形成すればよい。つまり、平面視において第一ウエハに形成する凹部の大きさを最小限にすることができ、ウエハに対して凹部の数を多く形成することができる。したがって、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面と第一ウエハの凹部の底面とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、第一ウエハの凹部の底面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。また、第一ケーシングと第二ケーシングとの接合面と平行な面内に配線を形成することにより、電子部品の機能面とケーシングにおける電子部品の実装面とが交差するように実装すれば、複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に複数の電子部品間を電気的に接続することができ、歩留まりを向上することができる。   By comprising in this way, the recessed part for accommodating several electronic components can be formed in a 1st wafer, and a 2nd wafer can form a casing only by joining with a 1st wafer, without processing. . Therefore, the casing can be easily manufactured. Further, in general, the concave portion may be formed so that a functional surface having a large area in the electronic component faces the side surface of the concave portion. That is, the size of the recesses formed in the first wafer in a plan view can be minimized, and a large number of recesses can be formed on the wafer. Therefore, the number of electronic component packages extracted from the wafer can be increased. Also, when both the front and back surfaces of the electronic component are functional surfaces, the side surface of the electronic component and the bottom surface of the recess of the first wafer are in contact with each other. While being formed, electrical conduction can be easily and reliably established by disposing a conductive material such as a conductive paste between the bottom surface of the concave portion of the first wafer. In addition, if the wiring is formed in a plane parallel to the joint surface between the first casing and the second casing so that the functional surface of the electronic component and the mounting surface of the electronic component in the casing intersect, Since these electronic components are electrically connected, a plurality of electronic components can be electrically connected more easily than the conventional method, and the yield can be improved.

本発明に係る電子部品パッケージによれば、一般的に電子部品の中で面積が大きい機能面が、複数の部材からなるケーシングの部材同士の接合面と平行でなくなるため、電子部品の実装面積を小さくすることができ、例えば、ケーシングをウエハで形成する際に、ウエハに対して電子部品の配置個数を多くすることができる。つまり、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面とケーシングの内面(実装面)とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、ケーシングの内面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。また、ケーシングの接合面と平行な面内に配線を形成することにより、複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に複数の電子部品間を電気的に接続することができ、歩留まりを向上することができる。   According to the electronic component package according to the present invention, the functional surface having a large area in the electronic component is generally not parallel to the joint surface between the casing members made of a plurality of members. For example, when the casing is formed of a wafer, the number of electronic components arranged on the wafer can be increased. That is, the number of electronic component packages extracted from the wafer can be increased. In addition, when both the front and back surfaces of the electronic component are functional surfaces, the side surface of the electronic component and the inner surface (mounting surface) of the casing are in contact with each other. While being formed, it can be easily and reliably electrically connected by arranging a conductive material such as a conductive paste between the inner surface of the casing and the like. In addition, by forming the wiring in a plane parallel to the joint surface of the casing, the plurality of electronic components are electrically connected, so that the plurality of electronic components can be electrically connected more easily than the conventional method. And the yield can be improved.

(第一実施形態)
次に、本発明に係る電子部品パッケージの第一実施形態を図1〜図9に基づいて説明する。
図1〜図3に示すように、電子部品パッケージ10は、平板状の複数の電子部品11と(本実施形態では3枚)、電子部品11を覆うケーシング13と、電子部品11とケーシング13との接合箇所に配された導電材料15と、複数の電子部品間を電気的に接続する配線17と、を備えている。なお、図示の都合上、導電材料15と電気的に接続される貫通電極および該貫通電極と電気的に接続される外部電極は省略している。
(First embodiment)
Next, a first embodiment of an electronic component package according to the present invention will be described with reference to FIGS.
As shown in FIGS. 1 to 3, the electronic component package 10 includes a plurality of flat electronic components 11 (three in this embodiment), a casing 13 that covers the electronic components 11, an electronic component 11, and a casing 13. The conductive material 15 disposed at the joint portion and the wiring 17 that electrically connects the plurality of electronic components are provided. For convenience of illustration, a through electrode electrically connected to the conductive material 15 and an external electrode electrically connected to the through electrode are omitted.

電子部品11は、例えばICや水晶振動子などで構成されており、その表面11aおよび裏面11bに機能面を有している。また、表面11aおよび裏面11bにおける側面11c近傍には電極12が形成されている。さらに、電子部品11の側面11cは、第一ケーシング21の凹部20の底面(実装面)20aに設けられた導電性ペーストからなる導電材料15に接合され、電極12と導電材料15とが電気的に接続されている。   The electronic component 11 is composed of, for example, an IC or a crystal resonator, and has functional surfaces on the front surface 11a and the back surface 11b. An electrode 12 is formed in the vicinity of the side surface 11c on the front surface 11a and the back surface 11b. Further, the side surface 11c of the electronic component 11 is joined to a conductive material 15 made of a conductive paste provided on the bottom surface (mounting surface) 20a of the recess 20 of the first casing 21, and the electrode 12 and the conductive material 15 are electrically connected. It is connected to the.

ケーシング13は、例えばガラスで形成された外形略直方体で、内部に空洞が形成された部材である。本実施形態では、電子部品11を収容可能な凹部20が形成された第一ケーシング21と、第一ケーシング21の凹部20の開口を閉塞する第二ケーシング22と、で構成されている。   The casing 13 is a member having a substantially rectangular parallelepiped shape made of, for example, glass and having a cavity formed therein. In this embodiment, it is comprised by the 1st casing 21 in which the recessed part 20 which can accommodate the electronic component 11 was formed, and the 2nd casing 22 which obstruct | occludes opening of the recessed part 20 of the 1st casing 21. FIG.

第一ケーシング21の凹部20の側面31と電子部品11の表面11aとが対向し、凹部20の側面32と電子部品11の裏面11bとが対向するように配置されている。   It arrange | positions so that the side surface 31 of the recessed part 20 and the surface 11a of the electronic component 11 of the 1st casing 21 may oppose, and the side surface 32 of the recessed part 20 and the back surface 11b of the electronic component 11 may oppose.

第二ケーシング22は平板状の部材であり、第一ケーシング21の端面21bにおいて、陽極接合や接着剤接合、または金や錫を用いたはんだ接合などにより第一ケーシング21と第二ケーシング22とが接合されている。   The second casing 22 is a flat member, and the first casing 21 and the second casing 22 are connected to each other on the end surface 21b of the first casing 21 by anodic bonding, adhesive bonding, soldering using gold or tin, or the like. It is joined.

ここで、第一ケーシング21の凹部20の側面33,34には、電子部品11を所望の実装位置にガイドするための、一対の係合凹部36,36が電子部品11と同数形成されている。係合凹部36は、平面視において側面33,34から外周面に向かって徐々に幅が小さくなるテーパ形状に形成されており、正面視において端面21bから凹部20の底面20aに向かって徐々に幅が小さくなるテーパ形状に形成されている。つまり、実装面(底面20a)に対して電子部品11を水平方向および垂直方法に位置決めできるようになっている。   Here, on the side surfaces 33 and 34 of the recess 20 of the first casing 21, the same number of the pair of engagement recesses 36 and 36 for guiding the electronic component 11 to a desired mounting position is formed. . The engagement recess 36 is formed in a tapered shape whose width gradually decreases from the side surfaces 33 and 34 toward the outer peripheral surface in plan view, and gradually increases in width from the end surface 21b toward the bottom surface 20a of the recess 20 in front view. Is formed in a tapered shape. That is, the electronic component 11 can be positioned in the horizontal direction and the vertical method with respect to the mounting surface (bottom surface 20a).

具体的には、平面視において一対の係合凹部36,36のそれぞれに側面33,34から外周面に向かって徐々に幅が小さくなる第一テーパ37が形成されており、正面視において一対の係合凹部36,36のそれぞれに端面21bから凹部20の底面20aに向かって徐々に幅が小さくなる第二テーパ38が形成されている。   Specifically, a first taper 37 that gradually decreases in width from the side surfaces 33 and 34 toward the outer circumferential surface is formed in each of the pair of engaging recesses 36 and 36 in plan view, A second taper 38 whose width gradually decreases from the end surface 21 b toward the bottom surface 20 a of the recess 20 is formed in each of the engagement recesses 36, 36.

また、凹部20の底面20aには複数の電子部品11間を電気的に接続するための配線17が形成されている。配線17は、電子部品11の機能面11a,11bを横断するように形成されている。つまり、電子部品11に貫通電極を形成しなくても、電子部品11相互の導通をとることができる。   A wiring 17 for electrically connecting the plurality of electronic components 11 is formed on the bottom surface 20a of the recess 20. The wiring 17 is formed so as to cross the functional surfaces 11 a and 11 b of the electronic component 11. In other words, the electronic components 11 can be electrically connected to each other without forming through electrodes in the electronic component 11.

次に、電子部品パッケージ10の製造方法について図4〜図9を用いて説明する。
図4に示すように、平面視における大きさが略同一の2枚の第一、第二ウエハ51,52を準備する。なお、第一ウエハ51の厚さは、電子部品11の機能面を有した表面11a(裏面11b)の幅よりも厚くなっている。つまり、第一ウエハ51が第一ケーシング21の構成部材であり、第二ウエハ52が第二ケーシング22の構成部材である。
Next, a method for manufacturing the electronic component package 10 will be described with reference to FIGS.
As shown in FIG. 4, two first and second wafers 51 and 52 having substantially the same size in plan view are prepared. Note that the thickness of the first wafer 51 is larger than the width of the front surface 11 a (back surface 11 b) having the functional surface of the electronic component 11. That is, the first wafer 51 is a constituent member of the first casing 21, and the second wafer 52 is a constituent member of the second casing 22.

図5に示すように、第一ウエハ51に凹部20を複数形成するとともに、凹部20の側面33,34に一対の係合凹部36,36を複数形成する。また、このとき係合凹部36には、第一テーパ37および第二テーパ38を形成する。なお、第一ウエハ51に凹部20および係合凹部36を形成するには、例えばプレス加工により形成すればよい。   As shown in FIG. 5, a plurality of recesses 20 are formed on the first wafer 51, and a plurality of engagement recesses 36, 36 are formed on the side surfaces 33, 34 of the recess 20. At this time, a first taper 37 and a second taper 38 are formed in the engaging recess 36. In order to form the recess 20 and the engagement recess 36 in the first wafer 51, for example, they may be formed by pressing.

図6に示すように、第一ウエハ51の凹部20の底面20aに、複数の電子部品11を電気的に接続するための配線17を形成する。配線17は、例えばインクジェットプリンタなどを用いて形成することができる。さらに、第一ウエハ51の凹部20の底面20aにおける、電子部品11の電極12が形成された位置に銀ペーストなどからなる導電材料15を形成する。   As shown in FIG. 6, wiring 17 for electrically connecting the plurality of electronic components 11 is formed on the bottom surface 20 a of the recess 20 of the first wafer 51. The wiring 17 can be formed using, for example, an ink jet printer. Further, the conductive material 15 made of silver paste or the like is formed on the bottom surface 20a of the recess 20 of the first wafer 51 at the position where the electrode 12 of the electronic component 11 is formed.

図7に示すように、電子部品11を凹部20内に挿入する。このとき、電子部品11の機能面を有した表面11aおよび裏面11bが凹部20の側面31,32にそれぞれ対向するように挿入する。このとき、電子部品11が一対の係合凹部36,36の間に位置するようにしながら挿入する。係合凹部36の第一テーパ37および第二テーパ38に電子部品11が当接することにより、電子部品11が係合凹部36のテーパ37,38に沿って滑り落ちるようにして所望の位置に実装される。さらに、電子部品11の側面11cが導電材料15に当接し、さらにペースト状の導電材料15が電子部品11の表面11aおよび裏面11bに回り込むまで押し込む。このようにすることで、電子部品11の両面に形成された電極12と導電材料15が電気的に接続される。なお、電子部品11の側面11cと配線17とが当接する虞がある場合には、例えばその当接箇所において配線17の表面に絶縁膜を形成すればよい。   As shown in FIG. 7, the electronic component 11 is inserted into the recess 20. At this time, the electronic component 11 is inserted so that the front surface 11 a and the rear surface 11 b having the functional surfaces face the side surfaces 31 and 32 of the recess 20. At this time, the electronic component 11 is inserted while being positioned between the pair of engaging recesses 36 and 36. When the electronic component 11 comes into contact with the first taper 37 and the second taper 38 of the engagement recess 36, the electronic component 11 is mounted at a desired position so as to slide down along the tapers 37, 38 of the engagement recess 36. The Further, the side surface 11c of the electronic component 11 is brought into contact with the conductive material 15, and further, the paste-like conductive material 15 is pushed in until it wraps around the front surface 11a and the back surface 11b of the electronic component 11. By doing in this way, the electrode 12 formed on both surfaces of the electronic component 11 and the conductive material 15 are electrically connected. If there is a possibility that the side surface 11c of the electronic component 11 and the wiring 17 are in contact with each other, an insulating film may be formed on the surface of the wiring 17 at the contact portion, for example.

図8に示すように、第一ウエハ51と第二ウエハ52とを接合する。   As shown in FIG. 8, the first wafer 51 and the second wafer 52 are bonded.

図9に示すように、第一ウエハ51および第二ウエハ52を個片ごとに分離して、電子部品パッケージ10の製造が完了する。   As shown in FIG. 9, the first wafer 51 and the second wafer 52 are separated into individual pieces, and the manufacture of the electronic component package 10 is completed.

本実施形態によれば、略平板状の電子部品11において面積が大きい機能面(表面11aおよび裏面11b)が、第一ケーシング21および第二ケーシング22からなるケーシング13の部材同士の接合面(第一ケーシング21の端面21b)と平行でなく、略直交する方向に配置されているため、ケーシング13を構成するウエハ(第一ウエハ51)に対して電子部品11の配置個数を多くすることができる。したがって、ウエハからの電子部品パッケージ10の取出個数を多くすることができる。つまり、第一ウエハ51および第二ウエハ52に対して高密度に電子部品11を配置することができ、第一ウエハ51および第二ウエハ52を有効に利用することができる。   According to the present embodiment, the functional surfaces (front surface 11 a and back surface 11 b) having a large area in the substantially flat electronic component 11 are joined surfaces (first surfaces) of the members of the casing 13 including the first casing 21 and the second casing 22. Since it is not parallel to the end face 21 b) of the casing 21 but is arranged in a direction substantially orthogonal, the number of electronic components 11 can be increased with respect to the wafer (first wafer 51) constituting the casing 13. . Therefore, the number of electronic component packages 10 taken out from the wafer can be increased. That is, the electronic components 11 can be arranged with high density with respect to the first wafer 51 and the second wafer 52, and the first wafer 51 and the second wafer 52 can be used effectively.

また、電子部品11の表面11aおよび裏面11bの両面が機能面であり、電子部品11の側面11cと第一ケーシング21の凹部20の底面20aとが接するように構成したため、電子部品11の側面11cと第一ケーシング21の凹部20の底面20aとの間に導電性ペーストからなる導電材料15を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。   Further, since both the front surface 11a and the back surface 11b of the electronic component 11 are functional surfaces and the side surface 11c of the electronic component 11 and the bottom surface 20a of the recess 20 of the first casing 21 are in contact with each other, the side surface 11c of the electronic component 11 is configured. By arranging the conductive material 15 made of a conductive paste between the first casing 21 and the bottom surface 20a of the concave portion 20 of the first casing 21, electrical conduction can be easily and reliably achieved.

また、電子部品11の機能面(表面11aおよび裏面11b)と、ケーシング13における電子部品11の実装面(第一ケーシング21の凹部20の底面20a)とが、略直交するように配置したため、電子部品11をケーシング13に実装する際に、実装面積を小さくすることができる。したがって、ケーシング13を構成するウエハに対して電子部品11を数多く配置することができ、ウエハからの取出個数を多くすることができる。   Moreover, since the functional surfaces (front surface 11a and back surface 11b) of the electronic component 11 and the mounting surface of the electronic component 11 in the casing 13 (the bottom surface 20a of the recess 20 of the first casing 21) are arranged so as to be substantially orthogonal, the electronic When the component 11 is mounted on the casing 13, the mounting area can be reduced. Therefore, a large number of electronic components 11 can be arranged on the wafer constituting the casing 13, and the number of wafers taken out from the wafer can be increased.

また、第一ケーシング21の凹部20内に複数の電子部品11を収容できるようにするとともに、凹部20の底面20aに複数の電子部品11間を電気的に接続する配線17を形成したため、電子部品11を凹部20の所望の位置に実装するだけで、複数の電子部品11間を電気的に接続することができる。したがって、複数の電子部品11を実装した電子部品パッケージ10の製造について、歩留まりを向上することができる。   In addition, since the plurality of electronic components 11 can be accommodated in the recess 20 of the first casing 21 and the wiring 17 that electrically connects the plurality of electronic components 11 is formed on the bottom surface 20a of the recess 20, the electronic component The plurality of electronic components 11 can be electrically connected by simply mounting 11 at a desired position of the recess 20. Therefore, it is possible to improve the yield for manufacturing the electronic component package 10 on which the plurality of electronic components 11 are mounted.

また、第一ケーシング21の凹部20の側面33,34に、電子部品11を係合可能な一対の係合凹部36,36を形成したため、電子部品11を正確な位置に、かつ、短時間で高効率に実装することができる。   In addition, since the pair of engaging recesses 36 and 36 that can engage the electronic component 11 is formed on the side surfaces 33 and 34 of the recess 20 of the first casing 21, the electronic component 11 can be placed in an accurate position in a short time. It can be mounted with high efficiency.

さらに、係合凹部36に第一テーパ37および第二テーパ38を形成したため、電子部品11を実装箇所の近傍まで搬送すると、あとは第一テーパ37および第二テーパ38に案内されて、電子部品11を正確な位置に導くことができ、所望の位置に実装することができる。なお、電子部品11の側面に第一テーパ37および第二テーパ38と当接可能なテーパ部を形成してもよい。   Furthermore, since the first taper 37 and the second taper 38 are formed in the engaging recess 36, when the electronic component 11 is transported to the vicinity of the mounting location, the electronic tape is guided to the first taper 37 and the second taper 38, and then the electronic component. 11 can be guided to an accurate position and can be mounted at a desired position. Note that a taper portion capable of contacting the first taper 37 and the second taper 38 may be formed on the side surface of the electronic component 11.

また、上述した製造方法によれば、第一ウエハ51に電子部品11を収容するための凹部20を形成し、第二ウエハ52は電子部品11を収容するための加工を施すことなく第一ウエハ51と接合するだけでケーシング13を形成することができる。したがって、ケーシング13を容易に製造することができる。また、このようにウエハレベルで電子部品パッケージ10を製造するため、製造工程を簡略化することができる。   Further, according to the manufacturing method described above, the concave portion 20 for accommodating the electronic component 11 is formed in the first wafer 51, and the second wafer 52 is processed without being processed for accommodating the electronic component 11. The casing 13 can be formed simply by joining to 51. Therefore, the casing 13 can be easily manufactured. In addition, since the electronic component package 10 is manufactured at the wafer level in this way, the manufacturing process can be simplified.

さらに、本実施形態の電子部品パッケージ10は、水晶振動子が収容される略円筒状のカンパッケージと異なり、突出した電極(外部電極)が形成されないため、実装しやすい。また、電子部品パッケージ10は、略平板板状の電子部品11を略直方体形状の凹部20内に収容しているため、表面実装部品として親和性を高くすることができる。さらに、ケーシング13の第二ケーシング52を金属リッドで構成した場合に、第二ケーシング52と電子部品11の機能面とが直交する方向に配置構成されており、第二ケーシング52と平行となる面が小さいため、寄生容量が小さくなる。   Furthermore, unlike the substantially cylindrical can package in which the crystal resonator is accommodated, the electronic component package 10 of the present embodiment is easy to mount because no protruding electrode (external electrode) is formed. In addition, since the electronic component package 10 accommodates the substantially flat plate-like electronic component 11 in the substantially rectangular parallelepiped concave portion 20, the affinity as a surface-mounted component can be increased. Further, when the second casing 52 of the casing 13 is configured by a metal lid, the second casing 52 and the functional surface of the electronic component 11 are arranged and configured in a direction orthogonal to each other, and are surfaces parallel to the second casing 52. Is small, the parasitic capacitance is small.

なお、本実施形態のように電子部品11を複数収容した電子部品パッケージ10は、温度による特性の変化を補正する必要があるデバイス(例えば、水晶振動子、加速度センサ、角速度センサ、ICなど)と、温度センサとを同時に実装するようなものに利用でき、温度補正の精度を向上することができる。また、MEMSデバイスとドライバICとを同一パッケージ内に実装することにより、MEMSとIC間の電気特性を向上させ、消費電力の削減を実現することができる。   Note that the electronic component package 10 containing a plurality of electronic components 11 as in this embodiment includes a device (for example, a crystal resonator, an acceleration sensor, an angular velocity sensor, an IC, etc.) that needs to correct changes in characteristics due to temperature. Therefore, it can be used for mounting a temperature sensor at the same time, and the accuracy of temperature correction can be improved. Further, by mounting the MEMS device and the driver IC in the same package, the electrical characteristics between the MEMS and the IC can be improved, and the power consumption can be reduced.

(第二実施形態)
次に、本発明に係る電子部品パッケージの第二実施形態を図10に基づいて説明する。なお、本実施形態は、第一実施形態と配線の形成箇所が異なるのみであり、その他の構成は略同一であるため、同一箇所には同一符号を付して詳細な説明は省略する。
図10に示すように、電子部品パッケージ110は、複数の電子部品11と、電子部品11を覆うケーシング13と、電子部品11とケーシング13との接合箇所に配された導電材料15と、を備えている。
(Second embodiment)
Next, a second embodiment of the electronic component package according to the present invention will be described with reference to FIG. Note that the present embodiment is different from the first embodiment only in the location where the wiring is formed, and the other configurations are substantially the same, so the same portions are denoted by the same reference numerals and detailed description thereof is omitted.
As shown in FIG. 10, the electronic component package 110 includes a plurality of electronic components 11, a casing 13 that covers the electronic components 11, and a conductive material 15 that is disposed at a joint portion between the electronic components 11 and the casing 13. ing.

ここで、複数の電子部品11を電気的に接続する配線17が、凹部20の底面20a(実装面)に形成されるとともに、第二ケーシング22における電子部品11を介して底面20aに対向する表面22aにも形成されている。また、電子部品11の側面11cと相対する側面11d付近には電極12が適宜形成されており、第二ケーシング22の表面22aに塗布された導電材料15と電気的に接続されている。   Here, the wiring 17 that electrically connects the plurality of electronic components 11 is formed on the bottom surface 20a (mounting surface) of the recess 20, and the surface facing the bottom surface 20a via the electronic components 11 in the second casing 22 22a is also formed. Further, an electrode 12 is appropriately formed in the vicinity of the side surface 11d facing the side surface 11c of the electronic component 11 and is electrically connected to the conductive material 15 applied to the surface 22a of the second casing 22.

本実施形態においては、複数の電子部品11を第一ケーシング21内の所望の位置に実装した後に、第二ケーシング22を接合することにより、複数の電子部品11間が電子部品11の側面11cおよび側面11dにおいて電気的に接続されるため、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線17を形成可能な領域が増えるため、配線17の設計自由度を向上することができる。   In the present embodiment, after mounting the plurality of electronic components 11 at desired positions in the first casing 21, the second casing 22 is joined, so that the side surfaces 11 c of the electronic components 11 and the plurality of electronic components 11 are connected. Since the side surface 11d is electrically connected, the amount of wiring can be increased, so that the wiring capacity per line can be reduced. Further, since the area where the wiring 17 can be formed increases, the degree of freedom in designing the wiring 17 can be improved.

また、凹部20の底面20aおよび第二ケーシング22の表面22aにインクジェットプリンタなどにより配線17を形成した後、導電材料15を適宜塗布して電子部品11を実装するだけで電子部品パッケージ110が形成されるため、従来の方法よりも容易に電子部品パッケージ110を製造することができ、歩留まりを向上することができる。   Further, after the wiring 17 is formed on the bottom surface 20a of the recess 20 and the surface 22a of the second casing 22 by an ink jet printer or the like, the electronic component package 110 is formed by simply applying the conductive material 15 and mounting the electronic component 11. Therefore, the electronic component package 110 can be manufactured more easily than the conventional method, and the yield can be improved.

(第三実施形態)
次に、本発明に係る電子部品パッケージの第三実施形態を図11に基づいて説明する。なお、本実施形態は、第一実施形態と配線の形成箇所が異なるのみであり、その他の構成は略同一であるため、同一箇所には同一符号を付して詳細な説明は省略する。
図11に示すように、電子部品パッケージ210は、複数の電子部品11と、電子部品11を覆うケーシング13と、電子部品11とケーシング13との接合箇所に配された導電材料15と、を備えている。
(Third embodiment)
Next, a third embodiment of the electronic component package according to the present invention will be described with reference to FIG. Note that the present embodiment is different from the first embodiment only in the location where the wiring is formed, and the other configurations are substantially the same, so the same portions are denoted by the same reference numerals and detailed description thereof is omitted.
As shown in FIG. 11, the electronic component package 210 includes a plurality of electronic components 11, a casing 13 that covers the electronic components 11, and a conductive material 15 that is disposed at a joint portion between the electronic components 11 and the casing 13. ing.

ここで、複数の電子部品11を電気的に接続する配線17が、凹部20の底面20a(実装面)でなく、第一ケーシング21における底面20aの外側面21aに形成されている。また、第一ケーシング21における導電材料15が形成された位置には貫通電極18が形成され、導電材料15と配線17とが電気的に接続されている。   Here, the wiring 17 that electrically connects the plurality of electronic components 11 is formed not on the bottom surface 20 a (mounting surface) of the recess 20 but on the outer surface 21 a of the bottom surface 20 a of the first casing 21. Further, a through electrode 18 is formed at a position where the conductive material 15 is formed in the first casing 21, and the conductive material 15 and the wiring 17 are electrically connected.

本実施形態においては、第一ケーシング21における実装面(凹部20の底面20a)が形成された反対側の外側面21aに配線17を形成し、配線17と電子部品11の電極12とを貫通電極18で導通すると、複数の電子部品11間を電気的に接続することができる。つまり、第一ケーシング21の露出した外側面21aに配線17を形成すればよいため、容易に配線17を形成することができ、従来の方法よりも容易に複数の電子部品11間を電気的に接続することができる。したがって、歩留まりを向上することができる。
また、実装面(凹部20の底面20a)にも配線17を形成することにより、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線17を形成可能な領域が増えるため、配線17の設計自由度を向上することができる。
In the present embodiment, the wiring 17 is formed on the outer surface 21a opposite to the mounting surface (the bottom surface 20a of the recess 20) in the first casing 21, and the wiring 17 and the electrode 12 of the electronic component 11 are connected to the through electrode. When conducting at 18, the plurality of electronic components 11 can be electrically connected. That is, since the wiring 17 may be formed on the exposed outer surface 21a of the first casing 21, the wiring 17 can be easily formed, and the plurality of electronic components 11 can be electrically connected more easily than the conventional method. Can be connected. Therefore, the yield can be improved.
Moreover, since the wiring amount can be increased by forming the wiring 17 also on the mounting surface (the bottom surface 20a of the recess 20), the wiring capacity per one can be reduced. Further, since the area where the wiring 17 can be formed increases, the degree of freedom in designing the wiring 17 can be improved.

尚、本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な形状や構成等は一例にすぎず、適宜変更が可能である。
例えば、本実施形態では、ケーシングにガラス基板を用いた場合の説明をしたが、シリコンやセラミック、金属基板を用いることも可能である。
また、本実施形態では、ウエハに凹部および係合部を形成する際に、プレス加工により形成する場合の説明をしたが、エッチング(ドライエッチング)により凹部および係合部を形成してもよい。
また、本実施形態では、複数の電子部品が平行に積層配列された場合の説明をしたが、電子部品の配列はこれに限らず、自由に配置することができる。
さらに、本実施形態では、ケーシングにテーパを設けて電子部品を所定の位置に容易に案内できるようにした場合について説明したが、テーパなどのガイドは必ずしも設ける必要はない。ガイドを設けないことにより、ケーシングの製造(加工)を容易にすることができる。
Note that the present invention is not limited to the above-described embodiment, and includes various modifications made to the above-described embodiment without departing from the spirit of the present invention. That is, the specific shapes, configurations, and the like given in the embodiment are merely examples, and can be changed as appropriate.
For example, in this embodiment, the case where a glass substrate is used for the casing has been described, but silicon, ceramic, or a metal substrate can also be used.
Further, in the present embodiment, the case where the recess and the engaging portion are formed on the wafer by the press working has been described. However, the recess and the engaging portion may be formed by etching (dry etching).
In the present embodiment, the case where a plurality of electronic components are stacked in parallel is described. However, the arrangement of electronic components is not limited to this, and the electronic components can be freely arranged.
Furthermore, in the present embodiment, a case has been described in which a taper is provided on the casing so that the electronic component can be easily guided to a predetermined position. However, a guide such as a taper is not necessarily provided. By not providing the guide, the casing can be easily manufactured (processed).

そして、本実施形態では、ケーシング13を第一ケーシング21と第二ケーシング22とで構成した場合の説明をしたが、図12に示すように、第一ケーシング21を二分割して、ケーシング21A,21B,22で構成してもよい。このように構成することで、上述した実施形態で凹部の底面に配線17を形成したが、配線17を形成する際に奥行が深い凹部の底面でなく、平坦面(ケーシング21Aの表面)に配線17を形成することができるため、配線17をより簡単に形成することができる。   And in this embodiment, although the case where the casing 13 was comprised with the 1st casing 21 and the 2nd casing 22 was demonstrated, as shown in FIG. 12, the 1st casing 21 is divided | segmented into two and casing 21A, 21B and 22 may be used. With this configuration, the wiring 17 is formed on the bottom surface of the recess in the above-described embodiment. However, when forming the wiring 17, the wiring is not formed on the bottom surface of the recess having a deep depth, but on a flat surface (the surface of the casing 21A). Since 17 can be formed, the wiring 17 can be formed more easily.

本発明の第一実施形態における電子部品パッケージの分解斜視図である。It is a disassembled perspective view of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの上面図(第一ケーシングの上面図)である。It is a top view of the electronic component package in the first embodiment of the present invention (a top view of the first casing). 図2のA−A線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(1)である。It is explanatory drawing (1) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(2)である。It is explanatory drawing (2) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(3)である。It is explanatory drawing (3) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(4)である。It is explanatory drawing (4) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(5)である。It is explanatory drawing (5) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(6)である。It is explanatory drawing (6) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの側面断面図である。It is side surface sectional drawing of the electronic component package in 2nd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの側面断面図である。It is side surface sectional drawing of the electronic component package in 3rd embodiment of this invention. 本発明の実施形態における電子部品パッケージの別の態様を示す側面断面図である。It is side surface sectional drawing which shows another aspect of the electronic component package in embodiment of this invention.

符号の説明Explanation of symbols

10…電子部品パッケージ 11…電子部品 11a…表面(機能面) 11b…裏面(機能面) 13…ケーシング 17…配線 18…貫通電極 20…凹部 20a…底面(実装面) 21…第一ケーシング(構成部材) 21a…外側面 21b…端面(接合面) 22…第二ケーシング(構成部材) 22a…表面(実装面に対向する面) 31…側面 32…側面 36…係合凹部(係合部) 37…第一テーパ(テーパ) 38…第二テーパ(テーパ)   DESCRIPTION OF SYMBOLS 10 ... Electronic component package 11 ... Electronic component 11a ... Front surface (functional surface) 11b ... Back surface (functional surface) 13 ... Casing 17 ... Wiring 18 ... Through-electrode 20 ... Recess 20a ... Bottom surface (mounting surface) 21 ... First casing (Configuration) 21a ... Outer surface 21b ... End surface (joint surface) 22 ... Second casing (component) 22a ... Front surface (surface facing the mounting surface) 31 ... Side surface 32 ... Side surface 36 ... Engaging recess (engaging portion) 37 ... first taper (taper) 38 ... second taper (taper)

Claims (9)

複数の電子部品と、
該複数の電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有する電子部品パッケージにおいて、
前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、
前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、
前記機能面と垂直な面内に前記複数の電子部品間を電気的に接続する配線が形成されていることを特徴とする電子部品パッケージ。
Multiple electronic components,
In an electronic component package having a casing formed by joining a plurality of constituent members so as to cover the plurality of electronic components,
The functional surface of the electronic component and the joint surface between the constituent members of the casing are arranged so as to intersect,
The functional surface of the electronic component and the mounting surface of the electronic component in the casing are arranged to intersect,
An electronic component package, wherein wiring for electrically connecting the plurality of electronic components is formed in a plane perpendicular to the functional surface.
前記ケーシングに、前記実装面に対して前記電子部品を位置決め可能な係合部が形成されていることを特徴とする請求項1に記載の電子部品パッケージ。   The electronic component package according to claim 1, wherein an engagement portion capable of positioning the electronic component with respect to the mounting surface is formed in the casing. 前記係合部にテーパが形成され、前記電子部品を前記実装面に対して水平方向および垂直方向に位置決め可能に構成されていることを特徴とする請求項1または2に記載の電子部品パッケージ。   3. The electronic component package according to claim 1, wherein a taper is formed in the engaging portion so that the electronic component can be positioned in a horizontal direction and a vertical direction with respect to the mounting surface. 前記配線が、前記ケーシングにおける前記実装面上に形成されていることを特徴とする請求項1〜3のいずれかに記載の電子部品パッケージ。   The electronic component package according to claim 1, wherein the wiring is formed on the mounting surface of the casing. 前記ケーシングにおいて、前記電子部品を挟んで対向する一対の面が、前記実装面となっていることを特徴とする請求項1〜4のいずれかに記載の電子部品パッケージ。   5. The electronic component package according to claim 1, wherein a pair of surfaces facing each other with the electronic component interposed therebetween are the mounting surfaces. 前記配線が、前記ケーシングにおける前記実装面の外側面上に形成され、
前記実装面と前記外側面との間に貫通電極が形成されていることを特徴とする請求項1〜5のいずれかに記載の電子部品パッケージ。
The wiring is formed on an outer surface of the mounting surface of the casing;
The electronic component package according to claim 1, wherein a through electrode is formed between the mounting surface and the outer surface.
前記ケーシングが、前記複数の電子部品を収容可能な凹部が形成された第一ケーシングと、前記凹部の開口部を覆う第二ケーシングとで構成され、
前記電子部品の機能面が前記凹部の側面に対向するように配置されていることを特徴とする請求項1〜6のいずれかに記載の電子部品パッケージ。
The casing is composed of a first casing formed with a recess capable of accommodating the plurality of electronic components, and a second casing covering the opening of the recess,
The electronic component package according to claim 1, wherein a functional surface of the electronic component is disposed so as to face a side surface of the recess.
前記複数の電子部品は、出力信号が温度依存性を有するデバイスと、温度センサとを含んでいることを特徴とする請求項1〜7のいずれかに記載の電子部品パッケージ。   The electronic component package according to claim 1, wherein the plurality of electronic components include a device whose output signal has temperature dependence and a temperature sensor. 複数の電子部品と、
該複数の電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有し、
前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、
前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、
前記接合面と平行な面内に前記複数の電子部品間を電気的に接続する配線が形成され、
前記ケーシングが、前記複数の電子部品を収容可能な凹部が形成された第一ケーシングと、前記凹部の開口部を覆う第二ケーシングとで構成された電子部品パッケージの製造方法であって、
前記第一ケーシングを形成する第一ウエハに前記凹部を複数形成する工程と、
該凹部の底面に前記配線を形成するとともに、該配線と前記電子部品とを電気的に接続する導電材料を配置する工程と、
前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品を実装する工程と、
前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、
接合された前記ウエハを個片ごとに分離する工程と、を備えていることを特徴とする電子部品パッケージの製造方法。


Multiple electronic components,
A casing formed by joining a plurality of constituent members so as to cover the plurality of electronic components,
The functional surface of the electronic component and the joint surface between the constituent members of the casing are arranged so as to intersect,
The functional surface of the electronic component and the mounting surface of the electronic component in the casing are arranged to intersect,
A wiring for electrically connecting the plurality of electronic components is formed in a plane parallel to the bonding surface,
The casing is a method of manufacturing an electronic component package comprising a first casing formed with a recess capable of accommodating the plurality of electronic components, and a second casing covering the opening of the recess,
Forming a plurality of the recesses in the first wafer forming the first casing;
Forming the wiring on the bottom surface of the recess, and disposing a conductive material that electrically connects the wiring and the electronic component;
Mounting the electronic component such that the functional surface of the electronic component and the joint surface of the casing intersect;
Bonding the first wafer and the second wafer constituting the second casing;
Separating the bonded wafers into individual pieces, and a method of manufacturing an electronic component package.


JP2008221178A 2008-08-29 2008-08-29 Electronic component package Active JP5246691B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221178A JP5246691B2 (en) 2008-08-29 2008-08-29 Electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221178A JP5246691B2 (en) 2008-08-29 2008-08-29 Electronic component package

Publications (2)

Publication Number Publication Date
JP2010056377A true JP2010056377A (en) 2010-03-11
JP5246691B2 JP5246691B2 (en) 2013-07-24

Family

ID=42071965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221178A Active JP5246691B2 (en) 2008-08-29 2008-08-29 Electronic component package

Country Status (1)

Country Link
JP (1) JP5246691B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827992U (en) * 1981-08-18 1983-02-23 アイホン株式会社 Printed wiring board support structure
JPS62293749A (en) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> Three-dimensional mounting structure of semiconductor device and manufacture thereof
JPH0611390U (en) * 1992-07-15 1994-02-10 株式会社東芝 Electronics
JPH0714979A (en) * 1993-06-17 1995-01-17 Nec Corp Semiconductor device module
JPH10209221A (en) * 1997-01-17 1998-08-07 Internatl Business Mach Corp <Ibm> Electronic integrated circuit package
JP2005518103A (en) * 2002-01-22 2005-06-16 ハネウェル・インターナショナル・インコーポレーテッド High-density three-dimensional integrated circuit package
JP2005340527A (en) * 2004-05-27 2005-12-08 Matsushita Electric Ind Co Ltd Semiconductor device, multi-chip module, method for manufacturing both and lead frame
JP2008166605A (en) * 2006-12-28 2008-07-17 Hitachi Ltd Multi-chip module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827992U (en) * 1981-08-18 1983-02-23 アイホン株式会社 Printed wiring board support structure
JPS62293749A (en) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> Three-dimensional mounting structure of semiconductor device and manufacture thereof
JPH0611390U (en) * 1992-07-15 1994-02-10 株式会社東芝 Electronics
JPH0714979A (en) * 1993-06-17 1995-01-17 Nec Corp Semiconductor device module
JPH10209221A (en) * 1997-01-17 1998-08-07 Internatl Business Mach Corp <Ibm> Electronic integrated circuit package
JP2005518103A (en) * 2002-01-22 2005-06-16 ハネウェル・インターナショナル・インコーポレーテッド High-density three-dimensional integrated circuit package
JP2005340527A (en) * 2004-05-27 2005-12-08 Matsushita Electric Ind Co Ltd Semiconductor device, multi-chip module, method for manufacturing both and lead frame
JP2008166605A (en) * 2006-12-28 2008-07-17 Hitachi Ltd Multi-chip module

Also Published As

Publication number Publication date
JP5246691B2 (en) 2013-07-24

Similar Documents

Publication Publication Date Title
US7829993B2 (en) Semiconductor apparatus
JP2013098209A (en) Circuit board, electronic device, electronic equipment, and circuit board manufacturing method
JP5213614B2 (en) Piezoelectric device and manufacturing method thereof
JP2009232150A (en) Piezoelectric device, and method of manufacturing piezoelectric device
JP5494947B2 (en) Manufacturing method of electronic device and manufacturing method of electronic module
JP5376490B2 (en) Manufacturing method of electronic component package
CN102148611A (en) Piezoelectric vibrator and oscillator using the same
JP2006054321A (en) Package for electronic component and piezoelectric oscillator employing the package
JP5246691B2 (en) Electronic component package
JP2016039190A (en) Semiconductor device
JP5101093B2 (en) Piezoelectric oscillator and manufacturing method thereof
JP2008219348A (en) Manufacturing method of piezoelectric device, and piezoelectric device
JP4585908B2 (en) Method for manufacturing piezoelectric device
JP2006311310A (en) Piezoelectric vibrator
JP5376492B2 (en) Electronic component package and method of manufacturing electronic component package
JP2009088699A (en) Manufacturing method of piezoelectric device and piezoelectric device
JP6538401B2 (en) Piezoelectric device and method of manufacturing the same
JP5376491B2 (en) Manufacturing method of electronic component package
JP5632031B2 (en) Manufacturing method of electronic component package
JP2006197477A (en) Package for piezoelectric device and piezoelectric device using same
JP2008167123A (en) Method of manufacturing piezoelectric oscillator
JP5631548B2 (en) Electronic component package
JP5184427B2 (en) Electronic component package and method of manufacturing electronic component package
JP5200292B2 (en) Electronic component package and method of manufacturing electronic component package
JP2012235243A (en) Piezoelectric device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130403

R150 Certificate of patent or registration of utility model

Ref document number: 5246691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250