JP5376491B2 - Manufacturing method of electronic component package - Google Patents

Manufacturing method of electronic component package Download PDF

Info

Publication number
JP5376491B2
JP5376491B2 JP2008218325A JP2008218325A JP5376491B2 JP 5376491 B2 JP5376491 B2 JP 5376491B2 JP 2008218325 A JP2008218325 A JP 2008218325A JP 2008218325 A JP2008218325 A JP 2008218325A JP 5376491 B2 JP5376491 B2 JP 5376491B2
Authority
JP
Japan
Prior art keywords
electronic component
casing
wafer
manufacturing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008218325A
Other languages
Japanese (ja)
Other versions
JP2010056225A (en
Inventor
大 富松
竜太 光末
尚範 濱尾
利光 師岡
孝史 皿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008218325A priority Critical patent/JP5376491B2/en
Publication of JP2010056225A publication Critical patent/JP2010056225A/en
Application granted granted Critical
Publication of JP5376491B2 publication Critical patent/JP5376491B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component package which allows more electronic components to be used through a wafer, and allows even an electronic component having functional surfaces on both sides to be electrically connected easily and surely, and to provide a method of manufacturing the electronic component package. <P>SOLUTION: In the electronic component package 10 having an electronic component 11 and a casing 13 formed by bonding a plurality of structural components so that the electronic component is covered, the functional surfaces 11a and 11b of the electronic component and bonding surfaces 21a and 21b between the structural members 21, 22 and 23 of the casing are disposed so as to cross each other. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は電子部品パッケージの製造方法に関するものである。 The present invention relates to a method for manufacturing an electronic component package.

近年、電子部品の一つとして、半導体プロセス技術を用いて一つの基板に機械的構造と電子回路とを集積させた微小デバイスであるMEMS(Micro Electro Mechanical System)デバイスが注目されている。このMEMSデバイスは、半導体技術を利用して製造されることから、加工精度の高さ、量産の容易さ、電子回路と機械的構造とを一体形成することで精密な動作制御が可能などといった利点があり、IT関連のみならず、通信や化学、医療やバイオなどといった様々な分野に応用され始めている。   In recent years, attention has been paid to MEMS (Micro Electro Mechanical System) devices, which are micro devices in which a mechanical structure and an electronic circuit are integrated on a single substrate using semiconductor process technology. Since this MEMS device is manufactured using semiconductor technology, it has advantages such as high processing accuracy, ease of mass production, and precise operation control by integrally forming an electronic circuit and a mechanical structure. It is beginning to be applied not only to IT but also to various fields such as communication, chemistry, medicine and biotechnology.

このMEMSデバイスなどの電子部品は、一般的に、内部にキャビティが形成されたパッケージに収容されている(例えば、特許文献1参照)。特許文献1の表面実装型圧電デバイスは、平板状のパッケージ本体と、パッケージ本体上に支持した圧電振動素子(電子部品)を含むパッケージ本体上の空間を包囲した状態で固定される逆碗状の金属リッドと、からなり、パッケージ本体の上面周縁に沿って形成された金属メッキ壁と、金属メッキ壁の内側のスルーホールの各上側開口を塞ぐようにパッケージ本体上面にそれぞれ配置され、かつ、圧電振動素子を支持する内部電極と、パッケージ本体下面に配置された金属メッキ外部電極と、を備えたものである。
特開2003−87071号公報
Electronic components such as MEMS devices are generally accommodated in a package having a cavity formed therein (see, for example, Patent Document 1). The surface-mount type piezoelectric device of Patent Document 1 is an inverted saddle-like shape that is fixed in a state of surrounding a space on a package body including a flat package body and a piezoelectric vibration element (electronic component) supported on the package body. A metal lid formed on the upper surface of the package main body so as to close each upper opening of the through hole inside the metal plated wall, and a piezoelectric plate. An internal electrode that supports the vibration element, and a metal-plated external electrode disposed on the lower surface of the package body are provided.
JP 2003-87071 A

ところで、特許文献1の表面実装型圧電デバイスは、平板状のパッケージ本体と略平行に圧電振動素子(電子部品)が配され、圧電振動素子の上方から逆碗状の金属リッドを被せるようにして形成されている。つまり、パッケージ本体と金属リッドとの接合面が、圧電振動素子の機能面と略平行になっている。このように構成すると、パッケージ本体を構成するウエハの表面と電子部品において面積が大きい機能面とが平行になるように配置され、ウエハ上に載置可能な電子部品の個数が限られるという問題がある。また、両面が機能面として構成された電子部品を実装する場合、電子部品の両面と電気的に導通をとるためには、電子部品の機能面と内部電極との間に導通可能な貫通電極やワイヤボンディングなどの配線を新たに形成する必要がある。したがって、機能面を両面に有する電子部品の場合、従来の製造方法では生産効率が悪い。   By the way, in the surface mount type piezoelectric device of Patent Document 1, a piezoelectric vibration element (electronic component) is arranged substantially parallel to the flat package body, and a reverse lid-shaped metal lid is covered from above the piezoelectric vibration element. Is formed. That is, the joint surface between the package body and the metal lid is substantially parallel to the functional surface of the piezoelectric vibration element. With this configuration, there is a problem that the surface of the wafer constituting the package body and the functional surface having a large area in the electronic component are arranged in parallel, and the number of electronic components that can be placed on the wafer is limited. is there. In addition, when mounting an electronic component having both functional surfaces, in order to electrically connect to both surfaces of the electronic component, a through electrode that can be electrically connected between the functional surface of the electronic component and the internal electrode It is necessary to newly form wiring such as wire bonding. Therefore, in the case of an electronic component having both functional surfaces, the production efficiency is poor in the conventional manufacturing method.

そこで、本発明は、上述の事情に鑑みてなされたものであり、ウエハからの取出個数を多くできるとともに、機能面を両面に有する電子部品でも容易に、かつ、確実に電気的に導通可能な電子部品パッケージの製造方法を提供するものである。 Accordingly, the present invention has been made in view of the above-described circumstances, and can increase the number of wafers taken out from a wafer and can easily and reliably electrically conduct even an electronic component having functional surfaces on both sides. An electronic component package manufacturing method is provided.

上記の課題を解決するために、本発明は以下の手段を提供する。
本発明に係る電子部品パッケージの製造方法は、電子部品と、該電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有し、前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、前記ケーシングが、前記電子部品を収容可能な貫通孔が形成された第一ケーシングと、前記貫通孔の両端開口部を覆う第二ケーシングおよび第三ケーシングとで構成され、前記電子部品の機能面が前記貫通孔の内周面に対向するように配置された電子部品パッケージの製造方法において、前記第一ケーシングを形成する第一ウエハに前記貫通孔を複数形成する工程と、前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品を実装する工程と、前記第一ウエハと、前記第三ケーシングを構成する第三ウエハとを接合する工程と、接合された前記ウエハを個片ごとに分離する工程と、を備えていることを特徴としている。
In order to solve the above problems, the present invention provides the following means.
An electronic component package manufacturing method according to the present invention includes an electronic component and a casing formed by joining a plurality of constituent members so as to cover the electronic component, and the functional surface of the electronic component, the bonding surface between casing components may Rutotomoni are arranged to intersect, and the functional surface of the electronic part, the mounting surface of the electronic component in the casing is arranged so as to intersect the casing The first casing formed with a through-hole capable of accommodating the electronic component, and the second casing and the third casing covering both end openings of the through-hole, and the functional surface of the electronic component is the through-hole. inner in arranged a method for producing an electronic component package so as to face the circumferential surface, a step of forming a plurality of the through hole in the first wafer to form the said first casing, said first A step of bonding the air-conditioner and a second wafer constituting the second casing, a step of mounting the electronic component such that a functional surface of the electronic component and a bonding surface of the casing intersect, and the first The method includes a step of bonding the wafer and a third wafer constituting the third casing, and a step of separating the bonded wafer into individual pieces.

このように構成することで、第一ウエハに電子部品を収容するための貫通孔を形成し、第二ウエハおよび第三ウエハは加工を施すことなく第一ウエハと接合するだけでケーシングを形成することができる。したがって、ケーシングを容易に製造することができる。また、一般的に電子部品の中で面積が大きい機能面が貫通孔の内周面に対向するように貫通孔を形成すればよい。つまり、平面視において第一ウエハに形成する貫通孔の大きさを最小限にすることができ、ウエハに対して貫通孔の数を多く形成することができる。したがって、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面と第二ウエハまたは第三ウエハの表面とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、第二ウエハまたは第三ウエハの表面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。   With this configuration, a through hole for accommodating electronic components is formed in the first wafer, and the second wafer and the third wafer form a casing simply by joining to the first wafer without being processed. be able to. Therefore, the casing can be easily manufactured. Moreover, what is necessary is just to form a through-hole so that the functional surface with a large area may generally oppose the inner peripheral surface of a through-hole in an electronic component. That is, the size of the through-hole formed in the first wafer in a plan view can be minimized, and the number of through-holes can be increased with respect to the wafer. Therefore, the number of electronic component packages extracted from the wafer can be increased. When both the front and back surfaces of the electronic component are functional surfaces, the side surface of the electronic component and the surface of the second or third wafer are configured to contact each other. While being formed in the vicinity, electrical conduction can be easily and reliably achieved by disposing a conductive material such as a conductive paste between the surface of the second wafer or the third wafer.

また、前記電子部品を実装する工程では、前記電子部品を前記貫通孔内に挿入するとともに、前記ケーシングにおける前記電子部品の実装面に形成された導電材料が、前記機能面上に形成された電極に回り込むまで前記電子部品を押し込むことを特徴としている。 Further, in the step of mounting the electronic component, the electronic component is inserted into the through hole, and the conductive material formed on the mounting surface of the electronic component in the casing is an electrode formed on the functional surface. The electronic component is pushed in until it goes around .

本発明に係る電子部品パッケージの製造方法によれば、一般的に電子部品の中で面積が大きい機能面が、複数の部材からなるケーシングの部材同士の接合面と平行でなくなるため、例えば、ケーシングをウエハで形成する際に、ウエハに対して電子部品の配置個数を多くすることができる。つまり、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面とケーシングの内面とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、ケーシングの内面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。


According to the method for manufacturing an electronic component package according to the present invention, a functional surface having a large area in an electronic component is generally not parallel to a joint surface between members of a casing made of a plurality of members. When the wafer is formed with a wafer, the number of electronic components arranged on the wafer can be increased. That is, the number of electronic component packages extracted from the wafer can be increased. In addition, when both the front and back surfaces of the electronic component are functional surfaces, since the side surface of the electronic component and the inner surface of the casing are in contact, while forming the electrodes on the front and back surfaces of the electronic component near the side surface, By providing a conductive material such as a conductive paste between the inner surface of the casing and the inner surface of the casing, electrical conduction can be easily and reliably obtained.


(第一実施形態)
次に、本発明に係る電子部品パッケージの第一実施形態を図1〜図12に基づいて説明する。
図1〜図3に示すように、電子部品パッケージ10は、平板状の電子部品11と、電子部品11を覆うケーシング13と、電子部品11とケーシング13との接合箇所に配された導電材料15と、ケーシング13の外周面に配された外部電極17と、導電材料15と外部電極17との間を電気的に接続する配線部19と、を備えている。
(First embodiment)
Next, a first embodiment of an electronic component package according to the present invention will be described with reference to FIGS.
As shown in FIGS. 1 to 3, the electronic component package 10 includes a flat electronic component 11, a casing 13 that covers the electronic component 11, and a conductive material 15 that is disposed at a joint between the electronic component 11 and the casing 13. And an external electrode 17 disposed on the outer peripheral surface of the casing 13, and a wiring portion 19 that electrically connects the conductive material 15 and the external electrode 17.

電子部品11は、例えばICや水晶振動子などで構成されており、その表面11aおよび裏面11bに機能面を有している。また、電子部品11の側面11cは、第二ケーシング22の表面22cに設けられた導電性ペーストからなる導電材料15に接合されている。さらに、表面11aおよび裏面11bにおける側面11c近傍には電極12が形成されている。   The electronic component 11 is composed of, for example, an IC or a crystal resonator, and has functional surfaces on the front surface 11a and the back surface 11b. Further, the side surface 11 c of the electronic component 11 is joined to a conductive material 15 made of a conductive paste provided on the surface 22 c of the second casing 22. Further, an electrode 12 is formed in the vicinity of the side surface 11c on the front surface 11a and the back surface 11b.

ケーシング13は、例えばシリコンで形成された外形略直方体で、内部に空洞が形成された部材である。本実施形態では、電子部品11を収容可能な貫通孔20が形成された第一ケーシング21と、第一ケーシング21の貫通孔20の両端をそれぞれ閉塞する第二ケーシング22および第三ケーシング23と、で構成されている。   The casing 13 is a member having a substantially rectangular parallelepiped shape made of, for example, silicon and having a cavity formed therein. In the present embodiment, a first casing 21 in which a through hole 20 that can accommodate the electronic component 11 is formed, a second casing 22 and a third casing 23 that respectively close both ends of the through hole 20 of the first casing 21, It consists of

第一ケーシング21の貫通孔20の内周面31と電子部品11の表面11aとが対向し、貫通孔20の内周面32と電子部品11の裏面11bとが対向するように配置されている。なお、内周面31および32は、互いに対向する面であり、貫通孔20の4面ある内周面のうち、面積の大きい方の内周面である。   It arrange | positions so that the internal peripheral surface 31 of the through-hole 20 of the 1st casing 21 and the surface 11a of the electronic component 11 may oppose, and the internal peripheral surface 32 of the through-hole 20 and the back surface 11b of the electronic component 11 oppose. . The inner peripheral surfaces 31 and 32 are surfaces facing each other, and are inner peripheral surfaces having a larger area among the four inner peripheral surfaces of the through hole 20.

第二ケーシング22および第三ケーシング23は平板状の部材であり、第一ケーシング21の端面21a,21bにおいて、陽極接合や接着剤接合、または金や錫を用いたはんだ接合などによりそれぞれ接合されている。また、第二ケーシング22には貫通孔25が形成されており(本実施形態では2個)、貫通孔25の内部に導電性ペーストなどを充填することによって貫通電極27が形成されている。   The second casing 22 and the third casing 23 are flat members, and are joined to the end faces 21a and 21b of the first casing 21 by anodic bonding, adhesive bonding, or solder bonding using gold or tin, respectively. Yes. The second casing 22 has through holes 25 (two in the present embodiment), and the through electrodes 27 are formed by filling the through holes 25 with a conductive paste or the like.

また、第一ケーシング21の外表面21cにおける外部電極17が形成される領域に、切欠部21dが形成されている(本実施形態では2箇所)。さらに、第二ケーシング22の外表面22aにおける貫通電極27と外部電極17との間の領域に、切欠部22bが形成されている。この切欠部22bには導電性ペーストなどからなる配線部19が形成されている。この配線部19により導電材料15と外部電極17とが電気的に接続されている。   Moreover, the notch part 21d is formed in the area | region in which the external electrode 17 is formed in the outer surface 21c of the first casing 21 (in this embodiment, two places). Further, a notch 22 b is formed in a region between the through electrode 27 and the external electrode 17 on the outer surface 22 a of the second casing 22. A wiring portion 19 made of a conductive paste or the like is formed in the cutout portion 22b. The conductive material 15 and the external electrode 17 are electrically connected by the wiring portion 19.

次に、電子部品パッケージ10の製造方法について図4〜図12を用いて説明する。
図4に示すように、平面視における大きさが略同一の3枚の第一〜第三ウエハ51,52,53を準備する。なお、第一ウエハ51の厚さは、電子部品11の機能面を有した表面11a(裏面11b)の幅よりも厚くなっている。つまり、第一ウエハ51が第一ケーシング21の構成部材であり、第二ウエハ52および第三ウエハ53がそれぞれ第二ケーシング22および第三ケーシング53の構成部材である。
Next, a method for manufacturing the electronic component package 10 will be described with reference to FIGS.
As shown in FIG. 4, three first to third wafers 51, 52, 53 having substantially the same size in plan view are prepared. Note that the thickness of the first wafer 51 is larger than the width of the front surface 11 a (back surface 11 b) having the functional surface of the electronic component 11. That is, the first wafer 51 is a constituent member of the first casing 21, and the second wafer 52 and the third wafer 53 are constituent members of the second casing 22 and the third casing 53, respectively.

図5に示すように、第一ウエハ51に貫通孔20を複数形成するとともに、第二ウエハ52に貫通孔25を複数形成する。なお、本実施形態では、一つの貫通孔20に対して、二つの貫通孔25を形成する。   As shown in FIG. 5, a plurality of through holes 20 are formed in the first wafer 51 and a plurality of through holes 25 are formed in the second wafer 52. In the present embodiment, two through holes 25 are formed for one through hole 20.

図6に示すように、第一ウエハ51の一方の面51aと第二ウエハ52の表面52aとを接合する。   As shown in FIG. 6, the one surface 51a of the first wafer 51 and the surface 52a of the second wafer 52 are bonded.

図7に示すように、第二ウエハ52の表面52aにおける貫通孔25に対応する位置に銀ペーストなどからなる導電材料15を形成する。   As shown in FIG. 7, a conductive material 15 made of silver paste or the like is formed at a position corresponding to the through hole 25 on the surface 52 a of the second wafer 52.

図8に示すように、電子部品11を貫通孔20内に挿入する。このとき、電子部品11の機能面を有した表面11aおよび裏面11bが貫通孔20の内周面31,32にそれぞれ対向するように挿入する。また、電子部品11の側面11cが導電材料15に当接し、さらにペースト状の導電材料15が電子部品11の表面11aおよび裏面11bに回り込むまで押し込む。このようにすることで、電子部品11の両面に形成された電極12と導電材料15が電気的に接続される。   As shown in FIG. 8, the electronic component 11 is inserted into the through hole 20. At this time, the electronic component 11 is inserted so that the front surface 11 a and the rear surface 11 b having the functional surfaces face the inner peripheral surfaces 31 and 32 of the through-hole 20. Further, the side surface 11c of the electronic component 11 is brought into contact with the conductive material 15, and further, the paste-like conductive material 15 is pushed in until it wraps around the front surface 11a and the back surface 11b of the electronic component 11. By doing in this way, the electrode 12 formed on both surfaces of the electronic component 11 and the conductive material 15 are electrically connected.

図9に示すように、第一ウエハ51の他方の面51bと第三ウエハ53の表面53aとを接合する。   As shown in FIG. 9, the other surface 51 b of the first wafer 51 and the surface 53 a of the third wafer 53 are bonded.

図10に示すように、第一ウエハ51に切欠部21dを形成するとともに、第二ウエハ52に切欠部22bを形成する。   As shown in FIG. 10, the notch 21 d is formed in the first wafer 51 and the notch 22 b is formed in the second wafer 52.

図11に示すように、貫通孔25、切欠部21dおよび切欠部22bに銀ペーストを流し込み、貫通電極27、外部電極17および配線部19を形成する。   As shown in FIG. 11, silver paste is poured into the through hole 25, the cutout portion 21 d and the cutout portion 22 b to form the through electrode 27, the external electrode 17 and the wiring portion 19.

図12に示すように、第一ウエハ51〜第三ウエハ53を個片ごとに分離して、電子部品パッケージ10の製造が完了する。   As shown in FIG. 12, the first wafer 51 to the third wafer 53 are separated into individual pieces, and the manufacture of the electronic component package 10 is completed.

本実施形態によれば、略平板状の電子部品11において面積が大きい機能面(表面11aおよび裏面11b)が、第一ケーシング21、第二ケーシング22および第三ケーシング23からなるケーシング13の部材同士の接合面と平行でなく、略直交する方向に配置されているため、ケーシング13を構成するウエハ(第一ウエハ51)に対して電子部品11の配置個数を多くすることができる。したがって、ウエハからの電子部品パッケージ10の取出個数を多くすることができる。つまり、第一ウエハ51〜第三ウエハ53に対して高密度に電子部品11を配置することができ、第一ウエハ51〜第三ウエハ53を有効に利用することができる。   According to the present embodiment, the functional surfaces (front surface 11 a and back surface 11 b) having a large area in the substantially flat electronic component 11 are members of the casing 13 including the first casing 21, the second casing 22, and the third casing 23. Therefore, the number of electronic components 11 can be increased with respect to the wafer (first wafer 51) constituting the casing 13. Therefore, the number of electronic component packages 10 taken out from the wafer can be increased. That is, the electronic components 11 can be arranged with high density with respect to the first wafer 51 to the third wafer 53, and the first wafer 51 to the third wafer 53 can be used effectively.

また、電子部品11の表面11aおよび裏面11bの両面が機能面であり、電子部品11の側面11cと第二ケーシング22の表面(第二ウエハ52の表面52a)とが接するように構成したため、電子部品11の側面11cと第二ケーシング22の表面との間に導電性ペーストからなる導電材料15を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。   In addition, since both the front surface 11a and the back surface 11b of the electronic component 11 are functional surfaces, the side surface 11c of the electronic component 11 and the surface of the second casing 22 (the surface 52a of the second wafer 52) are in contact with each other. By disposing the conductive material 15 made of a conductive paste between the side surface 11c of the component 11 and the surface of the second casing 22, electrical conduction can be easily and reliably achieved.

また、電子部品11の機能面(表面11aおよび裏面11b)と、ケーシング13における電子部品11の実装面(第二ウエハ52の表面52a)とが、略直交するように配置したため、電子部品11をケーシング13に実装する際に、実装面積を小さくすることができる。したがって、ケーシング13を構成するウエハに対して電子部品11を数多く配置することができ、ウエハからの取出個数を多くすることができる。   Moreover, since the functional surface (front surface 11a and back surface 11b) of the electronic component 11 and the mounting surface (front surface 52a of the second wafer 52) of the electronic component 11 in the casing 13 are arranged so as to be substantially orthogonal, the electronic component 11 is disposed. When mounted on the casing 13, the mounting area can be reduced. Therefore, a large number of electronic components 11 can be arranged on the wafer constituting the casing 13, and the number of wafers taken out from the wafer can be increased.

また、上述した製造方法によれば、第一ウエハ51に電子部品11を収容するための貫通孔20を形成し、第二ウエハ52および第三ウエハ53は電子部品11を収容するための加工を施すことなく第一ウエハ51と接合するだけでケーシング13を形成することができる。したがって、ケーシング13を容易に製造することができる。また、このようにウエハレベルで電子部品パッケージ10を製造するため、製造工程を簡略化することができる。   Further, according to the manufacturing method described above, the through-hole 20 for accommodating the electronic component 11 is formed in the first wafer 51, and the second wafer 52 and the third wafer 53 are processed to accommodate the electronic component 11. The casing 13 can be formed simply by bonding to the first wafer 51 without being applied. Therefore, the casing 13 can be easily manufactured. In addition, since the electronic component package 10 is manufactured at the wafer level in this way, the manufacturing process can be simplified.

さらに、本実施形態の電子部品パッケージ10は、水晶振動子が収容される略円筒状のカンパッケージと異なり、突出した電極(外部電極)が形成されないため、実装しやすい。また、電子部品パッケージ10は、略平板板状の電子部品11を略直方体形状の貫通孔20内に収容しているため、表面実装部品として親和性を高くすることができる。さらに、ケーシング13の第三ケーシング23を金属リッドで構成した場合に、第三ケーシング23と電子部品11の機能面とが直交する方向に配置構成されており、第三ケーシング23と平行となる面が小さいため、寄生容量が小さくなる。   Furthermore, unlike the substantially cylindrical can package in which the crystal resonator is accommodated, the electronic component package 10 of the present embodiment is easy to mount because no protruding electrode (external electrode) is formed. Moreover, since the electronic component package 10 accommodates the substantially flat plate-like electronic component 11 in the substantially rectangular parallelepiped through-hole 20, the affinity as a surface-mounted component can be increased. Furthermore, when the third casing 23 of the casing 13 is formed of a metal lid, the third casing 23 and the functional surface of the electronic component 11 are arranged and configured in a direction orthogonal to each other, and are parallel to the third casing 23. Is small, the parasitic capacitance is small.

(第二実施形態)
次に、本発明に係る電子部品パッケージの第二実施形態を図13〜図22に基づいて説明する。なお、本実施形態は、第一実施形態とケーシングの構成が異なるのみであり、その他の構成は略同一であるため、同一箇所には同一符号を付して詳細な説明は省略する。
図13、図14に示すように、電子部品パッケージ110は、電子部品11と、電子部品11を覆うケーシング113と、電子部品11とケーシング113との接合箇所に配された導電材料15と、ケーシング113の外周面に配された外部電極17と、導電材料15と外部電極17との間を電気的に接続する配線部19と、を備えている。
(Second embodiment)
Next, a second embodiment of the electronic component package according to the present invention will be described with reference to FIGS. Note that the present embodiment is different from the first embodiment only in the configuration of the casing, and the other configurations are substantially the same. Therefore, the same portions are denoted by the same reference numerals, and detailed description thereof is omitted.
As shown in FIGS. 13 and 14, the electronic component package 110 includes an electronic component 11, a casing 113 that covers the electronic component 11, a conductive material 15 that is disposed at a joint between the electronic component 11 and the casing 113, and a casing. The external electrode 17 disposed on the outer peripheral surface of the 113 and a wiring portion 19 that electrically connects the conductive material 15 and the external electrode 17 are provided.

ケーシング113は、電子部品11の略半分を収容可能な凹部120が形成された第四ケーシング124と、同じく電子部品11の略半分を収容可能な凹部121が形成された第五ケーシング125と、で構成されている。   The casing 113 includes a fourth casing 124 in which a recess 120 capable of accommodating approximately half of the electronic component 11 is formed, and a fifth casing 125 in which a recess 121 capable of accommodating approximately half of the electronic component 11 is formed. It is configured.

第四ケーシング124の凹部120の側面131と電子部品11の表面11aとが対向し、凹部120の側面132と電子部品11の裏面11bとが対向するように配置されている。同様に、第五ケーシング125の凹部121の側面133と電子部品11の表面11aとが対向し、凹部121の側面134と電子部品11の裏面11bとが対向するように配置されている。なお、側面131と側面132、および、側面133と側面134は、互いに対向する面であり、凹部120および凹部121の4面ある側面のうち、面積の大きい方の側面である。   The side surface 131 of the concave portion 120 of the fourth casing 124 and the front surface 11a of the electronic component 11 are opposed to each other, and the side surface 132 of the concave portion 120 and the back surface 11b of the electronic component 11 are opposed to each other. Similarly, the side surface 133 of the concave portion 121 of the fifth casing 125 and the surface 11a of the electronic component 11 are opposed to each other, and the side surface 134 of the concave portion 121 and the back surface 11b of the electronic component 11 are opposed to each other. Note that the side surface 131 and the side surface 132, and the side surface 133 and the side surface 134 are surfaces facing each other, and are the side surfaces having the larger area among the four side surfaces of the recess 120 and the recess 121.

第四ケーシング124と第五ケーシング125とは、それぞれの端面124a,125aにおいて接合されている。また、第四ケーシング124には貫通孔25が形成されており(本実施形態では2個)、貫通孔25の内部に導電性ペーストなどを充填することによって貫通電極27が形成されている。   The 4th casing 124 and the 5th casing 125 are joined in each end surface 124a and 125a. The fourth casing 124 has through holes 25 (two in this embodiment), and the through electrodes 27 are formed by filling the through holes 25 with a conductive paste or the like.

また、第四ケーシング124の外表面124cにおける外部電極17が形成される領域に、切欠部124dが形成されている。さらに、第四ケーシング124の外表面124bにおける貫通電極27と外部電極17との間の領域に、切欠部124eが形成されている。この切欠部124eには配線部19が形成されている。   Further, a notch 124d is formed in a region where the external electrode 17 is formed on the outer surface 124c of the fourth casing 124. Furthermore, a notch 124e is formed in a region between the through electrode 27 and the external electrode 17 on the outer surface 124b of the fourth casing 124. The wiring part 19 is formed in the notch part 124e.

次に、電子部品パッケージ110の製造方法について図15〜図22を用いて説明する。
図15に示すように、平面視における大きさが略同一の2枚の第四、第五ウエハ154,155を準備する。なお、第四ウエハ154が第四ケーシング124の構成部材であり、第五ウエハ155が第五ケーシング125の構成部材である。
Next, a method for manufacturing the electronic component package 110 will be described with reference to FIGS.
As shown in FIG. 15, two fourth and fifth wafers 154 and 155 having substantially the same size in plan view are prepared. The fourth wafer 154 is a constituent member of the fourth casing 124, and the fifth wafer 155 is a constituent member of the fifth casing 125.

図16に示すように、第四ウエハ154に凹部120を複数形成するとともに、第五ウエハ155に凹部121を複数形成する。また、第四ウエハ154の凹部120の底面120aには貫通孔25をさらに形成する。なお、本実施形態では、一つの凹部120に対して、二つの貫通孔25を形成する。   As shown in FIG. 16, a plurality of recesses 120 are formed on the fourth wafer 154 and a plurality of recesses 121 are formed on the fifth wafer 155. Further, a through hole 25 is further formed in the bottom surface 120 a of the recess 120 of the fourth wafer 154. In the present embodiment, two through holes 25 are formed for one recess 120.

図17に示すように、第四ウエハ154の凹部120の底面120aにおける貫通孔25に対応する位置に銀ペーストなどからなる導電材料15を形成する。   As shown in FIG. 17, the conductive material 15 made of silver paste or the like is formed at a position corresponding to the through hole 25 in the bottom surface 120 a of the concave portion 120 of the fourth wafer 154.

図18に示すように、電子部品11を凹部120内に挿入する。このとき、電子部品11の機能面を有した表面11aおよび裏面11bが凹部120の側面131,132にそれぞれ対向するように挿入する。また、電子部品11の側面11cが導電材料15に当接し、さらにペースト状の導電材料15が電子部品11の表面11aおよび裏面11bに回り込むまで押し込む。このようにすることで、電子部品11の両面に形成された電極12と導電材料15が電気的に接続される。   As shown in FIG. 18, the electronic component 11 is inserted into the recess 120. At this time, the electronic component 11 is inserted so that the front surface 11a and the back surface 11b having the functional surfaces face the side surfaces 131 and 132 of the recess 120, respectively. Further, the side surface 11c of the electronic component 11 is brought into contact with the conductive material 15, and further, the paste-like conductive material 15 is pushed in until it wraps around the front surface 11a and the back surface 11b of the electronic component 11. By doing in this way, the electrode 12 formed on both surfaces of the electronic component 11 and the conductive material 15 are electrically connected.

図19に示すように、第四ウエハ154と第五ウエハ155とを接合する。   As shown in FIG. 19, the fourth wafer 154 and the fifth wafer 155 are bonded.

図20に示すように、第四ウエハ154に切欠部124dおよび124eを形成する。   As shown in FIG. 20, notches 124 d and 124 e are formed in the fourth wafer 154.

図21に示すように、貫通孔25、切欠部124dおよび切欠部124eに銀ペーストを流し込み、貫通電極27、外部電極17および配線部19を形成する。   As shown in FIG. 21, silver paste is poured into the through hole 25, the cutout part 124 d and the cutout part 124 e to form the through electrode 27, the external electrode 17 and the wiring part 19.

図22に示すように、第四ウエハ154および第五ウエハ155を個片ごとに分離して、電子部品パッケージ110の製造が完了する。   As shown in FIG. 22, the fourth wafer 154 and the fifth wafer 155 are separated into individual pieces, and the manufacture of the electronic component package 110 is completed.

本実施形態によれば、略平板状の電子部品11において面積が大きい機能面(表面11aおよび裏面11b)が、第四ケーシング124および第五ケーシング125からなるケーシング113の部材同士の接合面と平行でなく、略直交する方向に配置されているため、ケーシング113を構成するウエハ(第四ウエハ154および第五ウエハ155)に対して電子部品11の配置個数を多くすることができる。つまり、第四ウエハ154および第五ウエハ155に対して高密度に電子部品11を配置することができ、第四ウエハ154および第五ウエハ155を有効に利用することができる。   According to the present embodiment, the functional surfaces (the front surface 11 a and the back surface 11 b) having a large area in the substantially flat electronic component 11 are parallel to the joint surfaces of the members of the casing 113 including the fourth casing 124 and the fifth casing 125. In addition, since they are arranged in a substantially orthogonal direction, the number of electronic components 11 can be increased with respect to the wafers (fourth wafer 154 and fifth wafer 155) constituting casing 113. That is, the electronic components 11 can be arranged with high density with respect to the fourth wafer 154 and the fifth wafer 155, and the fourth wafer 154 and the fifth wafer 155 can be used effectively.

また、電子部品11の表面11aおよび裏面11bの両面に機能面を有し、電子部品11の側面11cと第四ケーシング124の凹部120の底面120aとが接するように構成したため、電子部品11の側面11cと凹部120の底面120aとの間に導電性ペーストからなる導電材料15を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。   Moreover, since it has functional surfaces on both the front surface 11a and the back surface 11b of the electronic component 11 and the side surface 11c of the electronic component 11 and the bottom surface 120a of the recess 120 of the fourth casing 124 are in contact with each other, the side surface of the electronic component 11 By arranging the conductive material 15 made of a conductive paste between 11c and the bottom surface 120a of the recess 120, electrical conduction can be easily and reliably achieved.

また、電子部品11の機能面(表面11aおよび裏面11b)と、ケーシング113における電子部品11の実装面(第四ウエハ154の凹部120の底面120a)とが、略直交するように配置したため、電子部品11をケーシング113に実装する際に、実装面積を小さくすることができる。したがって、ケーシング113を構成するウエハに対して電子部品11を数多く配置することができ、ウエハからの取出個数を多くすることができる。   Further, since the functional surfaces of the electronic component 11 (the front surface 11a and the back surface 11b) and the mounting surface of the electronic component 11 in the casing 113 (the bottom surface 120a of the concave portion 120 of the fourth wafer 154) are arranged so as to be substantially orthogonal, When the component 11 is mounted on the casing 113, the mounting area can be reduced. Therefore, a large number of electronic components 11 can be arranged on the wafer constituting the casing 113, and the number of wafers taken out from the wafer can be increased.

また、上述した製造方法によれば、第四ウエハ154および第五ウエハ155に電子部品11を収容するための凹部120および凹部121をそれぞれ形成し、第四ウエハ154と第五ウエハ155とを接合するだけでケーシング113を形成することができる。したがって、ケーシング113を容易に製造することができる。また、このようにウエハレベルで電子部品パッケージ110を製造するため、製造工程を簡略化することができる。   Further, according to the above-described manufacturing method, the concave portion 120 and the concave portion 121 for accommodating the electronic component 11 are formed in the fourth wafer 154 and the fifth wafer 155, respectively, and the fourth wafer 154 and the fifth wafer 155 are bonded. The casing 113 can be formed simply by doing so. Therefore, the casing 113 can be easily manufactured. In addition, since the electronic component package 110 is manufactured at the wafer level in this way, the manufacturing process can be simplified.

(第三実施形態)
次に、本発明に係る電子部品パッケージの第三実施形態を図23〜図32に基づいて説明する。なお、本実施形態は、第一実施形態とケーシングの構成が異なるのみであり、その他の構成は略同一であるため、同一箇所には同一符号を付して詳細な説明は省略する。
図23、図24に示すように、電子部品パッケージ210は、電子部品11と、電子部品11を覆うケーシング213と、電子部品11とケーシング213との接合箇所に配された導電材料15と、ケーシング213の外周面に配された外部電極17と、導電材料15と外部電極17との間を電気的に接続する配線部19と、を備えている。
(Third embodiment)
Next, a third embodiment of the electronic component package according to the present invention will be described with reference to FIGS. Note that the present embodiment is different from the first embodiment only in the configuration of the casing, and the other configurations are substantially the same. Therefore, the same portions are denoted by the same reference numerals, and detailed description thereof is omitted.
As shown in FIGS. 23 and 24, the electronic component package 210 includes an electronic component 11, a casing 213 that covers the electronic component 11, a conductive material 15 that is disposed at a joint between the electronic component 11 and the casing 213, and a casing. The external electrode 17 arranged on the outer peripheral surface of 213, and the wiring portion 19 that electrically connects the conductive material 15 and the external electrode 17 are provided.

ケーシング213は、電子部品11を収容可能な凹部220が形成された第六ケーシング226と、凹部220を閉塞する略平板状の第七ケーシング227と、で構成されている。   The casing 213 includes a sixth casing 226 in which a recess 220 capable of accommodating the electronic component 11 is formed, and a substantially flat seventh casing 227 that closes the recess 220.

第六ケーシング226の凹部220の側面231と電子部品11の表面11aとが対向し、凹部220の側面232と電子部品11の裏面11bとが対向するように配置されている。なお、側面231と側面232とは、互いに対向する面であり、凹部220の4面ある側面のうち、面積の大きい方の側面である。   It arrange | positions so that the side surface 231 of the recessed part 220 of the 6th casing 226 and the surface 11a of the electronic component 11 may oppose, and the side surface 232 of the recessed part 220 and the back surface 11b of the electronic component 11 may oppose. The side surface 231 and the side surface 232 are surfaces facing each other, and are the side surfaces having the larger area among the four side surfaces of the recess 220.

第六ケーシング226と第七ケーシング227とは、第六ケーシング226の端面226aにおいて接合されている。また、第六ケーシング226には貫通孔25が形成されており(本実施形態では2個)、貫通孔25の内部に導電性ペーストなどを充填することによって貫通電極27が形成されている。   The sixth casing 226 and the seventh casing 227 are joined at the end face 226a of the sixth casing 226. The sixth casing 226 has through holes 25 (two in the present embodiment), and the through electrodes 27 are formed by filling the through holes 25 with a conductive paste or the like.

また、第六ケーシング226の外表面226cにおける外部電極17が形成される領域に、切欠部226dが形成されている。さらに、第六ケーシング226の外表面226bにおける貫通電極27と外部電極17との間の領域に、切欠部226eが形成されている。この切欠部226eには配線部19が形成されている。   Further, a notch 226d is formed in a region where the external electrode 17 is formed on the outer surface 226c of the sixth casing 226. Further, a notch 226 e is formed in a region between the through electrode 27 and the external electrode 17 on the outer surface 226 b of the sixth casing 226. A wiring portion 19 is formed in the notch 226e.

次に、電子部品パッケージ210の製造方法について図25〜図32を用いて説明する。
図25に示すように、平面視における大きさが略同一の2枚の第六、第七ウエハ256,257を準備する。なお、第六ウエハ256が第六ケーシング226の構成部材であり、第七ウエハ257が第七ケーシング227の構成部材である。
Next, a method for manufacturing the electronic component package 210 will be described with reference to FIGS.
As shown in FIG. 25, two sixth and seventh wafers 256 and 257 having the same size in plan view are prepared. The sixth wafer 256 is a constituent member of the sixth casing 226, and the seventh wafer 257 is a constituent member of the seventh casing 227.

図26に示すように、第六ウエハ256に凹部220を複数形成する。また、第六ウエハ256の凹部220の底面220aには貫通孔25をさらに形成する。なお、本実施形態では、一つの凹部220に対して、二つの貫通孔25を形成する。   As shown in FIG. 26, a plurality of recesses 220 are formed in the sixth wafer 256. Further, a through hole 25 is further formed in the bottom surface 220 a of the recess 220 of the sixth wafer 256. In the present embodiment, two through holes 25 are formed for one recess 220.

図27に示すように、第六ウエハ256の凹部220の底面220aにおける貫通孔25に対応する位置に銀ペーストなどからなる導電材料15を形成する。   As shown in FIG. 27, the conductive material 15 made of silver paste or the like is formed at a position corresponding to the through hole 25 in the bottom surface 220a of the recess 220 of the sixth wafer 256.

図28に示すように、電子部品11を凹部220内に挿入する。このとき、電子部品11の機能面を有した表面11aおよび裏面11bが凹部220の側面231,232にそれぞれ対向するように挿入する。また、電子部品11の側面11cが導電材料15に当接し、さらにペースト状の導電材料15が電子部品11の表面11aおよび裏面11bに回り込むまで押し込む。このようにすることで、電子部品11の両面に形成された電極12と導電材料15が電気的に接続される。   As shown in FIG. 28, the electronic component 11 is inserted into the recess 220. At this time, the electronic component 11 is inserted so that the front surface 11 a and the rear surface 11 b having the functional surfaces face the side surfaces 231 and 232 of the recess 220, respectively. Further, the side surface 11c of the electronic component 11 is brought into contact with the conductive material 15, and further, the paste-like conductive material 15 is pushed in until it wraps around the front surface 11a and the back surface 11b of the electronic component 11. By doing in this way, the electrode 12 formed on both surfaces of the electronic component 11 and the conductive material 15 are electrically connected.

図29に示すように、第六ウエハ256と第七ウエハ257とを接合する。   As shown in FIG. 29, the sixth wafer 256 and the seventh wafer 257 are bonded.

図30に示すように、第六ウエハ256に切欠部226dおよび226eを形成する。   As shown in FIG. 30, notches 226 d and 226 e are formed in the sixth wafer 256.

図31に示すように、貫通孔25、切欠部226dおよび切欠部226eに銀ペーストを流し込み、貫通電極27、外部電極17および配線部19を形成する。   As shown in FIG. 31, silver paste is poured into the through hole 25, the cutout part 226 d, and the cutout part 226 e to form the through electrode 27, the external electrode 17, and the wiring part 19.

図32に示すように、第六ウエハ256および第七ウエハ257を個片ごとに分離して、電子部品パッケージ210の製造が完了する。   As shown in FIG. 32, the sixth wafer 256 and the seventh wafer 257 are separated into individual pieces, and the manufacture of the electronic component package 210 is completed.

本実施形態によれば、略平板状の電子部品11において面積が大きい機能面(表面11aおよび裏面11b)が、第六ケーシング226および第七ケーシング227からなるケーシング213の部材同士の接合面と平行でなく、略直交する方向に配置されているため、ケーシング213を構成するウエハ(第六ウエハ256および第七ウエハ257)に対して電子部品11の配置個数を多くすることができる。つまり、第六ウエハ256および第七ウエハ257に対して高密度に電子部品11を配置することができ、第六ウエハ256および第七ウエハ257を有効に利用することができる。   According to the present embodiment, the functional surfaces (the front surface 11 a and the back surface 11 b) having a large area in the substantially flat electronic component 11 are parallel to the joint surfaces between the members of the casing 213 including the sixth casing 226 and the seventh casing 227. In addition, the arrangement of the electronic components 11 can be increased with respect to the wafers (sixth wafer 256 and seventh wafer 257) constituting the casing 213 because they are arranged in a substantially orthogonal direction. That is, the electronic components 11 can be arranged with high density with respect to the sixth wafer 256 and the seventh wafer 257, and the sixth wafer 256 and the seventh wafer 257 can be used effectively.

また、電子部品11の表面11aおよび裏面11bの両面に機能面を有し、電子部品11の側面11cと第六ケーシング226の凹部220の底面220aとが接するように構成したため、電子部品11の側面11cと凹部220の底面220aとの間に導電性ペーストからなる導電材料15を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。   Moreover, since it has functional surfaces on both the front surface 11a and the back surface 11b of the electronic component 11 and the side surface 11c of the electronic component 11 and the bottom surface 220a of the recess 220 of the sixth casing 226 are in contact with each other, the side surface of the electronic component 11 By arranging the conductive material 15 made of a conductive paste between 11c and the bottom surface 220a of the concave portion 220, electrical conduction can be easily and reliably achieved.

また、電子部品11の機能面(表面11aおよび裏面11b)と、ケーシング213における電子部品11の実装面(第六ウエハ256の凹部220の底面220a)とが、略直交するように配置したため、電子部品11をケーシング213に実装する際に、実装面積を小さくすることができる。したがって、ケーシング213を構成するウエハに対して電子部品11を数多く配置することができ、ウエハからの取出個数を多くすることができる。   In addition, since the functional surfaces of the electronic component 11 (the front surface 11a and the back surface 11b) and the mounting surface of the electronic component 11 in the casing 213 (the bottom surface 220a of the recess 220 of the sixth wafer 256) are arranged so as to be substantially orthogonal, When the component 11 is mounted on the casing 213, the mounting area can be reduced. Therefore, a large number of electronic components 11 can be arranged on the wafer constituting the casing 213, and the number of wafers taken out from the wafer can be increased.

また、上述した製造方法によれば、第六ウエハ256に電子部品11を収容するための凹部220を形成し、第六ウエハ256と第七ウエハ257とを接合するだけでケーシング213を形成することができる。したがって、ケーシング213を容易に製造することができる。また、このようにウエハレベルで電子部品パッケージ210を製造するため、製造工程を簡略化することができる。   Further, according to the manufacturing method described above, the recess 220 for accommodating the electronic component 11 is formed in the sixth wafer 256, and the casing 213 is formed simply by joining the sixth wafer 256 and the seventh wafer 257. Can do. Therefore, the casing 213 can be easily manufactured. In addition, since the electronic component package 210 is manufactured at the wafer level in this way, the manufacturing process can be simplified.

尚、本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な形状や構成等は一例にすぎず、適宜変更が可能である。
例えば、本実施形態では、ケーシングにシリコンウエハを用いた場合の説明をしたが、ガラス基板やセラミック、金属基板を用いることも可能である。
Note that the present invention is not limited to the above-described embodiment, and includes various modifications made to the above-described embodiment without departing from the spirit of the present invention. That is, the specific shapes, configurations, and the like given in the embodiment are merely examples, and can be changed as appropriate.
For example, in the present embodiment, the case where a silicon wafer is used for the casing has been described, but a glass substrate, ceramic, or metal substrate can also be used.

本発明の第一実施形態における電子部品パッケージの斜視図である。It is a perspective view of the electronic component package in 1st embodiment of this invention. 図1のA−A線に沿う断面図である。It is sectional drawing which follows the AA line of FIG. 図1のB−B線に沿う断面図である。It is sectional drawing which follows the BB line of FIG. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(1)である。It is explanatory drawing (1) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(2)である。It is explanatory drawing (2) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(3)である。It is explanatory drawing (3) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(4)である。It is explanatory drawing (4) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(5)である。It is explanatory drawing (5) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(6)である。It is explanatory drawing (6) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(7)である。It is explanatory drawing (7) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(8)である。It is explanatory drawing (8) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第一実施形態における電子部品パッケージの製造方法を示す説明図(9)である。It is explanatory drawing (9) which shows the manufacturing method of the electronic component package in 1st embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの斜視図である。It is a perspective view of the electronic component package in 2nd embodiment of this invention. 図13のC−C線に沿う断面図である。It is sectional drawing which follows the CC line of FIG. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(1)である。It is explanatory drawing (1) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(2)である。It is explanatory drawing (2) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(3)である。It is explanatory drawing (3) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(4)である。It is explanatory drawing (4) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(5)である。It is explanatory drawing (5) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(6)である。It is explanatory drawing (6) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(7)である。It is explanatory drawing (7) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第二実施形態における電子部品パッケージの製造方法を示す説明図(8)である。It is explanatory drawing (8) which shows the manufacturing method of the electronic component package in 2nd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの斜視図である。It is a perspective view of the electronic component package in 3rd embodiment of this invention. 図23のD−D線に沿う断面図である。It is sectional drawing which follows the DD line | wire of FIG. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(1)である。It is explanatory drawing (1) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(2)である。It is explanatory drawing (2) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(3)である。It is explanatory drawing (3) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(4)である。It is explanatory drawing (4) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(5)である。It is explanatory drawing (5) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(6)である。It is explanatory drawing (6) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(7)である。It is explanatory drawing (7) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention. 本発明の第三実施形態における電子部品パッケージの製造方法を示す説明図(8)である。It is explanatory drawing (8) which shows the manufacturing method of the electronic component package in 3rd embodiment of this invention.

符号の説明Explanation of symbols

10…電子部品パッケージ 11…電子部品 11a…表面(機能面) 11b…裏面(機能面) 13…ケーシング 20…貫通孔 21…第一ケーシング 21a…端面(接合面) 21b…端面(接合面) 22…第二ケーシング 22c…表面(実装面) 23…第三ケーシング 31…内周面 32…内周面 51…第一ウエハ 52…第二ウエハ 53…第三ウエハ 110…電子部品パッケージ 120…凹部 121…凹部 124…第四ケーシング 125…第五ケーシング 131,132…側面 133,134…側面 154…第四ウエハ 155…第五ウエハ 210…電子部品パッケージ 220…凹部 226…第六ケーシング 227…第七ケーシング 231,232…側面 256…第六ウエハ 257…第七ウエハ   DESCRIPTION OF SYMBOLS 10 ... Electronic component package 11 ... Electronic component 11a ... Front surface (functional surface) 11b ... Back surface (functional surface) 13 ... Casing 20 ... Through-hole 21 ... First casing 21a ... End surface (joint surface) 21b ... End surface (joint surface) 22 ... second casing 22c ... surface (mounting surface) 23 ... third casing 31 ... inner peripheral surface 32 ... inner peripheral surface 51 ... first wafer 52 ... second wafer 53 ... third wafer 110 ... electronic component package 120 ... concave 121 ... concave portion 124 ... fourth casing 125 ... fifth casing 131, 132 ... side surface 133, 134 ... side surface 154 ... fourth wafer 155 ... fifth wafer 210 ... electronic component package 220 ... concave portion 226 ... sixth casing 227 ... seventh casing 231,232 ... side surface 256 ... sixth wafer 257 ... seventh wafer

Claims (2)

電子部品と、
該電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有し、
前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、
前記ケーシングが、前記電子部品を収容可能な貫通孔が形成された第一ケーシングと、前記貫通孔の両端開口部を覆う第二ケーシングおよび第三ケーシングとで構成され、前記電子部品の機能面が前記貫通孔の内周面に対向するように配置された電子部品パッケージの製造方法において、
前記第一ケーシングを形成する第一ウエハに前記貫通孔を複数形成する工程と、
前記第一ウエハと、前記第二ケーシングを構成する第二ウエハとを接合する工程と、
前記電子部品の機能面と前記ケーシングの接合面とが交差するように前記電子部品を実装する工程と、
前記第一ウエハと、前記第三ケーシングを構成する第三ウエハとを接合する工程と、
接合された前記ウエハを個片ごとに分離する工程と、を備えていることを特徴とする電子部品パッケージの製造方法。
Electronic components,
A casing formed by joining a plurality of components so as to cover the electronic component,
Said functional surface of the electronic component, the joint surface between the components of the casing, Rutotomoni are arranged to intersect, and the functional surface of the electronic part, the mounting surface of the electronic component in the casing, cross Arranged to
The casing is composed of a first casing in which a through-hole capable of accommodating the electronic component is formed, and a second casing and a third casing that cover both end openings of the through-hole, and the functional surface of the electronic component is In the manufacturing method of the electronic component package arranged to face the inner peripheral surface of the through hole ,
Forming a plurality of the through holes in the first wafer forming the first casing;
Bonding the first wafer and the second wafer constituting the second casing;
Mounting the electronic component such that the functional surface of the electronic component and the joint surface of the casing intersect;
Bonding the first wafer and the third wafer constituting the third casing;
Separating the bonded wafers into individual pieces, and a method of manufacturing an electronic component package.
前記電子部品を実装する工程では、前記電子部品を前記貫通孔内に挿入するとともに、前記ケーシングにおける前記電子部品の実装面に形成された導電材料が、前記機能面上に形成された電極に回り込むまで前記電子部品を押し込むことを特徴とする請求項1記載の電子部品パッケージの製造方法。In the step of mounting the electronic component, the electronic component is inserted into the through hole, and the conductive material formed on the mounting surface of the electronic component in the casing wraps around the electrode formed on the functional surface. The method of manufacturing an electronic component package according to claim 1, wherein the electronic component is pushed in to a position.
JP2008218325A 2008-08-27 2008-08-27 Manufacturing method of electronic component package Expired - Fee Related JP5376491B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008218325A JP5376491B2 (en) 2008-08-27 2008-08-27 Manufacturing method of electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008218325A JP5376491B2 (en) 2008-08-27 2008-08-27 Manufacturing method of electronic component package

Publications (2)

Publication Number Publication Date
JP2010056225A JP2010056225A (en) 2010-03-11
JP5376491B2 true JP5376491B2 (en) 2013-12-25

Family

ID=42071843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008218325A Expired - Fee Related JP5376491B2 (en) 2008-08-27 2008-08-27 Manufacturing method of electronic component package

Country Status (1)

Country Link
JP (1) JP5376491B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001016069A (en) * 1999-06-28 2001-01-19 Daishinku Corp Surface mounting type crystal vibrator
JP4493382B2 (en) * 2004-04-01 2010-06-30 京セラ株式会社 Manufacturing method of electronic device
JP2006129305A (en) * 2004-10-29 2006-05-18 Kyocera Kinseki Corp Piezoelectric vibrator and method of manufacturing the same
JP2006237909A (en) * 2005-02-24 2006-09-07 Kyocera Kinseki Corp Surface-mounting piezoelectric device

Also Published As

Publication number Publication date
JP2010056225A (en) 2010-03-11

Similar Documents

Publication Publication Date Title
JP2009232150A (en) Piezoelectric device, and method of manufacturing piezoelectric device
JP5376490B2 (en) Manufacturing method of electronic component package
JP2012134792A (en) Surface mounted piezoelectric oscillator
JP5376491B2 (en) Manufacturing method of electronic component package
JP5376492B2 (en) Electronic component package and method of manufacturing electronic component package
JP2010171049A (en) Electronic component package and method of manufacturing the same
JP2010171050A (en) Electronic component package
JP5246691B2 (en) Electronic component package
JP2010050537A (en) Crystal oscillator
JP6294097B2 (en) Wiring board
JP5377138B2 (en) Multi-wiring board
JP2006156558A (en) Multiple wiring board, package for storing electronic component, and electronic device
JP2003198310A (en) Accommodation package for piezoelectric vibrator
JP2007235388A (en) Crystal oscillator
JP2008167123A (en) Method of manufacturing piezoelectric oscillator
JP2010098340A (en) Piezoelectric vibrator, piezoelectric oscillator, and method of manufacturing piezoelectric oscillator
JP2010219993A (en) Piezoelectric device
JP2008166525A (en) Electronic circuit module
JP2008011309A (en) Piezoelectric oscillator
JP2016195345A (en) Piezoelectric device and method for manufacturing the same
JP5631548B2 (en) Electronic component package
JP5184427B2 (en) Electronic component package and method of manufacturing electronic component package
JP4873980B2 (en) Airtight package
JP5053180B2 (en) Container inner surface contact prevention jig of piezoelectric vibration element
JP5200292B2 (en) Electronic component package and method of manufacturing electronic component package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5376491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees