JP2010056305A - 発光素子駆動装置 - Google Patents

Abstract

【課題】発光素子のデューティ制御時に、安定した電源電圧を供給する。
【解決手段】発光素子駆動装置は、Ｎ個（Ｎは１以上の整数）の発光素子群、電源回路、Ｎ個の電流駆動回路、主帰還回路、および補助帰還回路を含む。Ｎ個の発光素子群は、１つ以上の発光素子をそれぞれに含む。電源回路は、制御入力端を含み、Ｎ個の発光素子群へ電源電圧を供給する。Ｎ個の電流駆動回路は、帰還出力端をそれぞれに含み、電源電圧に基づいて、Ｎ個の発光素子群をそれぞれ駆動するＮ系統の駆動電流を生成するとともに、帰還出力端に主帰還電圧をそれぞれ生成する。主帰還回路は、Ｎ系統の主帰還電圧に基づいて、制御入力端に主帰還信号を付与する。補助帰還回路は、電源電圧に基づいて、制御入力端に補助帰還信号を付与する。電源回路は、主帰還信号または補助帰還信号の少なくとも一方に基づいて、電源電圧を調整する。
【選択図】図１Ａ

Description

本発明は、発光素子を駆動する駆動装置に関し、さらに詳しくは電源電圧供給源としてＤＣ／ＤＣコンバータを用い、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：発光ダイオード）等の発光素子を駆動する発光素子駆動装置に関する。

従来例の発光素子駆動装置として、電力損失を低減し、効率を高めるために図６に示す構成が提案されている（例えば、特許文献１参照）。

図６において、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃは、発光素子群１００Ａ、１００Ｂ、１００Ｃを、それぞれ電流駆動する。発光素子群１００Ａ、１００Ｂ、１００Ｃのそれぞれは複数のＬＥＤを含み、複数のＬＥＤはアノードからカソードへ順方向に駆動電流が流れるように直列接続されている。また、発光素子群１００Ａ、１００Ｂ、１００Ｃと電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃとの３つの接続点には、電圧降下検出回路１０２Ａ、１０２Ｂ、１０２Ｃがそれぞれ接続される。電圧降下検出回路１０２Ａ、１０２Ｂ、１０２Ｃは、３つの接続点の電圧をそれぞれ検出し、検出信号を制御信号生成部１０６に送る。制御信号生成部１０６は、発光素子群１００Ａ、１００Ｂ、１００Ｃのうち、もっとも電圧降下が大きい、すなわちもっとも大きい電流で駆動されている発光素子群を特定する。制御信号生成部１０６は、特定された発光素子群を駆動している電流駆動回路の両端電圧が、正常に発光素子群を電流駆動できる必要最小限の電圧となるように、電力変換部１０７を制御する。

すなわち、制御信号生成部１０６は、電力変換部１０７、発光素子群１００Ａ、１００Ｂ、１００Ｃ、および電圧降下検出回路１０２Ａ、１０２Ｂ、１０２Ｃを経由するフィードバックループを用いて、３つの接続点の電圧を最適化する。

これにより、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃの両端電圧はいずれも必要最小限の電圧以上になっているため、電流駆動回路の電力不足による発光不良を解消することができる。同時に、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃの両端電圧は十分に小さいため、電流駆動回路で消費される無駄な電力および発熱を低減することができ、効率の良いＬＥＤ駆動が可能となる。

以上のように、従来例の発光素子駆動装置は、並列に構成する複数の電流駆動回路のうち、この回路を流れる電流値がもっとも大きく、発光素子群と電流駆動回路の接続点の電圧がもっとも低くなる電流駆動回路を特定し、この電流駆動回路の両端電圧が必要最低限の電圧になる構成としていた。
特開２００７−２４２４７７号公報

しかしながら、従来例の発光素子駆動装置には、以下に述べるような問題点があった。

すなわち、発光素子群１００Ａ、１００Ｂ、１００Ｃのそれぞれの輝度を調整する構成の１つとして、一般的には、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃからの駆動電流におけるオン期間とオフ期間の比率を切り替えるデューティ制御が行われる。デューティ制御が行われる際に、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃのすべてがオフになる期間がある。

電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃがすべてオフになると、発光素子群１００Ａ、１００Ｂ、１００Ｃと電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃとのそれぞれの接続点の電圧、すなわち電圧降下検出回路１０２Ａ、１０２Ｂ、１０２Ｃの入力電圧は、不定の電圧、もしくは１つ以上の電流駆動回路がオンしている通常動作時とは大きく異なる電圧となる。その結果、上述したフィードバックループが、実質的に切れることになる。

フィードバックループが切れた場合の状態としては、１つ以上の電流駆動回路がオンしている通常動作時と比較して、電力変換部（電源回路とも呼ばれる）１０７の出力電圧（電源電圧とも呼ばれる）が低下する場合と上昇する場合の主に２通りが考えられる。

電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃがすべてオフの時に電源回路１０７の電源電圧が通常動作時よりも低くなる場合、再度、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃの少なくとも１つがオフからオンに切り替わった直後において、オンに切り替わった電流駆動回路の両端電圧は、必要最小限の電圧より小さくなっている。このため、オンに切り替わった電流駆動回路は、発光素子群１００Ａ、１００Ｂ、１００Ｃを駆動できない。特に電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃのすべてのオフ期間が長い程、切り替わった直後の電流駆動回路の両端電圧は小さくなるため、正確なデューティ制御ができなくなる。

また、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃがすべてオフの時に電源回路１０７の電源電圧が通常動作時よりも高くなる場合、電源回路１０７の電源電圧が大きく上昇し続け、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃの耐圧破壊を生じることになる。再度、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃの少なくとも１つがオフからオンに切り替わった直後において、オンに切り替わった電流駆動回路の両端電圧は、必要最小限以上の電圧になっているため、オンに切り替わった電流駆動回路の電力損失が大きくなる。

また、上記以外にも、電流駆動回路１０１Ａ、１０１Ｂ、１０１Ｃのすべてがオフの時に上述したフィードバックループが実質的に切れることにより、電源回路１０７の電源電圧にリップルが発生し、発光素子群を駆動する電流精度が悪化したり、ＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害）が増大したりするといった問題があった。

上述した従来の問題点に鑑み、本発明の発光素子駆動装置は、デューティ制御時に安定した電源電圧を供給することを目的とする。また、本発明の発光素子駆動装置は、電流駆動回路を高耐圧化するとともに、電流駆動回路へ並列に接続される回路の耐圧破壊を防止することを目的とする。

上述した目的を達成するために、本発明の発光素子駆動装置は、１つ以上の発光素子をそれぞれに含むＮ個（Ｎは１以上の整数）の発光素子群と、制御入力端を含み、前記Ｎ個の発光素子群へ電源電圧を供給する電源回路と、帰還出力端をそれぞれに含むＮ個の電流駆動回路であって、電源電圧に基づいて、前記Ｎ個の発光素子群をそれぞれ駆動するＮ系統の駆動電流を生成するとともに、前記帰還出力端に主帰還電圧をそれぞれ生成するＮ個の電流駆動回路と、Ｎ系統の主帰還電圧に基づいて、前記制御入力端に主帰還信号を付与する主帰還回路と、電源電圧に基づいて、前記制御入力端に補助帰還信号を付与する補助帰還回路と、を有し、前記電源回路は、主帰還信号または補助帰還信号の少なくとも一方に基づいて、電源電圧を調整する。

さらに、本発明の発光素子駆動装置は、１つ以上の発光素子をそれぞれに含むＮ個（Ｎは１以上の整数）の発光素子群と、制御入力端を含み、前記Ｎ個の発光素子群へ電源電圧を供給する電源回路と、帰還出力端をそれぞれに含むＮ個の電流駆動回路であって、電源電圧に基づいて、前記Ｎ個の発光素子群をそれぞれ駆動するＮ系統の駆動電流を生成するとともに、前記帰還出力端に帰還電圧をそれぞれ生成するＮ個の電流駆動回路と、Ｎ系統の帰還電圧に基づいて、前記制御入力端に帰還信号を付与する帰還回路と、を有し、前記電流駆動回路は、トランジスタおよび電流源を含み、前記帰還出力端は、前記トランジスタと前記電流源との間へ挿入され、前記電源回路は、帰還信号に基づいて電源電圧を調整する。

本発明の発光素子駆動装置によれば、発光素子オフ状態（すべての電流駆動回路がオフ状態）の場合、補助帰還回路を用いて電源回路の調整動作を続行するため、電源電圧は、発光素子オフ状態においても、所定の電圧に安定化される。したがって、発光素子オフ状態および発光素子オン状態（１つ以上の電流駆動回路がオン状態）の両状態において、かつ発光素子オフ状態の期間が長くなっても、電源電圧の変動幅は、リップルなどを含めて十分に小さくすることが可能である。その結果、電流駆動回路において駆動電流を生成する電流源は、電流駆動するのに十分な電圧を常に保持することができるため、発光素子オフ状態から発光素子オン状態へ切り替わるとき、電流駆動回路は応答性を高めることができる。さらに、発光素子オフ状態における電源電圧の過大な上昇が防止されるので、発光素子駆動装置において、耐圧破壊が防止され、消費電力が低減され、ＥＭＩが低減される。このように、補助帰還回路を用いることにより、正確なデューティ制御を行うことが可能となる。

さらに、本発明の発光素子駆動装置によれば、電流駆動回路は、ＮチャネルＭＯＳトランジスタおよび電流源による構成を用いている。これにより、ＮチャネルＭＯＳトランジスタに高耐圧素子を用い、電流源、主帰還回路、補助帰還回路、および入力設定回路などの、帰還出力端と接地との間に並列に接続される回路に低耐圧素子を用いれば、発光素子群の高電圧駆動と低耐圧素子の利用との両立を実現することが可能となる。高耐圧素子の利用により、発光素子群、ＮチャネルＭＯＳトランジスタ、および電流源などの数を削減し、その結果、消費電力を低減し、コストを低減することができる。また、低耐圧素子の利用により、半導体チップ面積を縮小し、その結果、消費電力を低減し、コストを低減することができる。

以下、本発明を実施するための最良の形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベルまたはオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベルまたはスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施の形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。

１．第１の実施形態
１．１ 構成および動作
１．１．１ 概要
図１Ａは、第１の実施形態に係る発光素子駆動装置の構成を示す回路図である。図１Ａにおいて、第１の実施形態に係る発光素子駆動装置は、発光素子群２５、発光素子群２６、発光素子群２７、電流駆動回路３４、電流駆動回路３５、電流駆動回路３６、電圧源３７、電圧源５１、電圧源７０（直流電源または直流電圧源とも呼ぶ）、制御回路７１、主帰還回路７２、補助帰還回路７３、インバータ４９、および電源回路６９を含む。

発光素子群２５は、発光素子１、発光素子２、発光素子３、発光素子４、発光素子５、発光素子６、発光素子７、および発光素子８を含む。発光素子群２６は、発光素子９、発光素子１０、発光素子１１、発光素子１２、発光素子１３、発光素子１４、発光素子１５、および発光素子１６を含む。発光素子群２７は、発光素子１７、発光素子１８、発光素子１９、発光素子２０、発光素子２１、発光素子２２、発光素子２３、および発光素子２４を含む。電流駆動回路３４は、ＮチャネルＭＯＳ（Ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：Ｎチャネル金属酸化膜半導体）トランジスタ２８および電流源３１を含む。電流駆動回路３５は、ＮチャネルＭＯＳトランジスタ２９および電流源３２を含む。電流駆動回路３６は、ＮチャネルＭＯＳトランジスタ３０および電流源３３を含む。各ＮチャネルＭＯＳトランジスタ２８、２９、３０には、ノーマリオフ（ｎｏｒｍａｌｌｙ−ｏｆｆ）型のＭＯＳトランジスタが用いられる。

制御回路７１は、電流源制御回路３８および状態信号生成回路５０を含む。主帰還回路７２は、スイッチ回路４８および入力設定回路６１を含む。スイッチ回路４８は、スイッチ４４、スイッチ４５、およびスイッチ４６を含む。入力設定回路６１は、ＰＮＰトランジスタ５４、ＰＮＰトランジスタ５５、およびＰＮＰトランジスタ５６を含む。補助帰還回路７３は、補助帰還電圧生成回路４２、スイッチ回路４７、および入力設定回路５３を含む。補助帰還電圧生成回路４２は、抵抗３９および抵抗４０を含む。電源回路６９は、電流源５８、電圧源６０、差分回路６３、抵抗１０９、コンデンサ１０８、抵抗１１０、電流源５７、電圧源５９、入力設定回路５２、パルス幅変調回路６４、搬送波発生器６２、スイッチ素子６５、インダクタ６８、ダイオード６７、およびコンデンサ６６を含む。ダイオード６７には、ショットキーダイオードが用いられる。

１．１．２ 発光素子群および電流駆動回路
発光素子群２５の一端は、電源回路６９が電源電圧Ｖ６９を出力する電源電圧出力端Ｐ６９へ接続され、他端は、負荷接続端子Ｐ２５を介して電流駆動回路３４の一端へ接続される。発光素子群２６の一端は、電源電圧出力端Ｐ６９へ接続され、他端は、負荷接続端子Ｐ２６を介して電流駆動回路３５の一端へ接続される。発光素子群２７の一端は、電源電圧出力端Ｐ６９へ接続され、他端は、負荷接続端子Ｐ２７を介して電流駆動回路３６の一端へ接続される。各発光素子１〜２４は、例えば発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）で構成される。発光素子群２５において、ＬＥＤ１〜８は、発光素子群２５の一端から他端へすべて順方向に直列に接続される。発光素子群２６において、ＬＥＤ９〜１６は、発光素子群２６の一端から他端へすべて順方向に直列に接続される。発光素子群２７において、ＬＥＤ１７〜２４は、発光素子群２７の一端から他端へすべて順方向に直列に接続される。

電流駆動回路３４の他端、電流駆動回路３５の他端、および電流駆動回路３６の他端は接地される。電流駆動回路３４において、ＮチャネルＭＯＳトランジスタ２８のドレインは電流駆動回路３４の一端へ接続され、ソースは帰還出力端Ｐ３４を介して電流源３１の一端へ接続され、ゲートは電圧源３７へ接続される。電流源３１の他端は、電流駆動回路３４の他端へ接続され、電流源３１の制御端子は、電流源制御回路３８へ接続される。電流駆動回路３５において、ＮチャネルＭＯＳトランジスタ２９のドレインは電流駆動回路３５の一端へ接続され、ソースは帰還出力端Ｐ３５を介して電流源３２の一端へ接続され、ゲートは電圧源３７へ接続される。電流源３２の他端は、電流駆動回路３５の他端へ接続され、電流源３２の制御端子は、電流源制御回路３８へ接続される。電流駆動回路３６において、ＮチャネルＭＯＳトランジスタ３０のドレインは電流駆動回路３６の一端へ接続され、ソースは帰還出力端Ｐ３６を介して電流源３３の一端へ接続され、ゲートは電圧源３７へ接続される。電流源３３の他端は、電流駆動回路３６の他端へ接続され、電流源３３の制御端子は、電流源制御回路３８へ接続される。各電流源３１、３２、３３は、例えばＮチャネルＭＯＳトランジスタにより構成される。

電源回路６９は、各発光素子群２５〜２７へ電源電圧Ｖ６９を供給する。電流駆動回路３４は、発光素子群２５を駆動する駆動電流Ｉ３４を生成するとともに、帰還出力端Ｐ３４に主帰還電圧Ｖ３４を生成する。電流駆動回路３５は、発光素子群２６を駆動する駆動電流Ｉ３５を生成するとともに、帰還出力端Ｐ３５に主帰還電圧Ｖ３５を生成する。電流駆動回路３６は、発光素子群２７を駆動する駆動電流Ｉ３６を生成するとともに、帰還出力端Ｐ３６に主帰還電圧Ｖ３６を生成する。発光素子群２５に駆動電流Ｉ３４が流れることにより、負荷接続端子Ｐ２５には、電源電圧Ｖ６９から、発光素子群２５の両端電圧を差し引いた負荷電圧Ｖ２５が現れる。発光素子群２６に駆動電流Ｉ３５が流れることにより、負荷接続端子Ｐ２６には、電源電圧Ｖ６９から、発光素子群２６の両端電圧を差し引いた負荷電圧Ｖ２６が現れる。発光素子群２７に駆動電流Ｉ３６が流れることにより、負荷接続端子Ｐ２７には、電源電圧Ｖ６９から、発光素子群２７の両端電圧を差し引いた負荷電圧Ｖ２７が現れる。主帰還電圧Ｖ３４〜Ｖ３６は、単に、帰還電圧とも呼ばれる。

別の観点によれば、電源回路６９は、発光素子群２５と電流駆動回路３４との直列回路へ電源電圧Ｖ６９を供給し、負荷接続端子Ｐ２５に負荷電圧Ｖ２５、帰還出力端Ｐ３４に主帰還電圧Ｖ３４をそれぞれ生成する。電源回路６９は、発光素子群２６と電流駆動回路３５との直列回路へ電源電圧Ｖ６９を供給し、負荷接続端子Ｐ２６に負荷電圧Ｖ２６、帰還出力端Ｐ３５に主帰還電圧Ｖ３５をそれぞれ生成する。電源回路６９は、発光素子群２７と電流駆動回路３６との直列回路へ電源電圧Ｖ６９を供給し、負荷接続端子Ｐ２７に負荷電圧Ｖ２７、帰還出力端Ｐ３６に主帰還電圧Ｖ３６をそれぞれ生成する。電流源３１は、発光素子群２５と電流駆動回路３４との直列回路に駆動電流Ｉ３４を流す。電流源３２は、発光素子群２６と電流駆動回路３５との直列回路に駆動電流Ｉ３５を流す。電流源３３は、発光素子群２７と電流駆動回路３６との直列回路に駆動電流Ｉ３６を流す。

１．１．３ 制御回路
制御回路７１において、電流源制御回路３８は、制御信号Ｖ３１をハイレベルにすることにより、電流源３１をオン状態に制御し、駆動電流Ｉ３４をオンする一方、制御信号Ｖ３１をローレベルにすることにより、電流源３１をオフ状態に制御し、駆動電流Ｉ３４をオフする。電流源３１がオン状態またはオフ状態の場合、電流駆動回路３４はそれぞれオン状態またはオフ状態にある。電流源制御回路３８は、制御信号Ｖ３２をハイレベルにすることにより、電流源３２をオン状態に制御し、駆動電流Ｉ３５をオンする一方、制御信号Ｖ３２をローレベルにすることにより、電流源３２をオフ状態に制御し、駆動電流Ｉ３５をオフする。電流源３２がオン状態またはオフ状態の場合、電流駆動回路３５はそれぞれオン状態またはオフ状態にある。電流源制御回路３８は、制御信号Ｖ３３をハイレベルにすることにより、電流源３３をオン状態に制御し、駆動電流Ｉ３６をオンする一方、制御信号Ｖ３３をローレベルにすることにより、電流源３３をオフ状態に制御し、駆動電流Ｉ３６をオフする。電流源３３がオン状態またはオフ状態の場合、電流駆動回路３６はそれぞれオン状態またはオフ状態にある。

図１Ｂは、第１の実施形態に係る発光素子駆動装置の動作を示すタイミング図である。各制御信号Ｖ３１〜Ｖ３３は、例えば図１Ｂのように、ハイレベルおよびローレベルの２値レベル間を、所望のタイミングで変化する。この場合、各制御信号Ｖ３１〜Ｖ３３は、非周期的であってもよく、周期的であってもよい。各制御信号Ｖ３１〜Ｖ３３が周期的である場合、制御信号Ｖ３１〜Ｖ３３の各周期は、異なっていてもよく、同一であってもよい。さらに各制御信号Ｖ３１〜Ｖ３３が周期的である場合、制御信号Ｖ３１〜Ｖ３３の各位相は、そろっていてもよく、ずれていてもよい。各制御信号Ｖ３１〜Ｖ３３によるこのような制御動作は、デューティ制御と呼ばれる。

１．１．４ 主帰還回路および補助帰還回路
主帰還回路７２において、スイッチ４４の一端は、帰還出力端Ｐ３４へ接続され、他端は、ＰＮＰトランジスタ５４のベースへ接続される。スイッチ４５の一端は、帰還出力端Ｐ３５へ接続され、他端は、ＰＮＰトランジスタ５５のベースへ接続される。スイッチ４６の一端は、帰還出力端Ｐ３６へ接続され、他端は、ＰＮＰトランジスタ５６のベースへ接続される。各ＰＮＰトランジスタ５４〜５６のコレクタは接地され、エミッタはともに電源回路６９の制御入力端Ｐ６０へ接続される。制御入力端Ｐ６０は、電流源５８を介して電圧源６０へ接続される。主帰還回路７２は、単に、帰還回路とも呼ばれる。

スイッチ４４がオンされている場合、ＰＮＰトランジスタ５４のベースは、主帰還電圧Ｖ３４を受ける。スイッチ４５がオンされている場合、ＰＮＰトランジスタ５５のベースは、主帰還電圧Ｖ３５を受ける。スイッチ４６がオンされている場合、ＰＮＰトランジスタ５６のベースは、主帰還電圧Ｖ３６を受ける。主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも低い電圧、すなわち最低電圧により、対応するＰＮＰトランジスタがオンされる。換言すれば、最低電圧により、対応するＰＮＰトランジスタのベース電流が引かれ、このＰＮＰトランジスタのエミッタへ電流源５８からの電流が流れる。これにより、主帰還回路７２は、最低電圧からベース・エミッタ間電圧だけ高い電圧の主帰還信号Ｖ６０を生成し、制御入力端Ｐ６０に付与する。主帰還信号Ｖ６０は、単に、帰還信号とも呼ばれる。

例えば、主帰還回路７２は、主帰還電圧Ｖ３４が最低電圧の場合、主帰還電圧Ｖ３４からＰＮＰトランジスタ５４のベース・エミッタ間電圧だけ高い電圧の主帰還信号Ｖ６０を生成し、制御入力端Ｐ６０に付与する。逆に言えば、主帰還電圧Ｖ３４に対して、対応するＰＮＰトランジスタ５４が必ずオンされるように、電流源５８はあらかじめ設定される。この場合、主帰還電圧Ｖ３５、Ｖ３６は主帰還電圧Ｖ３４よりも高いため、両ＰＮＰトランジスタ５５、５６はオフされる。ＰＮＰトランジスタのベース・エミッタ間電圧は、オン状態において通常０．６〜０．７ボルトである。このように、主帰還回路７２は、スイッチ回路４８がオンされている場合、主帰還電圧Ｖ３４〜Ｖ３６のうち最低電圧からベース・エミッタ間電圧だけ高い電圧の主帰還信号Ｖ６０を生成し、制御入力端Ｐ６０に付与する。スイッチ回路４８は、オフされている場合、主帰還信号Ｖ６０を無効化しているため、主無効化回路とも呼ばれる。

補助帰還電圧生成回路４２において、抵抗３９の一端は電源電圧出力端Ｐ６９へ接続され、抵抗３９の他端は抵抗４０の一端へ接続され、抵抗４０の他端は接地される。スイッチ回路４７の一端は、抵抗３９の他端へ接続され、スイッチ回路４７の他端は、入力設定回路５３に含まれるＰＮＰトランジスタのベースへ接続される。入力設定回路５３に含まれるＰＮＰトランジスタのコレクタは接地され、エミッタは制御入力端Ｐ６０へ接続される。

補助帰還電圧生成回路４２は、電源電圧Ｖ６９を受け、電源電圧Ｖ６９を抵抗３９と抵抗４０の比に分割し、抵抗３９の他端において、電源電圧Ｖ６９に大略比例する補助帰還電圧Ｖ４２を生成する。スイッチ回路４７がオンされている場合、入力設定回路５３に含まれるＰＮＰトランジスタのベースは、補助帰還電圧Ｖ４２を受ける。ＰＮＰトランジスタは、補助帰還電圧Ｖ４２によりオンされる。換言すれば、補助帰還電圧Ｖ４２により、入力設定回路５３に含まれるＰＮＰトランジスタのベース電流が引かれ、このＰＮＰトランジスタのエミッタへ電流源５８からの電流が流れる。これにより、補助帰還回路７３は、スイッチ回路４７がオンされている場合、補助帰還電圧Ｖ４２からベース・エミッタ間電圧だけ高い電圧の補助帰還信号Ｖ６０を生成し、制御入力端Ｐ６０に付与する。逆に言えば、スイッチ回路４７がオンされる場合、補助帰還電圧Ｖ４２に対して、入力設定回路５３に含まれるＰＮＰトランジスタが必ずオンされるように、電流源５８はあらかじめ設定される。スイッチ回路４７は、オフされている場合、補助帰還信号Ｖ６０を無効化しているため、補助無効化回路とも呼ばれる。

状態信号生成回路５０は、図１Ｂに示すように、制御信号Ｖ３１〜Ｖ３３のすべてがローレベルの場合にハイレベルとなり、制御信号Ｖ３１〜Ｖ３３の少なくとも１つがハイレベルの場合にローレベルとなる状態信号Ｖ５０を生成する。状態信号生成回路５０は、インバータ４９による状態信号Ｖ５０の反転信号に基づいて、スイッチ回路４８を制御する一方、状態信号Ｖ５０に基づいて、スイッチ回路４７を制御する。これにより、状態信号Ｖ５０がローレベルの場合、主帰還回路７２が主帰還信号Ｖ６０を制御入力端Ｐ６０に付与する一方、状態信号Ｖ５０がハイレベルの場合、補助帰還回路７３が補助帰還信号Ｖ６０を制御入力端Ｐ６０に付与する。

ここで、電流源３１〜３３のうち１つ以上がオン状態（すなわち、電流駆動回路３４〜３６のうち１つ以上がオン状態）の場合は、発光素子オン状態と呼ばれる。電流源３１〜３３のすべてがオフ状態（すなわち、電流駆動回路３４〜３６のすべてがオフ状態）の場合は、発光素子オフ状態と呼ばれる。状態信号Ｖ５０がローレベルの場合は、発光素子オン状態となり、状態信号Ｖ５０がハイレベルの場合は、発光素子オフ状態となる。

次に説明する３つの経路は、主経路Ｒ７２と呼ばれる。１つ目は、電源電圧出力端Ｐ６９から、発光素子群２５、負荷接続端子Ｐ２５、電流駆動回路３４、帰還出力端Ｐ３４、ならびに主帰還回路７２内のスイッチ４４およびＰＮＰトランジスタ５４を経由し、制御入力端Ｐ６０に至る経路である。２つ目は、電源電圧出力端Ｐ６９から、発光素子群２６、負荷接続端子Ｐ２６、電流駆動回路３５、帰還出力端Ｐ３５、ならびに主帰還回路７２内のスイッチ４５およびＰＮＰトランジスタ５５を経由し、制御入力端Ｐ６０に至る経路である。３つ目は、電源電圧出力端Ｐ６９から、発光素子群２７、負荷接続端子Ｐ２７、電流駆動回路３６、帰還出力端Ｐ３６、ならびに主帰還回路７２内のスイッチ４６およびＰＮＰトランジスタ５６を経由し、制御入力端Ｐ６０に至る経路である。電源電圧出力端Ｐ６９から、補助帰還回路７３内の補助帰還電圧生成回路４２、スイッチ回路４７、および入力設定回路５３を経由し、制御入力端Ｐ６０に至る経路は、補助経路Ｒ７３と呼ばれる。

主経路Ｒ７２において、次に説明する３つの経路は、特に主帰還経路と呼ばれる。１つ目は、帰還出力端Ｐ３４から、主帰還回路７２内のスイッチ４４およびＰＮＰトランジスタ５４を経由し、制御入力端Ｐ６０に至る経路である。２つ目は、帰還出力端Ｐ３５から、主帰還回路７２内のスイッチ４５およびＰＮＰトランジスタ５５を経由し、制御入力端Ｐ６０に至る経路である。３つ目は、帰還出力端Ｐ３６から、主帰還回路７２内のスイッチ４６およびＰＮＰトランジスタ５６を経由し、制御入力端Ｐ６０に至る経路である。

１．１．５ 電源回路
電源回路６９において、入力設定回路５２に含まれるＰＮＰトランジスタのベースは、電圧源５１から基準電圧Ｖ５１を受け、コレクタは接地され、エミッタは電流源５７を介して電圧源５９へ接続される。入力設定回路５２に含まれるＰＮＰトランジスタは、基準電圧Ｖ５１によりオンされる。換言すれば、基準電圧Ｖ５１により、入力設定回路５２に含まれるＰＮＰトランジスタのベース電流が引かれ、このＰＮＰトランジスタのエミッタへ電流源５７からの電流が流れる。入力設定回路５２は、基準電圧Ｖ５１からベース・エミッタ間電圧だけ高い電圧の基準信号Ｖ５９を、エミッタに生成する。逆に言えば、基準電圧Ｖ５１に対して、入力設定回路５２に含まれるＰＮＰトランジスタが必ずオンされるように、電流源５７はあらかじめ設定される。

電圧源５９が発生する電圧は、電圧源６０が発生する電圧に大略等しく、電流源５７が生成する電流は、電流源５８が生成する電流に大略等しい。さらに、入力設定回路５２に含まれるＰＮＰトランジスタの特性は、入力設定回路６１に含まれる各ＰＮＰトランジスタ５４〜５６、および入力設定回路５３に含まれるＰＮＰトランジスタの特性に、それぞれ大略同等である。したがって、入力設定回路５２に含まれるＰＮＰトランジスタのベース・エミッタ間電圧は、入力設定回路６１に含まれる各ＰＮＰトランジスタ５４〜５６、および入力設定回路５３に含まれるＰＮＰトランジスタのベース・エミッタ間電圧に、それぞれ大略等しい。これにより、主帰還信号Ｖ６０が基準信号Ｖ５９に等しいと仮定した場合、各主帰還電圧Ｖ３４〜Ｖ３６は基準電圧Ｖ５１に大略等しい。同様に、補助帰還信号Ｖ６０が基準信号Ｖ５９に等しいと仮定した場合、補助帰還電圧Ｖ４２は基準電圧Ｖ５１に大略等しい。ここで、各スイッチ回路４８、４７におけるオン状態の電圧降下は、極めて小さいため無視している。

抵抗１０９は、制御入力端Ｐ６０と差分回路６３の反転入力端子との間に接続され、コンデンサ１０８は、差分回路６３の反転入力端子と接地端子との間に接続される。さらに、抵抗１１０は、電流源５７と差分回路６３の非反転入力端子との間に接続される。抵抗１０９およびコンデンサ１０８は、ローパスフィルタを構成する。差分回路６３は、制御入力端Ｐ６０における主帰還信号Ｖ６０または補助帰還信号Ｖ６０を、このローパスフィルタを介して反転入力端子に受け、基準信号Ｖ５９を、抵抗１１０を介して非反転入力端子に受ける。差分回路６３は、基準信号Ｖ５９から、このローパスフィルタによりフィルタされた主帰還信号Ｖ６０または補助帰還信号Ｖ６０を差し引いた信号を表す差分信号を生成する。差分回路６３は、基準信号Ｖ５９と、主帰還信号Ｖ６０または補助帰還信号Ｖ６０との誤差信号を増幅し、差分信号を生成するため、エラーアンプとも呼ばれる。搬送波発生器６２は、例えば三角波信号などの所望の搬送波信号を生成する。パルス幅変調回路６４は、差分信号を非反転入力端子に受け、搬送波信号を反転入力端子に受け、差分信号を搬送波信号と比較し、比較結果を表すパルス幅変調信号を生成する。パルス幅変調回路６４は、差分信号と搬送波信号との比較結果を表す信号を生成するため、比較回路とも呼ばれる。スイッチ素子６５は、パルス幅変調信号をゲートに受け、パルス幅変調信号によりオン／オフされる。インダクタ６８は、スイッチ素子６５のオン動作およびオフ動作により、直流電圧源７０からの電力を、それぞれ充電および放電する。ダイオード６７は、放電された電力を順方向に通過させる。コンデンサ６６は、通過した電力を充電し、電源電圧出力端Ｐ６９に電源電圧Ｖ６９を生成する。このように電源回路６９は、電圧源７０が発生する直流電圧よりも大きい直流の電源電圧Ｖ６９を生成する、昇圧型の電源回路となっている。

主帰還信号Ｖ６０または補助帰還信号Ｖ６０が基準信号Ｖ５９よりも小さい場合、差分信号は上昇し、パルス幅変調信号のハイレベルの期間が長くなり、スイッチ素子６５のオン期間が長くなる。したがって、インダクタ６８の充電期間が長くなり、電源電圧Ｖ６９は上昇する。電源電圧Ｖ６９が上昇するにつれて、主帰還信号Ｖ６０または補助帰還信号Ｖ６０は大きくなるから（後述する）、主帰還信号Ｖ６０または補助帰還信号Ｖ６０は基準信号Ｖ５９に大略等しくなる。逆に、主帰還信号Ｖ６０または補助帰還信号Ｖ６０が基準信号Ｖ５９よりも大きい場合、差分信号は下降し、パルス幅変調信号のハイレベルの期間が短くなり、スイッチ素子６５のオン期間が短くなる。したがって、インダクタ６８の充電期間が短くなり、電源電圧Ｖ６９は下降する。電源電圧Ｖ６９が下降するにつれて、主帰還信号Ｖ６０または補助帰還信号Ｖ６０は小さくなるから（後述する）、主帰還信号Ｖ６０または補助帰還信号Ｖ６０は基準信号Ｖ５９に大略等しくなる。

１．１．６ 構成および動作のまとめ
このように、発光素子オン状態の場合、制御回路７１は、スイッチ回路４８をオン状態にし、かつスイッチ回路４７をオフ状態にする。主帰還回路７２は、主経路Ｒ７２を介して、主帰還電圧Ｖ３４〜Ｖ３６を電源回路６９へ帰還する。電源回路６９は、主帰還電圧Ｖ３４〜Ｖ３６に基づいて、電源電圧Ｖ６９を調整するとともに安定化する。一方、発光素子オフ状態の場合、制御回路７１は、スイッチ回路４８をオフ状態にし、かつスイッチ回路４７をオン状態にする。補助帰還回路７３は、補助経路Ｒ７３を介して、補助帰還電圧Ｖ４２を電源回路６９へ帰還する。電源回路６９は、補助帰還電圧Ｖ４２に基づいて、電源電圧Ｖ６９を調整するとともに安定化する。

これにより、発光素子オフ状態の場合、補助帰還回路７３を用いて電源回路６９の調整動作を続行するため、電源電圧Ｖ６９は、発光素子オフ状態においても、所定の電圧に安定化される。したがって、発光素子オフ状態および発光素子オン状態の両状態において、かつ発光素子オフ状態の期間が長くなっても、電源電圧Ｖ６９の変動幅は、リップルなどを含めて十分に小さくすることが可能である。その結果、電流源３１〜３３は、電流駆動するのに十分な電圧を常に保持することができるため、発光素子オフ状態から発光素子オン状態へ切り替わるとき、電流駆動回路３４〜３６は応答性を高めることができる。さらに、発光素子オフ状態における電源電圧Ｖ６９の過大な上昇が防止されるので、発光素子駆動装置において、耐圧破壊が防止され、電力損失の低減により消費電力が低減され、ＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害）が低減される。このように、第１の実施形態の発光素子駆動装置は、補助帰還回路７３を用いることにより、正確なデューティ制御を行うことが可能となる。

電流源３１〜３３は、発光素子群２５〜２７を電流駆動するのに十分な駆動電流Ｉ３４〜Ｉ３６をそれぞれ生成するが、そのためには駆動電流Ｉ３４〜Ｉ３６に応じた比較的大きなサイズの素子でなければならない。その結果、入力設定回路６１から電流源３１〜３３へのリーク電流が、発生する可能性がある。上述したように、スイッチ回路４８は、発光素子オフ状態において主経路Ｒ７２を遮断する機能を有する。加えて、スイッチ回路４８は、発光素子オフ状態において主経路Ｒ７２を遮断し、上述したリーク電流を阻止することにより、入力設定回路６１が誤動作する可能性を防止するとともに、リーク電流による消費電力を削減することができる。

１．２ 電圧配分
以下では、発光素子群２５〜２７および電流駆動回路３４〜３６、または補助帰還回路７３における電圧配分の関係を、オン状態となる電流駆動回路の個数が０〜３の場合に分けて説明する。

１．２．１ 電流駆動回路のうちいずれか１つがオン状態の場合
まず、発光素子オン状態において、電流駆動回路３４〜３６のうちいずれか１つだけがオン状態の場合、すなわち電流源３１〜３３のうちいずれか１つがオン状態の場合について説明する。電流源３１〜３３のうち電流源３１だけがオン状態の場合、発光素子群２５の両端電圧の値をＶＦ２５、電流駆動回路３４の駆動電流の値をＩ３４、ＮチャネルＭＯＳトランジスタ２８のオン抵抗をＲ２８とすると、主帰還電圧Ｖ３４は基準電圧Ｖ５１に大略等しいので、電源電圧Ｖ６９の値Ｖ６９Ａは式１のように表すことができる。
Ｖ６９Ａ＝ＶＦ２５＋Ｒ２８×Ｉ３４＋Ｖ５１ （１）

同様に、電流源３１〜３３のうち電流源３２だけがオン状態の場合、発光素子群２６の両端電圧の値をＶＦ２６、電流駆動回路３５の駆動電流の値をＩ３５、ＮチャネルＭＯＳトランジスタ２９のオン抵抗をＲ２９とすると、主帰還電圧Ｖ３５は基準電圧Ｖ５１に大略等しいので、電源電圧Ｖ６９の値Ｖ６９Ｂは式２のように表すことができる。
Ｖ６９Ｂ＝ＶＦ２６＋Ｒ２９×Ｉ３５＋Ｖ５１ （２）

同様に、電流源３１〜３３のうち電流源３３だけがオン状態の場合、発光素子群２７の両端電圧の値をＶＦ２７、電流駆動回路３６の駆動電流の値をＩ３６、ＮチャネルＭＯＳトランジスタ３０のオン抵抗をＲ３０とすると、主帰還電圧Ｖ３６は基準電圧Ｖ５１に大略等しいので、電源電圧Ｖ６９の値Ｖ６９Ｃは式３のように表すことができる。
Ｖ６９Ｃ＝ＶＦ２７＋Ｒ３０×Ｉ３６＋Ｖ５１ （３）

すなわち、電源回路６９は、電流駆動回路３４〜３６のうち１つのオン状態の電流駆動回路における主帰還電圧に基づいて、各電源電圧Ｖ６９Ａ〜Ｖ６９Ｃを調整する。

ここで、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃは、発光素子群の各両端電圧ＶＦ２５〜ＶＦ２７のばらつきおよびＮチャネルＭＯＳトランジスタのオン電圧（Ｒ２８×Ｉ３４、Ｒ２９×Ｉ３５、およびＲ３０×Ｉ３６）のばらつきにより、互いに変化する。例えば、式４のようになったと仮定する。
Ｖ６９Ａ＞Ｖ６９Ｂ＞Ｖ６９Ｃ （４）

発光素子オン状態において、電流駆動回路３４〜３６のうちいずれか１つだけがオン状態の場合の電源電圧Ｖ６９をＶ６９ｏｎ１とすると、電源電圧Ｖ６９ｏｎ１は、Ｖ６９Ａ、Ｖ６９Ｂ、およびＶ６９Ｃの３通りに変動する。

また、オフ状態の２つの電流駆動回路における主帰還電圧は、基準電圧Ｖ３７と、対応するノーマリオフ型の２つのＮチャネルＭＯＳトランジスタのしきい値電圧を基準電圧Ｖ３７から差し引いた電圧との間にある。したがって、オフ状態の２つの電流駆動回路における主帰還電圧は、オン状態の１つの電流駆動回路における主帰還電圧よりも高くなり、最大でも基準電圧Ｖ３７以下となる。

さらに、オフ状態の２つの電流駆動回路における負荷電圧は、対応する２つの発光素子群の両端電圧が小さくなるため、電源電圧Ｖ６９ｏｎ１（すなわち、Ｖ６９Ａ、Ｖ６９Ｂ、またはＶ６９Ｃ）の未満かつ近傍にまで上昇する。

１．２．２ 電流駆動回路のすべてがオン状態の場合
発光素子オン状態において、電流駆動回路３４〜３６のすべてがオン状態の場合、電源電圧Ｖ６９がＶ６９ｏｎ３になったとする。この場合、式１〜３における電源電圧Ｖ６９Ａ〜Ｖ６９Ｃは、電源電圧Ｖ６９ｏｎ３に一致し、主帰還電圧はＶ３４、Ｖ３５、Ｖ３６のように個別の値になるので、式５〜７のように表すことができる。
Ｖ６９ｏｎ３＝ＶＦ２５＋Ｒ２８×Ｉ３４＋Ｖ３４ （５）
Ｖ６９ｏｎ３＝ＶＦ２６＋Ｒ２９×Ｉ３５＋Ｖ３５ （６）
Ｖ６９ｏｎ３＝ＶＦ２７＋Ｒ３０×Ｉ３６＋Ｖ３６ （７）

この場合、主帰還電圧Ｖ３４〜Ｖ３６の大小関係は、式１〜７により、式８のように表すことができる。すなわち、電流駆動回路３４〜３６のうちいずれか１つがオン状態のときにもっとも高い電源電圧がＶ６９Ａとなる場合、電源電圧Ｖ６９Ａに対応する主帰還電圧Ｖ３４が、電流駆動回路のすべてがオン状態の場合においてもっとも低くなる。
Ｖ３４＜Ｖ３５＜Ｖ３６ （８）

さらに、電源回路６９は、主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも低い主帰還電圧Ｖ３４を、基準電圧Ｖ５１に大略等しくするため、式５、８はそれぞれ式９、１０のようになる。
Ｖ６９ｏｎ３＝ＶＦ２５＋Ｒ２８×Ｉ３４＋Ｖ５１ （９）
Ｖ３４＝Ｖ５１＜Ｖ３５＜Ｖ３６ （１０）

すなわち、電源回路６９は、主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも低い主帰還電圧Ｖ３４に基づいて、電源電圧Ｖ６９ｏｎ３を調整する。

このように、基準電圧Ｖ５１は、主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも低い電圧Ｖ３４に等しくなる。このため、基準電圧Ｖ５１は、主帰還電圧Ｖ３４に対応する電流源３１がオン状態で電流駆動するのに十分可能な、かつ最低の電圧に設定される。

さらに、電圧源３７により生成される基準電圧Ｖ３７は、基準電圧Ｖ５１を最低電圧としてばらついている主帰還電圧Ｖ３４〜Ｖ３６よりも、ノーマリオフ型のＮチャネルＭＯＳトランジスタがオン状態となるゲート・ソース間電圧だけ高い電圧に設定される。ここで、このゲート・ソース間電圧は、このＮチャネルＭＯＳトランジスタのしきい値電圧よりも所定の大きさだけ高く、このとき、このＮチャネルＭＯＳトランジスタのオン電圧およびオン抵抗は十分に低くなっている。これにより、基準電圧Ｖ３７は、電流源３１〜３３が電流駆動するのに十分可能な最低の電圧（すなわち、基準電圧Ｖ５１）と、主帰還電圧Ｖ３４〜Ｖ３６のばらつき範囲（すなわち、発光素子群２５〜２７の両端電圧とＮチャネルＭＯＳトランジスタ２８〜３０のオン電圧との和のばらつき範囲）と、ＮチャネルＭＯＳトランジスタがオン状態となるゲート・ソース間電圧とを合計した電圧となる。

１．２．３ 電流駆動回路のうちいずれか２つがオン状態の場合
発光素子オン状態において、電流駆動回路３４〜３６のうちいずれか２つがオン状態の場合、電源電圧Ｖ６９がＶ６９ｏｎ２になったとする。この場合、式１〜３における電源電圧Ｖ６９Ａ〜Ｖ６９Ｃのうちオン状態に対応する３通りの組み合わせ（すなわち、Ｖ６９ＡおよびＶ６９Ｂの組み合わせ、Ｖ６９ＢおよびＶ６９Ｃの組み合わせ、ならびにＶ６９ＣおよびＶ６９Ａの組み合わせ）によって、電源電圧Ｖ６９ｏｎ２は３通りに変動する。

さらに、電源回路６９は、２つのオン状態の電流駆動回路における主帰還電圧のうちより低い主帰還電圧を、基準電圧Ｖ５１に大略等しくする。

すなわち、電源回路６９は、２つのオン状態の電流駆動回路における主帰還電圧のうちより低い主帰還電圧に基づいて、電源電圧Ｖ６９ｏｎ２を調整する。

この場合、オフ状態の１つの電流駆動回路における主帰還電圧は、基準電圧Ｖ３７と、対応するノーマリオフ型の１つのＮチャネルＭＯＳトランジスタのしきい値電圧を基準電圧Ｖ３７から差し引いた電圧との間にある。したがって、オフ状態の１つの電流駆動回路における主帰還電圧は、オン状態の２つの電流駆動回路における主帰還電圧よりも高くなり、最大でも基準電圧Ｖ３７以下となる。

さらに、オフ状態の１つの電流駆動回路における負荷電圧は、対応する１つの発光素子群の両端電圧が小さくなるため、電源電圧Ｖ６９ｏｎ２の未満かつ近傍にまで上昇する。

１．２．４ 発光素子オン状態のまとめ
電源電圧Ｖ６９ｏｎ３、Ｖ６９ｏｎ２、Ｖ６９ｏｎ１は、まとめて、発光素子オン状態のおける電源電圧Ｖ６９ｏｎと呼ばれる。電源電圧Ｖ６９ｏｎ１はオン状態となる１つの電流駆動回路によって変動し、電源電圧Ｖ６９ｏｎ２はオン状態となる２つの電流駆動回路の組み合わせによって変動し、電源電圧Ｖ６９ｏｎ３は変動しない。電源電圧Ｖ６９ｏｎ１の変動幅は、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃの変動がそのまま反映されるため、もっとも大きい。電源電圧Ｖ６９ｏｎ２の変動幅は、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃの変動がある程度平均化されるため、電源電圧Ｖ６９ｏｎ１の場合よりも小さい。

１．２．５ 発光素子オフ状態の場合
次に、発光素子オフ状態の場合、抵抗３９、４０の抵抗値をそれぞれＲ３９、Ｒ４０とすると、電源電圧Ｖ６９の値Ｖ６９ｏｆｆは、電源回路６９が補助帰還回路７３における補助帰還電圧Ｖ４２を基準電圧Ｖ５１に大略等しくするため、式１１のようになる。
Ｖ６９ｏｆｆ＝Ｖ５１×（Ｒ３９＋Ｒ４０）／Ｒ４０ （１１）

ここで式１１において、基準電圧Ｖ５１と電源電圧Ｖ６９ｏｆｆとは互いに比例関係にある。すなわち、基準電圧Ｖ５１が上昇するにつれて、電源電圧Ｖ６９ｏｆｆは大きくなり、基準電圧Ｖ５１が下降するにつれて、電源電圧Ｖ６９ｏｆｆは小さくなる。

すなわち、電源回路６９は、補助帰還電圧Ｖ４２に基づいて、電源電圧Ｖ６９ｏｆｆを調整する。

この場合、オフ状態の３つの電流駆動回路３４〜３６における主帰還電圧Ｐ３４〜Ｐ３６は、基準電圧Ｖ３７と、ノーマリオフ型の３つのＮチャネルＭＯＳトランジスタ２８〜３０のしきい値電圧を基準電圧Ｖ３７から差し引いた電圧との間にあり、最大でも基準電圧Ｖ３７以下となる。

さらに、オフ状態の３つの電流駆動回路３４〜３６における負荷電圧Ｖ２５〜Ｖ２７は、対応する３つの発光素子群２５〜２７の両端電圧が小さくなるため、電源電圧Ｖ６９ｏｆｆの未満かつ近傍にまで上昇する。

１．２．６ 電圧配分の具体例
電圧配分の具体的な一例を、以下に説明する。電圧源７０の電圧は２４ボルトとし、電流駆動回路３４〜３６はスイッチングせずに、すべてオン状態またはすべてオフ状態とする。電流駆動回路３４〜３６がすべてオン状態の場合、電源電圧Ｖ６９ｏｎは２６．９ボルト、基準電圧Ｖ５１は０．４ボルト、基準電圧Ｖ３７は４．３ボルトとすると、負荷電圧Ｖ２５〜Ｖ２７はそれぞれ０．５ボルト、０．６ボルト、０．８ボルト、ＮチャネルＭＯＳトランジスタ２８〜３０のオン抵抗はいずれも１．６７オーム、主帰還電圧Ｖ３４〜Ｖ３６はそれぞれ０．４ボルト、０．５ボルト、０．７ボルト、駆動電流Ｉ３４〜Ｉ３６はいずれも６０ｍＡとなる。

一方、電流駆動回路３４〜３６がすべてオフ状態の場合、電源電圧Ｖ６９ｏｆｆは２７．０７ボルト、基準電圧Ｖ５１は０．４ボルト、基準電圧Ｖ３７は４．３ボルトとすると、抵抗Ｒ３９は２２０ｋオーム、抵抗４０は３．３ｋオーム、補助帰還電圧Ｖ４２は０．４ボルト、負荷電圧Ｖ２５〜Ｖ２７はいずれも２７．０７ボルト未満で２７．０７ボルトに近い電圧、主帰還電圧Ｖ３４〜Ｖ３６はいずれも４．３ボルトと０．７ボルト程度との間の電圧、駆動電流Ｉ３４〜Ｉ３６はいずれも０ｍＡとなる。

このように、電流駆動回路３４〜３６がオン状態の場合とオフ状態の場合で、負荷電圧Ｖ２５〜Ｖ２７は０．数ボルトから２７．０７ボルト近くまで変化するが、主帰還電圧Ｖ３４〜Ｖ３６は０．数ボルトから最大でも４．数ボルトまで変化するだけである。しかも、主帰還電圧Ｖ３４〜Ｖ３６の最低電圧は、基準電圧Ｖ５１に等しい０．４ボルトに維持される。

１．２．７ 電圧配分のまとめ
上述したように、基準電圧Ｖ５１を主帰還電圧Ｖ３４〜Ｖ３６のうちの最低電圧に設定することにより、主帰還電圧Ｖ３４〜Ｖ３６は、それぞれ電流源３１〜３３がオン状態で電流駆動するのに十分な、かつ最低の電圧に設定される。これにより、電流源３１〜３３、主帰還回路７２、補助帰還回路７３、および入力設定回路５２などの、帰還出力端Ｐ３４〜Ｐ３６と接地との間に並列に接続される回路に加わる電圧は、十分かつ最低の電圧に設定され、これらの回路で消費される電力を低減することができる。

さらに、基準電圧Ｖ３７を、オン状態の電流駆動回路における主帰還電圧よりも、ノーマリオフ型のＮチャネルＭＯＳトランジスタがオン状態となるゲート・ソース間電圧だけ高い電圧に設定する。これにより、各主帰還電圧Ｖ３４〜Ｖ３６は、対応する電流駆動回路がオン状態の場合、基準電圧Ｖ３７よりも上述したゲート・ソース間電圧だけ下降した電圧となり、対応する電流駆動回路がオフ状態の場合、最大でも基準電圧Ｖ３７以下の電圧となる。その結果、各主帰還電圧Ｖ３４〜Ｖ３６は、各電流駆動回路３４〜３６のオン／オフ状態がいずれの場合であっても、基準電圧Ｖ３７以下にすることができる。これにより、電流源３１〜３３、主帰還回路７２、補助帰還回路７３、および入力設定回路５２などの、帰還出力端Ｐ３４〜Ｐ３６と接地との間に並列に接続される回路に加わる電圧は、基準電圧Ｖ３７以下に制限することができる。帰還出力端Ｐ３４〜Ｐ３６と接地との間に並列に接続されるこれらの回路は、基準電圧Ｖ３７よりも所望のマージン分高いだけの、低耐圧特性の素子（上述した具体例では数ボルト程度）を用いて構成すればよく、半導体チップ面積を縮小し、その結果、消費電力を低減し、コストを低減することができる。

しかも、ＮチャネルＭＯＳトランジスタ２８〜３０としてドレイン耐圧が高い素子（上述した具体例では数１０ボルト）を用いることにより、各発光素子群２５〜２７における発光素子の直列接続数を多くして、発光素子群２５〜２７の両端電圧を高くすることができる。これにより、発光素子群、ＮチャネルＭＯＳトランジスタ、および電流源などの数を削減し、その結果、消費電力を低減し、コストを低減することができる。

したがって、ＮチャネルＭＯＳトランジスタ２８〜３０に数１０ボルトの高耐圧素子を用い、電流源３１〜３３、主帰還回路７２、補助帰還回路７３、および入力設定回路５２などの、帰還出力端Ｐ３４〜Ｐ３６と接地との間に並列に接続される回路に数ボルトの低耐圧素子を用いることにより、発光素子群２５〜２７の高電圧駆動と低耐圧素子の利用との両立を実現することが可能となる。

１．２．８ 電源電圧Ｖ６９ｏｆｆの最適設定
補助帰還電圧Ｖ４２は、基準電圧Ｖ５１に等しくなるため、式１１を用いて各抵抗値Ｒ３９、Ｒ４０を調整することにより、発光素子オフ状態の電源電圧Ｖ６９ｏｆｆは、発光素子オン状態の電源電圧Ｖ６９ｏｎに対して、所望の値に設定することが可能となる。上述した具体例では、電源電圧Ｖ６９ｏｎは２６．９ボルト、電源電圧Ｖ６９ｏｆｆは２７．０７ボルトとしている。

電源電圧Ｖ６９ｏｆｆを電源電圧Ｖ６９ｏｎよりも若干高めに設定すれば、発光素子オフ状態から発光素子オン状態へ切り替わる場合に駆動電流Ｉ３４〜Ｉ３６の応答性は高くすることができる。電源電圧Ｖ６９ｏｆｆを電源電圧Ｖ６９ｏｎよりも若干低めに設定すれば、発光素子オフ状態から発光素子オン状態へ切り替わる場合に発光素子駆動装置の電力損失は小さくすることができる。駆動電流Ｉ３４〜Ｉ３６が変化し、そのために電源電圧Ｖ６９ｏｎが変化しても、電源電圧Ｖ６９ｏｆｆを電源電圧Ｖ６９ｏｎに等しく設定すれば、発光素子オフ状態と発光素子オン状態との間で相互に切り替わる場合に各電源電圧Ｖ６９ｏｆｆ、Ｖ６９ｏｎのリップル等の変動量は、低減することができる。

さらに、電圧源７０の起動直後における発光素子オフ状態から、最初の発光素子オン状態へ切り替わる場合も同様に、電源電圧Ｖ６９ｏｆｆを電源電圧Ｖ６９ｏｎよりも若干高めに設定することにより、駆動電流Ｉ３４〜Ｉ３６の応答性は高くすることができる。

発光素子オフ状態と発光素子オン状態との間で相互に切り替わる場合に、さらには発光素子オン状態内の３つの異なる電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃ間で相互に変化する場合に、コンデンサ１０８および抵抗１０９により、差分回路６３の反転入力端子における電圧の変化度合いは時間的に緩やかになる。また、差分回路６３の反転入力端子における電圧は、過渡的にも差分回路６３の非反転入力端子における電圧に近い電圧を保ちやすくなる。その結果、電源電圧Ｖ６９の変動は緩やかとなり、リップルおよび急峻な変動は低減される。なお、差分回路６３の両入力端子は、ＭＯＳトランジスタのゲート端子またはバイポーラトランジスタのベース端子で構成されるが、両入力端子における２つの電圧のバランスをとるために、差分回路６３の非反転入力端子にも抵抗１１０を設けている。

１．３ 第１の実施形態のまとめ
以上のように、第１の実施形態の発光素子駆動装置によれば、発光素子オフ状態の場合、補助帰還回路７３を用いて電源回路６９の調整動作を続行するため、電源電圧Ｖ６９は、発光素子オフ状態においても、所定の電圧に安定化される。したがって、発光素子オフ状態および発光素子オン状態の両状態において、かつ発光素子オフ状態の期間が長くなっても、電源電圧Ｖ６９の変動幅は、リップルなどを含めて十分に小さくすることが可能である。その結果、電流源３１〜３３は、電流駆動するのに十分な電圧を常に保持することができるため、発光素子オフ状態から発光素子オン状態へ切り替わるとき、電流駆動回路３４〜３６は応答性を高めることができる。さらに、発光素子オフ状態における電源電圧Ｖ６９の過大な上昇が防止されるので、発光素子駆動装置において、耐圧破壊が防止され、消費電力が低減され、ＥＭＩが低減される。このように、補助帰還回路７３を用いることにより、正確なデューティ制御を行うことが可能となる。

さらに、発光素子オフ状態の電源電圧Ｖ６９ｏｆｆは、発光素子オン状態の電源電圧Ｖ６９ｏｎに対して、所望の値に設定することができる。電源電圧Ｖ６９ｏｆｆを電源電圧Ｖ６９ｏｎよりも若干高めに設定すれば、発光素子オフ状態から発光素子オン状態へ切り替わる場合に駆動電流Ｉ３４〜Ｉ３６の応答性は高くすることができる。電源電圧Ｖ６９ｏｆｆを電源電圧Ｖ６９ｏｎよりも若干低めに設定すれば、発光素子オフ状態から発光素子オン状態へ切り替わる場合に発光素子駆動装置の電力損失は小さくすることができる。また、差分回路６３の反転入力端子には、コンデンサ１０８および抵抗１０９が設けられ、発光素子オフ状態と発光素子オン状態との間で相互に切り替わる場合に、さらには発光素子オン状態内の３つの異なる電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃ間で相互に変化する場合に、コンデンサ１０８および抵抗１０９により、差分回路６３の反転入力端子における電圧の変化度合いは時間的に緩やかになる。このため、電源電圧Ｖ６９のリップルなどの変動および急峻な変動を抑制することができる。

さらに、第１の実施形態の発光素子駆動装置によれば、電流駆動回路３４〜３６は、ＮチャネルＭＯＳトランジスタ２８〜３０および電流源３１〜３３による構成を用いている。これにより、ＮチャネルＭＯＳトランジスタ２８〜３０に高耐圧素子を用い、電流源３１〜３３、主帰還回路７２、補助帰還回路７３、および入力設定回路５２などの、帰還出力端Ｐ３４〜Ｐ３６と接地との間に並列に接続される回路に低耐圧素子を用いれば、発光素子群２５〜２７の高電圧駆動と低耐圧素子の利用との両立を実現することが可能となる。高耐圧素子の利用により、発光素子群、ＮチャネルＭＯＳトランジスタ、および電流源などの数を削減し、その結果、消費電力を低減し、コストを低減することができる。また、低耐圧素子の利用により、半導体チップ面積を縮小し、その結果、消費電力を低減し、コストを低減することができる。

１．４ 変形例
なお、駆動電流Ｉ３４〜Ｉ３６は、発光素子オフ状態において、上述した具体例のように０ｍＡであってもよく、もしくは０ｍＡよりも大きい若干の大きさの電流値であってもよい。若干の大きさの電流値の場合も、駆動電流Ｉ３４〜Ｉ３６は、発光素子オン状態における電流値に比較して、明らかに小さい電流値に設定する。駆動電流Ｉ３４〜Ｉ３６を若干の大きさの電流値とすれば、電流駆動回路３４〜３６の動作が安定化する可能性がある。

なお、電源回路６９は、電圧源７０が発生する直流電圧よりも小さい電源電圧Ｖ６９を生成する、降圧型の電源回路であってもよい。

なお、状態信号生成回路５０は、スイッチ回路４８における各スイッチ４４、４５、４６を個別に制御してもよい。この場合、状態信号生成回路５０は、制御信号Ｖ３１がハイレベルの場合、スイッチ４４をオン状態にし、制御信号Ｖ３１がローレベルの場合、スイッチ４４をオフ状態にし、制御信号Ｖ３２がハイレベルの場合、スイッチ４５をオン状態にし、制御信号Ｖ３２がローレベルの場合、スイッチ４５をオフ状態にし、制御信号Ｖ３３がハイレベルの場合、スイッチ４６をオン状態にし、制御信号Ｖ３３がローレベルの場合、スイッチ４６をオフ状態にする。これにより、オン状態の電流源に接続されたスイッチだけがオン状態となるため、発光素子オン状態において入力設定回路６１からオフ状態の電流源へのリーク電流が遮断され、リーク電流による消費電力が削減される。

なお、各発光素子群２５〜２７は、８個の発光素子を含むが、８個以外の個数の発光素子を含んでもよい。

なお、発光素子群と電流駆動回路との直列回路は、３個で構成されるが、３個以外の個数、例えば１〜２個または４〜１５個などで構成されてもよい。

なお、電流駆動回路３４〜３６は、それぞれＮチャネルＭＯＳトランジスタ２８〜３０および電流源３１〜３３で構成されるが、それぞれ電流源３１〜３３だけで構成されてもよい。この場合、負荷接続端子Ｐ２５〜Ｐ２７はそれぞれ帰還出力端Ｐ３４〜Ｐ３６に一致し、負荷電圧Ｖ２５〜Ｖ２７はそれぞれ主帰還電圧Ｖ３５〜Ｖ３６に一致する。このような構成の発光素子駆動装置であっても、補助帰還回路７３を用いることにより、発光素子オフ状態の場合も電源回路６９の調整動作を続行するため、電源電圧Ｖ６９は安定化される。

なお、各電流駆動回路３４〜３６は、１個のトランジスタおよび１個の電流源を含み、いずれもＮチャネルＭＯＳトランジスタにより構成されるとしたが、そのうち少なくとも１個は、ＮＰＮトランジスタであってもよいし、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。

なお、制御回路７１は、さらに補助帰還電圧制御回路を含み、補助帰還電圧制御回路は、補助帰還電圧生成回路４２を制御し、補助帰還電圧Ｖ４２を変化させてもよい。補助帰還電圧生成回路４２は、例えば各抵抗３９、４０を可変抵抗により構成し、補助帰還電圧制御回路は、各抵抗抗３９、４０を制御し、その抵抗値を変化させることにより、補助帰還電圧Ｖ４２を変化させる。

２．第２の実施形態
第２の実施形態では、第１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１の実施形態と同等であるので、説明を省略する。

第２の実施形態では、スイッチ回路４８またはスイッチ回路４７の少なくとも一方を省略した構成を説明する。

図２は、第２の実施形態に係る発光素子駆動装置の構成を示す回路図である。図２における第２の実施形態の構成が図１Ａにおける第１の実施形態の構成と異なる点は、スイッチ回路４８、スイッチ回路４７、インバータ４９、および状態信号生成回路５０が削除されている点である。補助帰還電圧生成回路４２は入力設定回路５３へ常時接続され、各電流駆動回路３４〜３６は入力設定回路６１へ常時接続されている。主帰還回路７２、補助帰還回路７３、および制御回路７１は、主帰還回路７２Ａ、補助帰還回路７３Ａ、および制御回路７１Ａへ変更されている。

表１は、発光素子オン状態または発光素子オフ状態において、各スイッチ回路４８、４７が制御されるオン／オフ状態を示している。

まず、発光素子オン状態の場合、スイッチ回路４８は表１（ｅ）のようにオン状態にあり、発光素子オフ状態の場合、スイッチ回路４７は表１（ｄ）のようにオン状態にある。

次に、発光素子オフ状態の場合、第１の実施形態ではスイッチ回路４８はオフ状態であった。しかし、発光素子オフ状態における電源電圧Ｖ６９ｏｆｆが、発光素子オン状態における各電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃより高くても低くても、発光素子オフ状態において主帰還電圧Ｖ３４〜Ｖ３６は補助帰還電圧Ｖ４２よりも十分に高い。したがって、スイッチ回路４８が表１（ｆ）のようにオン状態またはオフ状態のいずれであっても、制御入力端Ｐ６０には補助帰還信号が生成される。それゆえに、スイッチ回路４８は、発光素子オン状態および発光素子オフ状態のいずれであっても、常にオン状態としてよく、スイッチ回路４８およびインバータ４９は、図２に示すように削除し、常時接続とすることができる。ただし、第１の実施形態で説明したように、発光素子オフ状態において主経路Ｒ７２を遮断することにより、入力設定回路６１から電流源３１〜３３へのリーク電流を防止する機能を利用する場合には、スイッチ回路４８を用いる。

さらに、発光素子オン状態の場合、第１の実施形態ではスイッチ回路４７はオフ状態であった。しかし、電源電圧Ｖ６９ｏｆｆが各電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃのいずれよりも低いならば、発光素子オン状態において補助帰還電圧Ｖ４２は主帰還電圧Ｖ３４〜Ｖ３６よりも高い。したがって、スイッチ回路４７が表１（ｃ）のようにオン状態またはオフ状態のいずれであっても、制御入力端Ｐ６０には主帰還信号が生成される。それゆえに、スイッチ回路４７は、発光素子オン状態および発光素子オフ状態のいずれであっても、常にオン状態としてよく、スイッチ回路４７は、図２に示すように削除し、常時接続とすることができる。

なお、電源電圧Ｖ６９ｏｆｆが各電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃのいずれよりも高いならば、発光素子オン状態において補助帰還電圧Ｖ４２は主帰還電圧Ｖ３４〜Ｖ３６よりも低い。したがって、制御入力端Ｐ６０に主帰還信号が生成されるためには、スイッチ回路４７は表１（ａ）のように、オフ状態でなければならない。それゆえに、スイッチ回路４７は、発光素子オン状態および発光素子オフ状態でそれぞれオフ状態およびオン状態にする必要があり、スイッチ回路４７は削除することができない。

３．第３の実施形態
第３の実施形態では、第１の実施形態および第２の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１の実施形態および第２の実施形態と同等であるので、説明を省略する。

３．１ 概要
表１（ｂ）に示すように、電源電圧Ｖ６９ｏｆｆが電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃのうちもっとも高い電圧以下で、もっとも低い電圧以上の場合について、図３を用いて説明する。

図３は、第３の実施形態に係る発光素子駆動装置の構成を示す回路図である。図３における第３の実施形態の構成が図１Ａにおける第１の実施形態の構成と異なる点は、スイッチ回路４７が削除され、補助帰還電圧生成回路４２が入力設定回路５３へ常時接続され、補助帰還回路７３が補助帰還回路７３Ａへ変更されている点である。

電源電圧Ｖ６９ｏｆｆは、式１１を用いて、各抵抗値Ｒ３９、Ｒ４０を調整することにより、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃのうちもっとも高い電圧以下で、もっとも低い電圧以上になるように設定される。補助帰還電圧生成回路４２は、入力設定回路５３へ常時接続される。この場合、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃのうちもっとも高い電圧に対応する主帰還電圧は、主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも低い電圧となる。一方、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃのうちもっとも低い電圧に対応する主帰還電圧は、主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも高い電圧となる。したがって、補助帰還電圧Ｖ４２は、主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも低い電圧以上で、もっとも高い電圧以下になるように設定される。

３．２ 発光素子オフ状態
まず、発光素子オフ状態の場合、表１（ｄ）において上述したように、制御入力端Ｐ６０には補助帰還信号が生成され、第１の実施形態と同様に動作する。

３．３ 発光素子オン状態
次に、発光素子オン状態の場合、電流駆動回路３４〜３６のうちオン状態となる回路の数が、３個、および１〜２個の場合に分けて説明する。

第１に、オン状態となる電流駆動回路の数が３個の場合、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃのうち電源電圧Ｖ６９ｏｆｆよりも高い電圧は必ず存在するから、主帰還電圧Ｖ３４〜Ｖ３６のうち補助帰還電圧Ｖ４２よりも低い電圧も必ず存在する。したがって、制御入力端Ｐ６０にはもっとも低い主帰還電圧に対応する主帰還信号が生成され、第１の実施形態と同様に動作する。

第２に、オン状態となる電流駆動回路の数が２個および１個の場合、補助帰還電圧Ｖ４２、およびオン状態に対応する１〜２個の主帰還電圧のうち、もっとも低い電圧は、補助帰還電圧Ｖ４２になる場合と主帰還電圧になる場合とがある。もっとも低い電圧が補助帰還電圧Ｖ４２の場合、制御入力端Ｐ６０には補助帰還信号が生成され、もっとも低い電圧が主帰還電圧の場合、制御入力端Ｐ６０には主帰還信号が生成される。したがって、電源回路６９による電源電圧Ｖ６９ｏｎの調整時に、主帰還電圧Ｖ３４〜Ｖ３６のうち補助帰還電圧Ｖ４２よりも高い電圧は無視され、それゆえに電源電圧Ｖ６９Ａ〜Ｖ６９Ｃのうち電源電圧Ｖ６９ｏｆｆよりも低い電圧は無視される。その結果、電源電圧Ｖ６９ｏｎの変動量は、低減することが可能となる。

発光素子群２５〜２７の各両端電圧のばらつき、およびＮチャネルＭＯＳトランジスタ２８〜３０の各オン電圧のばらつきの少なくとも一方が大きい場合、式４に示す各電源電圧Ｖ６９Ａ〜Ｖ６９Ｃの差は大きくなり、したがって式８に示す主帰還電圧Ｖ３４〜Ｖ３６の差も大きくなる。この場合、電流駆動回路３４〜３６のうちオン状態となる回路が切り替わる際に、電源電圧Ｖ６９ｏｎが大きく変動する。特に、オン状態となる電流駆動回路の数が１個の場合、ばらつきの影響がそのまま反映されるため、電源電圧Ｖ６９ｏｎ１の変動幅は大きくなる。例えば、式４において電流駆動回路３４だけがオン状態の場合から電流駆動回路３６だけがオン状態の場合へ切り替わる際には、電源電圧Ｖ６９ｏｎ１はＶ６９ＡからＶ６９Ｃへ大きく下降し、その結果電流駆動回路３６における電力損失が増大する。逆に、電流駆動回路３６だけがオン状態の場合から電流駆動回路３４だけがオン状態の場合へ切り替わる際には、電源電圧Ｖ６９ｏｎ１はＶ６９ＣからＶ６９Ａへ大きく上昇し、その結果電流駆動回路３４における応答性が悪化する。

３．４ まとめ
しかしながら、第３の実施形態に示す構成によれば、電源電圧Ｖ６９ｏｆｆを、電源電圧Ｖ６９Ａ〜Ｖ６９Ｃのうちもっとも高い電圧以下で、もっとも低い電圧以上に設定し、補助帰還電圧生成回路４２を入力設定回路５３へ常時接続することにより、電流駆動回路３４〜３６のうちオン状態となる回路が切り替わる際の電源電圧Ｖ６９ｏｎの変動量を低減することができる。これにより、高い電圧に切り替わる場合の電流駆動回路の応答性、および低い電圧に切り替わる場合の電流駆動回路の電力損失を改善することができる。

なお、電源電圧Ｖ６９ｏｆｆは、電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃのうちもっとも高い電圧以下で、かつ近傍の電圧に設定されてもよい。この場合、補助帰還電圧Ｖ４２は、主帰還電圧Ｖ３４〜Ｖ３６のうちもっとも低い電圧以上で、かつ近傍の電圧となる。これにより、電源電圧Ｖ６９ｏｎの変動は、電源電圧Ｖ６９Ａ、Ｖ６９Ｂ、Ｖ６９Ｃのうちもっとも高い電圧の近傍に制限されることになり、電源電圧Ｖ６９ｏｎの変動量はさらに低減することができる。

４．第４の実施形態
第４の実施形態では、第１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１の実施形態と同等であるので、説明を省略する。

図４は、第４の実施形態に係る発光素子駆動装置の構成を示す回路図である。図４における第４の実施形態の構成が図１Ａにおける第１の実施形態の構成と異なる点は、補助帰還回路７３、ならびに補助帰還回路７３に含まれる補助帰還電圧生成回路４２が、補助帰還回路７３Ｂ、ならびに補助帰還回路７３Ｂに含まれるダミー発光素子群９３、ダミー電流駆動回路９６にそれぞれ変更されている点である。

ダミー発光素子群９３は、ダミー発光素子８５、ダミー発光素子８６、ダミー発光素子８７、ダミー発光素子８８、ダミー発光素子８９、ダミー発光素子９０、ダミー発光素子９１、およびダミー発光素子９２を含む。ダミー電流駆動回路９３は、ダミーＮチャネルＭＯＳトランジスタ９４およびダミー電流源９５を含む。

ダミー発光素子群９３の一端は、電源電圧出力端Ｐ６９へ接続され、他端は、ダミー負荷接続端子Ｐ９３を介してダミー電流駆動回路９６の一端へ接続される。各ダミー発光素子８５〜９２は、発光素子１〜２４と同様に、例えばダミーのＬＥＤで構成される。ダミー発光素子群９３において、ダミーＬＥＤ８５〜９２は、ダミー発光素子群９３の一端から他端へすべて順方向に直列に接続される。ダミー電流駆動回路９６の他端は接地される。

ダミー電流駆動回路９６において、ダミーＮチャネルＭＯＳトランジスタ２８のドレインはダミー電流駆動回路９６の一端へ接続され、ソースはダミー帰還出力端Ｐ９６を介してダミー電流源９５の一端へ接続され、ゲートは電圧源３７へ接続される。ダミー電流源９５の他端は、ダミー電流駆動回路９６の他端へ接続され、ダミー電流源９５の制御端子は、所定の電圧源へ接続される。ダミー電流源９５は、電流源３１〜３３と同様に、例えばＮチャネルＭＯＳトランジスタにより構成される。

電源回路６９は、ダミー発光素子群９３へ電源電圧Ｖ６９を供給する。ダミー電流駆動回路９６は、ダミー発光素子群９３を駆動するダミー駆動電流Ｉ９６を生成するとともに、ダミー帰還出力端Ｐ９６にダミー補助帰還電圧Ｖ９６を生成する。ダミー発光素子群９３にダミー駆動電流Ｉ９６が流れることにより、ダミー負荷接続端子Ｐ９３には、電源電圧Ｖ６９から、ダミー発光素子群９３の両端電圧を差し引いたダミー負荷電圧Ｖ９３が現れる。別の観点によれば、電源回路６９は、ダミー発光素子群９３とダミー電流駆動回路９６との直列回路へ電源電圧Ｖ６９を供給し、ダミー負荷接続端子Ｐ９３にダミー負荷電圧Ｖ９３、ダミー帰還出力端Ｐ９６にダミー補助帰還電圧Ｖ９６をそれぞれ生成する。ダミー電流源９５は、ダミー発光素子群９３とダミー電流駆動回路９６との直列回路にダミー駆動電流Ｉ９６を流す。

ダミー電流源９５は、所定の電圧源により、常時オン状態にされ、ダミー駆動電流Ｉ９６は常時オンされている。所定の電圧源の出力電圧を所望の電圧に設定することにより、補助帰還回路７３Ｂへの電源電圧Ｖ６９を調整することができる。ダミー発光素子群９３は、各発光素子群２５〜２７に対して、物理的に同様に構成されるため、大略等しい動作特性を有する。ダミー電流駆動回路９６は、各電流駆動回路３４〜３６に対して、物理的に同様に構成されるため、大略等しい動作特性を有する。したがって、ダミー駆動電流Ｉ９６は、オン状態における各駆動電流Ｉ３４〜Ｉ３６に大略等しく、ダミー負荷電圧Ｖ９３は、オン状態における各負荷電圧Ｖ２５〜Ｖ２７に大略等しく、ダミー補助帰還電圧Ｖ９６は、オン状態における各補助帰還電圧Ｖ３４〜Ｖ３６に大略等しい。

電源電圧出力端Ｐ６９から、補助帰還回路７３Ｂ内のダミー発光素子群９３、ダミー負荷接続端子Ｐ９３、ダミー電流駆動回路９６、ダミー帰還出力端Ｐ９６、スイッチ回路４７、および入力設定回路５３を経由し、制御入力端Ｐ６０に至る経路は、補助経路Ｒ７３と呼ばれる。

このように、補助帰還回路７３Ｂは、発光素子群２５〜２７および電流駆動回路３４〜３６とそれぞれ同等な構成のダミー発光素子群９３およびダミー電流駆動回路９６を用いている。これにより、ダミー発光素子群９３およびダミー電流駆動回路９６における電圧降下の温度変動およびばらつき変動は、発光素子群２５〜２７および電流駆動回路３４〜３６の変動に大略近似することになる。このため、温度およびばらつきに対して、ダミー補助帰還電圧Ｖ９６は主帰還電圧Ｖ３４〜Ｖ３６と同様に変動し、ダミー補助帰還電圧Ｖ９６に基づく電源電圧Ｖ６９ｏｆｆは、主帰還電圧Ｖ３４〜Ｖ３６に基づく電源電圧Ｖ６９ｏｎと同様に変動する。その結果、温度変動およびばらつき変動に対して、ダミー補助帰還電圧Ｖ９６と主帰還電圧Ｖ３４〜Ｖ３６との差は小さくなり、それゆえに電源電圧Ｖ６９ｏｆｆと電源電圧Ｖ６９ｏｎとの差は小さくなる。これにより、電流駆動回路３４〜３６における応答性および電力損失を、さらに改善することができる。

なお、ダミー発光素子群９３は、補助帰還回路７３Ｂにおいて電源電圧Ｖ６９ｏｆｆ設定用に用いられるが、他の用途の発光装置として用いてもよい。

なお、補助帰還回路７３Ｂにおいて、スイッチ回路４７によるオン状態およびオフ状態の切り替え機能の代わりに、電流源９５によるオン状態およびオフ状態の切り替え機能を用いてもよい。

５．第５の実施形態
第５の実施形態では、第１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１の実施形態と同等であるので、説明を省略する。

図５は、第５の実施形態に係る発光素子駆動装置の構成を示す回路図である。図５における第５の実施形態の構成は、図１Ａにおける第１の実施形態の構成と比べて、さらに、比較器８０、電圧源８１、ＡＮＤ回路８２、補助帰還回路入力端子Ｐ７３、および半導体基板８４を含む。図１Ａにおける第１の実施形態の電源回路６９は電源回路６９Ａへ変更され、さらに、上述した追加回路のうちの比較器８０およびＡＮＤ回路８２を含む。

補助帰還回路７３は、補助帰還回路入力端子Ｐ７３を介して電源電圧Ｖ６９を受ける。比較器８０は、補助帰還回路入力端子Ｐ７３における電源電圧Ｖ６９を電圧源８１の所定電圧と比較し、比較結果信号をＡＮＤ回路８２へ送る。ＡＮＤ回路８２は、比較結果信号と、パルス幅変調回路６４において生成されるパルス幅変調信号との論理積信号をスイッチ素子６５のゲートへ送る。スイッチ素子６５は、論理積信号によりオン／オフされる。電源電圧Ｖ６９が電圧源８１の所定電圧未満の場合、論理積信号はパルス幅変調信号に一致し、電源電圧Ｖ６９が電圧源８１の所定電圧以上の場合、論理積信号はローレベルとなり、パルス幅変調信号は無効化され、スイッチ素子６５はオフされる。電圧源８１の所定電圧を電源電圧Ｖ６９の許容される最大電圧に設定すれば、電源電圧Ｖ６９が許容最大電圧を越えると、電源回路６９Ａの昇圧動作を強制的に停止することができる。この意味で、比較器８０、電圧源８１、およびＡＮＤ回路８２は、過電圧保護回路と呼ばれる。ＡＮＤ回路８２は、無効化器とも呼ばれる。

１つの半導体基板８４には、電流駆動回路３４〜３６、制御回路７１、主帰還回路７２、補助帰還回路７３、インバータ４９、電圧源３７、５１、８１、および電源回路６９Ａの一部が形成される。この電源回路６９Ａの一部は、電流源５８、電圧源６０、差分回路６３、電流源５７、電圧源５９、入力設定回路５２、パルス幅変調回路６４、搬送波発生器６２、スイッチ素子６５、比較器８０、ＡＮＤ回路８２、補助帰還回路入力端子Ｐ７３、および負荷接続端子Ｐ２５〜Ｐ２７を含む。

半導体基板８４の外部に設置される電源電圧出力端Ｐ６９からの電源電圧Ｖ６９は、半導体基板８４上の補助帰還回路入力端子Ｐ７３を介して、補助帰還回路７３に供給される。電源電圧Ｖ６９は、同時に、補助帰還回路入力端子Ｐ７３を介して比較器８０に供給され、過電圧保護回路において許容最大電圧以上かどうかが判断される。すなわち、補助帰還回路入力端子Ｐ７３は、補助帰還回路７３および過電圧保護回路の両方へ電源電圧Ｖ６９を入力する端子となっており、１つの半導体基板８４上に両方を構成する場合に端子数を削減できる。

なお、比較器８０は、補助帰還回路入力端子Ｐ７３における電源電圧Ｖ６９の代わりに、補助帰還電圧Ｖ４２を電圧源８１の所定電圧と比較してもよい。

本発明に係る発光素子駆動装置は、液晶テレビやノートパソコン等のバックライト用ＬＥＤを駆動するＬＥＤドライバーＩＣとして、ＬＥＤ駆動電流の早い応答性およびＩＣの低い損失などを実現するために有用である。

以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。

本発明は、発光素子駆動装置に利用できる。

本発明の第１の実施形態に係る発光素子駆動装置の構成を示す回路図 本発明の第１の実施形態に係る発光素子駆動装置の動作を示すタイミング図 本発明の第２の実施形態に係る発光素子駆動装置の構成を示す回路図 本発明の第３の実施形態に係る発光素子駆動装置の構成を示す回路図 本発明の第４の実施形態に係る発光素子駆動装置の構成を示す回路図 本発明の第５の実施形態に係る発光素子駆動装置の構成を示す回路図 従来例の発光素子駆動装置の構成を示す回路図

符号の説明

１〜２４ 発光素子（ＬＥＤ）
２５〜２７ 発光素子群
２８〜３０、６５ ＮチャネルＭＯＳトランジスタ
３１〜３３、５７、５８ 電流源
３４〜３６ 電流駆動回路
３７、５１、５９、６０、７０、８１ 電圧源
３８ 電流源制御回路
３９、４０、１０９、１１０ 抵抗
６６、１０８ コンデンサ
４２ 補助帰還電圧生成回路
４４〜４６ スイッチ
４７、４８ スイッチ回路
４９ インバータ
５０ 状態信号生成回路
５４〜５６ ＰＮＰトランジスタ
５２、５３、６１ 入力設定回路
６２ 搬送波発生器
６３ 差分回路（エラーアンプ）
６４ パルス幅変調回路（比較回路）
６５ スイッチ素子
６７ ダイオード
６８ インダクタ
６９、６９Ａ 電源回路
７１、７１Ａ 制御回路
７２、７２Ａ 主帰還回路
７３、７３Ａ、７３Ｂ 補助帰還回路
８０ 比較器
８２ ＡＮＤ回路
８４ 半導体基板
８５〜９２ ダミー発光素子
９３ ダミー発光素子群
９４ ダミーＮチャネルＭＯＳトランジスタ
９５ ダミー電流源
９６ ダミー電流駆動回路
Ｐ２５〜Ｐ２７ 負荷接続端子
Ｐ３４〜Ｐ３６ 帰還出力端
Ｐ６０ 制御入力端
Ｐ６９ 電源電圧出力端
Ｐ７３ 補助帰還回路入力端子

Claims (30)

1. １つ以上の発光素子をそれぞれに含むＮ個（Ｎは１以上の整数）の発光素子群と、
   制御入力端を含み、前記Ｎ個の発光素子群へ電源電圧を供給する電源回路と、
   帰還出力端をそれぞれに含むＮ個の電流駆動回路であって、電源電圧に基づいて、前記Ｎ個の発光素子群をそれぞれ駆動するＮ系統の駆動電流を生成するとともに、前記帰還出力端に主帰還電圧をそれぞれ生成するＮ個の電流駆動回路と、
   Ｎ系統の主帰還電圧に基づいて、前記制御入力端に主帰還信号を付与する主帰還回路と、
   電源電圧に基づいて、前記制御入力端に補助帰還信号を付与する補助帰還回路と、を有し、
   前記電源回路は、主帰還信号または補助帰還信号の少なくとも一方に基づいて、電源電圧を調整する、発光素子駆動装置。
2. さらに、前記電流駆動回路をオン状態に制御し、駆動電流をオンする一方、前記電流駆動回路をオフ状態に制御し、駆動電流をオフする制御回路を有する、請求項１に記載の発光素子駆動装置。
3. 前記電源回路は、前記Ｎ個の電流駆動回路のすべてがオフ状態の場合、補助帰還信号に基づいて電源電圧を調整する、請求項２に記載の発光素子駆動装置。
4. 前記電源回路は、前記電流駆動回路の少なくとも１つがオン状態の場合、主帰還信号に基づいて電源電圧を調整する、請求項２に記載の発光素子駆動装置。
5. 前記制御回路は、前記Ｎ個の電流駆動回路のすべてがオフ状態の場合を表す状態信号を生成し、
   前記電源回路は、状態信号が第１レベルの場合、補助帰還信号に基づいて電源電圧を調整する一方、状態信号が第２レベルの場合、主帰還信号に基づいて電源電圧を調整する、請求項２に記載の発光素子駆動装置。
6. 前記主帰還回路は、主帰還信号を無効化する主無効化回路を含み、
   前記主無効化回路は、状態信号が第１レベルの場合、主帰還信号を無効化する、請求項５に記載の発光素子駆動装置。
7. 前記補助帰還回路は、補助帰還信号を無効化する補助無効化回路を含み、
   前記補助無効化回路は、状態信号が第２レベルの場合、補助帰還信号を無効化する、請求項５に記載の発光素子駆動装置。
8. 前記主帰還回路は、Ｎ系統の主帰還電圧のうち、もっとも低い主帰還電圧に基づいて主帰還信号を生成する、請求項１に記載の発光素子駆動装置。
9. 前記補助帰還回路は、
   電源電圧に大略比例する補助帰還電圧を生成する補助帰還電圧生成回路を含み、
   補助帰還電圧に基づいて、補助帰還信号を生成する、請求項１に記載の発光素子駆動装置。
10. 前記電源回路は、補助帰還電圧およびＮ系統の主帰還電圧のうち、もっとも低い電圧に基づいて電源電圧を調整する、請求項９に記載の発光素子駆動装置。
11. 前記制御回路は、前記補助帰還電圧生成回路を制御する補助帰還電圧制御回路を含み、
    前記補助帰還電圧制御回路は、前記補助帰還電圧生成回路を制御し、補助帰還電圧を変化させる、請求項９に記載の発光素子駆動装置。
12. 前記補助帰還電圧生成回路は、２つ以上の抵抗を含み、
    前記２つ以上の抵抗は、電源電圧を分割して補助帰還電圧を生成する、請求項９に記載の発光素子駆動装置。
13. 前記電源回路は、補助帰還信号に基づく電源電圧を、Ｎ系統の主帰還電圧のいずれに基づく電源電圧よりも低く調整する、請求項１に記載の発光素子駆動装置。
14. 前記電源回路は、補助帰還信号に基づく電源電圧を、Ｎ系統の主帰還電圧のいずれに基づく電源電圧よりも高く調整する、請求項１に記載の発光素子駆動装置。
15. 前記電源回路は、補助帰還信号に基づく電源電圧を、Ｎ系統の主帰還電圧に基づく電源電圧のうち、もっとも高い電圧以下かつもっとも低い電圧以上に調整する、請求項１に記載の発光素子駆動装置。
16. 前記電源回路は、前記電流駆動回路の少なくとも１つがオフ状態の場合、補助帰還信号に基づいて電源電圧を調整する、請求項１に記載の発光素子駆動装置。
17. 前記発光素子群は、前記電源回路と前記電流駆動回路との間へ挿入される、請求項１に記載の発光素子駆動装置。
18. 前記帰還出力端は、前記発光素子群と前記電流駆動回路との間へ挿入される、請求項１７に記載の発光素子駆動装置。
19. 前記電流駆動回路は、トランジスタおよび電流源を含み、
    前記トランジスタは、前記発光素子群と前記電流源との間へ挿入される、請求項１７に記載の発光素子駆動装置。
20. 前記帰還出力端は、前記トランジスタと前記電流源との間へ挿入される、請求項１９に記載の発光素子駆動装置。
21. 前記トランジスタは、ＮチャネルＭＯＳトランジスタであり、
    前記ＮチャネルＭＯＳトランジスタは、ドレインが前記発光素子群へ接続され、ソースが前記電流源へ接続される、請求項１９に記載の発光素子駆動装置。
22. 前記トランジスタは、ＮＰＮトランジスタであり、
    前記ＮＰＮトランジスタは、コレクタが前記発光素子群へ接続され、エミッタが前記電流源へ接続される、請求項１９に記載の発光素子駆動装置。
23. 前記電流源は、ＮチャネルＭＯＳトランジスタであり、
    前記ＮチャネルＭＯＳトランジスタは、ドレインが前記トランジスタへ接続される、請求項１９に記載の発光素子駆動装置。
24. 前記電流源は、ＮＰＮトランジスタであり、
    前記ＮＰＮトランジスタは、コレクタが前記トランジスタへ接続される、請求項１９に記載の発光素子駆動装置。
25. 前記電源回路は、
    前記制御入力端における主帰還信号または補助帰還信号の値と、所定値との差分を表す差分信号を生成する差分回路と、
    所望の搬送波信号を生成する搬送波発生器と、
    差分信号と搬送波信号との比較結果を表すパルス幅変調信号を生成するパルス幅変調回路と、
    パルス幅変調信号により、オン／オフされるスイッチ素子と、
    前記スイッチ素子のオン動作およびオフ動作により、直流電源からの電力を、それぞれ充電および放電するインダクタと、
    放電された電力を順方向に通過させるダイオードと、
    通過した電力を充電するコンデンサと、を含み、
    前記コンデンサ両端に電源電圧を生成する、請求項１に記載の発光素子駆動装置。
26. 前記電源回路は、
    電源電圧を所定電圧と比較する比較器と、
    電源電圧が所定電圧を越えると、パルス幅変調信号を無効化する無効化器と、を含む、請求項２５に記載の発光素子駆動装置。
27. さらに、半導体基板上に形成され、電源電圧を受ける電源電圧入力端子を有し、
    前記補助帰還回路は、前記半導体基板上に形成されるとともに、前記電源電圧入力端子を介して電源電圧を受け、
    前記電源回路に含まれる、前記差分回路、前記搬送波発生器、前記パルス幅変調回路、前記スイッチ素子、前記比較器、および前記制御器は、前記半導体基板上に形成され、
    前記比較器は、前記電源電圧入力端子を介して電源電圧を受ける、請求項２６に記載の発光素子駆動装置。
28. 前記電源回路は、主帰還信号または補助帰還電圧が変化する度合いを低減するフィルタを含む、請求項２５に記載の発光素子駆動装置。
29. 前記補助帰還回路は、
    １つ以上のダミー発光素子を含むダミー発光素子群と、
    ダミー帰還出力端を含むダミー電流駆動回路であって、電源電圧に基づいて、前記ダミー発光素子群を駆動するダミー駆動電流を生成するとともに、前記ダミー帰還出力端にダミー補助帰還電圧を生成するダミー電流駆動回路と、を含み、
    ダミー補助帰還電圧に基づいて、前記制御入力端に補助帰還信号を付与する、請求項１に記載の発光素子駆動装置。
30. １つ以上の発光素子をそれぞれに含むＮ個（Ｎは１以上の整数）の発光素子群と、
    制御入力端を含み、前記Ｎ個の発光素子群へ電源電圧を供給する電源回路と、
    帰還出力端をそれぞれに含むＮ個の電流駆動回路であって、電源電圧に基づいて、前記Ｎ個の発光素子群をそれぞれ駆動するＮ系統の駆動電流を生成するとともに、前記帰還出力端に帰還電圧をそれぞれ生成するＮ個の電流駆動回路と、
    Ｎ系統の帰還電圧に基づいて、前記制御入力端に帰還信号を付与する帰還回路と、を有し、
    前記電流駆動回路は、トランジスタおよび電流源を含み、
    前記帰還出力端は、前記トランジスタと前記電流源との間へ挿入され、
    前記電源回路は、帰還信号に基づいて電源電圧を調整する、発光素子駆動装置。

Images