JP2010055364A - コンピュータ装置 - Google Patents
コンピュータ装置 Download PDFInfo
- Publication number
- JP2010055364A JP2010055364A JP2008219468A JP2008219468A JP2010055364A JP 2010055364 A JP2010055364 A JP 2010055364A JP 2008219468 A JP2008219468 A JP 2008219468A JP 2008219468 A JP2008219468 A JP 2008219468A JP 2010055364 A JP2010055364 A JP 2010055364A
- Authority
- JP
- Japan
- Prior art keywords
- uart
- signal
- microcontroller
- oscillator
- activation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microcomputers (AREA)
Abstract
【解決手段】UART機能とスタンバイ機能を有するマイクロコントローラ1を備え、該マイクロコントローラがスタンバイ状態のとき該マイクロコントローラ用のCPUクロック発振器3が動作を停止するコンピュータ装置において、マイクロコントローラ1がスタンバイ状態のときUARTによるUART起動信号を受信すると割込み信号INTUを生成するUART起動回路10を備え、該割込み信号INTUによりCPUクロック発振器3が動作を開始するとともにマイクロコントローラ1が通常動作に復帰する。
【選択図】図1
Description
MICROCHIP PIC16F684 Data Sheet 、[平成20年8月1日検索]、インターネット<URL:http://ww1.microchip.com/downloads/en/DeviceDoc/41202F-print.pdf>
請求項2にかかる発明は、請求項1に記載のコンピュータ装置において、前記UART起動回路は、前記UART起動信号のエッジをカウントするカウント手段と、該カウント手段によるカウント結果が所定値のとき前記割込み信号を生成するゲート手段とを備えることを特徴とする。
請求項3にかかる発明は、請求項2に記載のコンピュータ装置において、前記UART起動信号は、スタートビットとストップビットとの間に挿入されるデータのビット数が、通常UART信号よりも多いことを特徴とする。
請求項4にかかる発明は、請求項1に記載のコンピュータ装置において、前記UART起動回路は、前記マイクロコントローラが通常動作状態ではクリア信号を受けて動作停止状態にあることを特徴とする。
200,200A:外部機器
Claims (4)
- UART機能とスタンバイ機能を有するマイクロコントローラを備え、該マイクロコントローラがスタンバイ状態のとき該マイクロコントローラ用のCPUクロック発振器が動作を停止するコンピュータ装置において、
前記マイクロコントローラがスタンバイ状態のときUARTによるUART起動信号を受信すると割込み信号を生成するUART起動回路を備え、該割込み信号により前記CPUクロック発振器が動作を開始するとともに前記マイクロコントローラが通常動作に復帰することを特徴とするコンピュータ装置。 - 請求項1に記載のコンピュータ装置において、
前記UART起動回路は、前記UART起動信号のエッジをカウントするカウント手段と、該カウント手段によるカウント結果が所定値のとき前記割込み信号を生成するゲート手段とを備えることを特徴とするコンピュータ装置。 - 請求項2に記載のコンピュータ装置において、
前記UART起動信号は、スタートビットとストップビットとの間に挿入されるデータのビット数が、通常UART信号よりも多いことを特徴とするコンピュータ装置。 - 請求項1に記載のコンピュータ装置において、
前記UART起動回路は、前記マイクロコントローラが通常動作状態ではクリア信号を受けて動作停止状態にあることを特徴とするコンピュータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219468A JP5356755B2 (ja) | 2008-08-28 | 2008-08-28 | コンピュータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219468A JP5356755B2 (ja) | 2008-08-28 | 2008-08-28 | コンピュータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010055364A true JP2010055364A (ja) | 2010-03-11 |
JP5356755B2 JP5356755B2 (ja) | 2013-12-04 |
Family
ID=42071214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219468A Active JP5356755B2 (ja) | 2008-08-28 | 2008-08-28 | コンピュータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5356755B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015135700A (ja) * | 2010-05-21 | 2015-07-27 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08221148A (ja) * | 1995-02-14 | 1996-08-30 | Ricoh Co Ltd | 情報処理装置 |
JPH10283057A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 情報処理装置並びにクロック一時停止及び周波数選択方法 |
JP2001067151A (ja) * | 1999-08-25 | 2001-03-16 | Denso Corp | マイクロコンピュータ装置のリセット方式 |
JP2007102493A (ja) * | 2005-10-04 | 2007-04-19 | Matsushita Electric Ind Co Ltd | シリアル割込み復帰回路 |
-
2008
- 2008-08-28 JP JP2008219468A patent/JP5356755B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08221148A (ja) * | 1995-02-14 | 1996-08-30 | Ricoh Co Ltd | 情報処理装置 |
JPH10283057A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 情報処理装置並びにクロック一時停止及び周波数選択方法 |
JP2001067151A (ja) * | 1999-08-25 | 2001-03-16 | Denso Corp | マイクロコンピュータ装置のリセット方式 |
JP2007102493A (ja) * | 2005-10-04 | 2007-04-19 | Matsushita Electric Ind Co Ltd | シリアル割込み復帰回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015135700A (ja) * | 2010-05-21 | 2015-07-27 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ |
Also Published As
Publication number | Publication date |
---|---|
JP5356755B2 (ja) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011118487A1 (ja) | 情報処理装置及び電源制御回路 | |
WO2002069146A2 (en) | Data processing system having an on-chip background debug system and method therefor | |
JP2008299731A (ja) | 半導体集積回路、情報処理システム | |
WO2019018111A1 (en) | USB DEVICE WITH CORRELATION OF CLOCK DOMAINS | |
TW201227320A (en) | Throttling integrated link | |
JP5166927B2 (ja) | 処理装置 | |
US20090292840A1 (en) | Power efficient method for controlling an oscillator in a low power synchronous system with an asynchronous i2c bus | |
TWI549449B (zh) | 網路連線維護方法及電腦系統 | |
JP5356755B2 (ja) | コンピュータ装置 | |
US8751842B2 (en) | Microcontroller and method of controlling the same | |
JP2006285823A (ja) | 半導体集積回路 | |
US20160187955A1 (en) | Information processing apparatus, information processing method and computer program product | |
US10228752B2 (en) | Voltage scaling system with sleep mode | |
EP2847665B1 (en) | Data transfer between clock domains | |
JP5617795B2 (ja) | 通信システム及び、当該通信システムに用いられるマスタノード、スレーブノード | |
WO2019079115A1 (en) | PROGRAMMABLE HARDWARE CYCLE CONTROL FOR 802.11 WIRELESS DEVICES SUPPORTING LOW POWER | |
US7010709B2 (en) | Information processing device | |
JP2015176214A (ja) | 通信装置 | |
US10460772B2 (en) | Semiconductor device | |
CN110546918B (zh) | 用于操作作为总线网络中的总线参与方的控制器的方法、控制器以及机动车辆 | |
JP2004266335A (ja) | 調歩同期式シリアル通信回路及び調歩同期式シリアル通信回路を有する半導体集積回路 | |
US8719604B2 (en) | Data processing apparatus | |
JP2009265739A (ja) | データ送受信回路 | |
CN110262305A (zh) | 一种ecu晶振使用方法 | |
JP5988642B2 (ja) | クロック出力制御回路、半導体装置、電子機器、及びクロック出力制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5356755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |