JP2010054454A - 半導体試験装置及び半導体試験方法 - Google Patents

Abstract

【課題】試験効率の低下を防止することができるとともに、試験プログラムの作成及び管理を容易にすることができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置に設けられるテスタコントローラ１１は、ユーザによって作成される試験プログラムＴＰに従って半導体デバイス（ＤＵＴ）の電源制御の手順を示すシーケンステーブル（パワーオンシーケンステーブルＴＢ１パワーオフシーケンステーブルＴＢ２）を作成するテーブル作成部４３と、作成されたシーケンステーブルを試験プログラムに従って複数登録可能な登録部４４と、登録部４４に登録されたシーケンステーブルに従ってＤＵＴに対する電源制御を行う電源制御部４５とを備える。
【選択図】図２

Description

本発明は、半導体デバイスの試験を行う半導体試験装置及び半導体試験方法に関する。

半導体試験装置は、被試験対象である半導体デバイス（以下、ＤＵＴ（Device Under Test）という）に対して試験信号を印加して、ＤＵＴから出力される信号が規格内であるか否かを判定し、或いはＤＵＴから出力される信号と予め設定された期待値とが一致するか否かを判定することによりＤＵＴの試験を行う。かかる半導体試験装置において、ＤＵＴの試験時には、予め設定された手順に従ってＤＵＴに対する電源制御を行うパワーシーケンス制御が頻繁に実行される。

上記のパワーシーケンス制御は、電源制御の手順が定義されたシーケンステーブルを用いて行われる。図５は、シーケンステーブルの一例を示す図である。図５に示す通り、シーケンステーブルＴＢは、リファレンスグループが格納されるフィールドＦ１と次の電源制御が実行されるまでの待ち時間が格納されるフィールドＦ２とを有する複数のレコードＲ１〜Ｒｎからなり、電源制御順に各レコードを並べたものである。ここで、リファレンスとは電源制御に係る電源ユニットやテスタピンを特定する情報（電源ユニット番号やテスタピン番号等）の組み合わせをいい、リファレンスグループとは一度の電源制御で制御されるリファレンスのグループをいう。

上記のシーケンステーブルは、半導体試験装置の動作を規定する試験プログラムの記述に従って作成される。尚、試験プログラムはユーザによって作成（記述）される。図６は、パワーシーケンス制御に係る従来の試験プログラムの記述例を示す図である。パワーシーケンス制御においては、電源投入順とは逆順に電源遮断が実行される場合が多い。かかるパワーシーケンス制御を行う場合には、図６（ａ）に示す通り、ユーザによってテーブル作成命令Ｑ１０１、パワーオン命令Ｑ１０２、及びパワーオフ命令Ｑ１０３が試験プログラムＰ１００に順に記述される。ここで、テーブル作成命令Ｑ１０１はパラメータを与えて図５に示すシーケンステーブルＴＢを作成させる命令であり、パワーオン命令Ｑ１０２はシーケンステーブルＴＢに従った電源投入を図５中の符号Ｄ１を付した矢印の順（通常の順）で実行させる命令であり、パワーオフ命令Ｑ１０３はシーケンステーブルＴＢに従った電源遮断を図５中の符号Ｄ２を付した矢印の順（逆順）で実行させる命令である。

以上の命令が記述された試験プログラムＰ１００が実行されると、まずテーブル作成命令Ｑ１０１によってシーケンステーブルＴＢが作成されて、パワーシーケンス制御に用いられるシーケンステーブルを登録するための登録領域に登録される。次に、パワーオン命令Ｑ１０２によって登録領域に登録されたシーケンステーブルＴＢのレコードＲ１からレコードＲｎの順で電源を投入するパワーシーケンス制御が行われる。次いで、パワーオフ命令Ｑ１０３によって登録領域に登録されたシーケンステーブルＴＢのレコードＲｎからレコードＲ１の順で電源を遮断するパワーシーケンス制御が行われる。

電源遮断順が電源投入順の逆順とはならないパワーシーケンス制御を行う場合には、図６（ｂ）に示す通り、ユーザによって電源投入用テーブル作成命令Ｑ２０１、パワーオン命令Ｑ２０２、電源遮断用テーブル作成命令Ｑ２０３、及びパワーオフ命令Ｑ２０４が試験プログラムＰ２００に順に記述される。ここで、電源投入用テーブル作成命令Ｑ２０１及び電源遮断用テーブル作成命令Ｑ２０３は、パラメータを与えて電源投入用のシーケンステーブル及び電源遮断用のシーケンステーブルをそれぞれ作成させる命令である。また、パワーオン命令Ｑ２０２は電源投入用のシーケンステーブルに従った電源投入を通常の順（図５中の符号Ｄ１を付した矢印の順）で実行させる命令であり、パワーオフ命令Ｑ２０４は電源遮断用のシーケンステーブルに従った電源遮断を通常の順で実行させる命令である。

以上の命令が記述された試験プログラムＰ２００が実行されると、まず電源投入用テーブル作成命令Ｑ２０１によって電源投入用のシーケンステーブルが作成されて登録領域に登録された後に、パワーオン命令Ｑ２０２によって登録領域に登録された電源投入用のシーケンステーブルＴＢに基づいて順に電源を投入するパワーシーケンス制御が行われる。次に、電源遮断用テーブル作成命令Ｑ２０３によって電源遮断用のシーケンステーブルが作成されて登録領域に登録された後に、パワーオフ命令Ｑ２０４によって登録領域に登録された電源遮断用のシーケンステーブルに基づいて順に電源を遮断するパワーシーケンス制御が行われる。

尚、従来の半導体試験装置におけるパワーシーケンス制御の詳細については、例えば以下の特許文献１，２を参照されたい。
特開平１０−２３９３８５号公報 特開２０００−１６３２７８号公報

ところで、従来の半導体試験装置で実行されるパワーシーケンス制御は電源投入順とは逆順に電源遮断を行うものが殆どであり、大抵のパワーシーケンス制御では、図６（ａ）を用いて説明した通り、電源投入用のシーケンステーブルと電源遮断用のシーケンステーブルとが共用される。このため、パワーシーケンス制御に用いられるシーケンステーブルを登録するための登録領域が１つあれば十分であった。電源遮断順が電源投入順の逆順とはならないパワーシーケンス制御を行う場合には、図６（ｂ）を用いて説明した通り、電源投入用のシーケンステーブルとは別に電源遮断用のシーケンステーブルを作成することで対応できた。

しかしながら、近年の半導体デバイスの高機能化等によって、複雑なパワーシーケンス制御を行う機会が増えてきており、その機会は今後益々増加するものと予測される。かかる状況下において、電源投入に係るパワーシーケンス制御及び電源遮断に係るパワーシーケンス制御を行う度にシーケンステーブルを作成していたのでは、ＤＵＴの試験中にシーケンステーブルを作成する処理が頻繁に行われることとなり試験効率を悪化させる虞があるという問題がある。

また、従来は、基本的に試験プログラム中においてパワーシーケンス制御に係る各種命令が記述される部分にシーケンステーブルを作成する命令が記述される。このため、図６（ｂ）を用いて説明した通り、シーケンステーブルを作成するためのテーブル作成命令が試験プログラム中に散在して記述されてしまい、管理が困難になるという問題があった。更に、従来は過去に作成したシーケンステーブルと同じシーケンステーブルを作成する場合には、ユーザが同じテーブル作成命令を試験プログラムの複数箇所に記述する必要があるため、試験プログラムの作成ミスが生じやすいという問題もあった。

本発明は上記事情に鑑みてなされたものであり、試験効率の低下を防止することができるとともに、試験プログラムの作成及び管理を容易にすることができる半導体試験装置及び半導体試験方法を提供することを目的とする。

上記課題を解決するために、本発明の半導体試験装置は、ユーザによって作成される試験プログラム（ＴＰ）に従って半導体デバイス（３０）の試験を行う半導体試験装置（１）において、前記試験プログラムに従って前記半導体デバイスの電源制御の手順を示すテーブル情報（ＴＢ１、ＴＢ２）を作成するテーブル作成部（４３）と、前記テーブル作成部によって作成される前記テーブル情報を、前記試験プログラムに従って複数登録可能な登録部（４４）と、前記登録部に登録されたテーブル情報に従って、前記半導体デバイスに対する電源制御を行う電源制御部（４５）とを備えることを特徴としている。
この発明によると、半導体デバイスの電源制御の手順を示すテーブル情報が試験プログラムに従って作成され、作成されたテーブル情報のうちの試験プログラムに従ったものが登録部に複数登録され、登録部に登録されたテーブル情報に従って半導体デバイスに対する電源制御が行われる。
また、本発明の半導体試験装置は、前記登録部が、前記半導体デバイスに対する電源投入手順を示す第１テーブル情報（ＴＢ１）が登録される第１登録部（４４ａ）と、前記半導体デバイスに対する電源遮断手順を示す第２テーブル情報（ＴＢ２）が登録される第２登録部（４４ｂ）とを備えることを特徴としている。
また、本発明の半導体試験装置は、前記電源制御部が、前記第１登録部に登録された第１テーブル情報に基づいて前記半導体デバイスに対する電源投入に係る制御を行い、前記第２登録部に登録された第２テーブル情報に基づいて前記半導体デバイスに対する電源遮断に係る制御を行うことを特徴としている。
また、本発明の半導体試験装置は、前記テーブル作成部が、前記試験プログラムに従った複数の前記テーブル情報を一括して作成することを特徴としている。
本発明の半導体試験方法は、ユーザによって作成される試験プログラム（ＴＰ）に従って半導体デバイス（３０）の試験を行う半導体試験方法であって、前記試験プログラムに従って前記半導体デバイスの電源制御の手順を示すテーブル情報（ＴＢ１、ＴＢ２）を複数作成するテーブル作成ステップ（Ｓ１１）と、前記テーブル作成ステップで作成された前記テーブル情報を、前記試験プログラムに従って複数登録する登録ステップ（Ｓ１３）と、前記登録ステップで登録されたテーブル情報に従って、前記半導体デバイスに対する電源制御を行う制御ステップ（Ｓ１４、Ｓ１５）とを含むことを特徴としている。
ここで、本発明の半導体試験方法は、前記登録ステップが、前記半導体デバイスに対する電源投入手順を示す第１テーブル情報（ＴＢ１）と、前記半導体デバイスに対する電源遮断手順を示す第２テーブル情報（ＴＢ２）とを登録するステップであり、前記制御ステップは、登録された前記第１テーブル情報に基づいて前記半導体デバイスに対する電源投入に係る制御と、登録された前記第２テーブル情報に基づいて前記半導体デバイスに対する電源遮断に係る制御とを行うステップであることを特徴としている。

本発明によれば、ユーザによって作成された試験プログラムに従って半導体デバイスの電源制御の手順を示すテーブル情報を作成し、作成したテーブル情報のうちの試験プログラムに従ったものを登録部に複数登録し、登録部に登録したテーブル情報に従って半導体デバイスに対する電源制御を行っている。
このため、半導体デバイスの試験中にテーブル情報の作成を行う必要がないことから、試験効率の低下を防止することができるという効果がある。
また、テーブル情報の作成と登録とは別々に行うことができるため、例えば試験プログラムの所定の部分にテーブル情報を作成する命令をまとめて記述することができ、或いは、従来のように同じテーブル作成命令を試験プログラムの複数箇所に記述する必要がないため、試験プログラムの作成及び管理を容易にすることができるという効果がある。

以下、図面を参照して本発明の一実施形態による半導体試験装置及び半導体試験方法について詳細に説明する。図１は、本発明の一実施形態による半導体試験装置の全体構成の概要を示す図である。図１に示す通り、本実施形態による半導体試験装置１は、ケーブルＣによって接続された試験装置本体１０とテストヘッド２０とを備えており、テストヘッド２０上に載置されるＤＵＴ３０に試験信号を印加し、ＤＵＴ３０から出力される信号が規格内であるか否かを判定し、或いはＤＵＴ３０から出力される信号と所定の期待値とが一致するか否かを判定することによりＤＵＴ３０の試験を行う。

試験装置本体１０は、テスタコントローラ１１及び主電源１２等を備えており、テストヘッド２０に対して電源供給や制御信号を出力して半導体試験装置１の動作を制御する。テスタコントローラ１１は、テストヘッド２０に対して各種制御命令を出力してＤＵＴ３０に対する各種試験を実施させる。尚、テスタコントローラ１１の詳細については後述する。主電源１２は、試験装置本体１０内に設けられるテスタコントローラ１１等に電源を供給するとともに、テストヘッド２０内に設けられるピンエレクトロニクスカード２１等に電源を供給する。

テストヘッド２０は、ＤＵＴ３０に対するインターフェイスとしてのピンエレクトロニクスカード２１やＤＵＴ３０に電源を供給する電源カード２２を内部に複数備えており、テスタコントローラ１１の制御の下で、ＤＵＴ３０に対する試験信号の印加及び電源の供給、並びにＤＵＴ３０から出力される試験信号と所定の期待値との比較等を行う。これらピンエレクトロニクスカード２１や電源カード２２は、テストヘッド２０上に載置されたパフォーマンスボード２３、コンタクトリング２４、及びプローブカード２５等の治具を介してＤＵＴ３０と電気的に接続される。

図２は、テスタコントローラ１１の要部構成を示すブロック図である。図２に示す通り、テスタコントローラ１１は、制御部４１、データ格納部４２、テーブル作成部４３、登録部４４、及び電源制御部４５を備えており、ＤＵＴ３０に対するパワーシーケンス制御等の各種制御を行う。制御部４１は、試験プログラムＴＰの記述に従ってテスタコントローラ１１の動作を統括して制御する。データ格納部４２は、ユーザによって作成されて半導体試験装置１の動作を規定する試験プログラムＴＰ、テーブル作成部４３によって作成されるパワーオンシーケンステーブルＴＢ１（テーブル情報、第１テーブル情報）及びパワーオフシーケンステーブルＴＢ２（テーブル情報、第２テーブル情報）等を格納する。

ここで、上記のパワーオンシーケンステーブルＴＢ１はＤＵＴ３０に対する電源投入手順を示すテーブルであり、上記のパワーオフシーケンステーブルＴＢ２はＤＵＴ３０に対する電源遮断手順を示すテーブルである。これらパワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２は、図５に示すシーケンステーブルＴＢと同様に、リファレンスグループが格納されるフィールドＦ１と次の電源制御が実行されるまでの待ち時間が格納されるフィールドＦ２とを有する複数のレコードからなる。パワーオンシーケンステーブルＴＢ１は電源投入順にレコードが並べられ、パワーオフシーケンステーブルＴＢ２は電源遮断順にレコードが並べられる。

テーブル作成部４３は、制御部４１の制御の下で、試験プログラムＴＰの記述に応じたパワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２を生成する。試験プログラムＴＰ中にパワーオンシーケンステーブルＴＢ１を生成する命令やパワーオフシーケンステーブルＴＢ２を生成する命令が複数記述されている場合には、テーブル作成部４３は各々のテーブルを複数作成してデータ格納部４２に格納する。ここで、パワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２の生成は、ＤＵＴ３０の試験が開始される前に、テーブル作成部４３が試験プログラムＴＰに含まれるテーブル生成に係る命令を全て検索して一括して行うのが望ましい。このようにすれば、ＤＵＴ３０の試験中にテーブル作成が行われることがないため、ＤＵＴ３０の試験効率の低下を防止することができる。

登録部４４は、制御部４１の制御の下で、テーブル作成部４３によって作成されるシーケンステーブルを、試験プログラムＴＰの記述に従って登録する。ここで、登録部４４は、図２に示す通り、パワーオンシーケンステーブルＴＢ１が登録されるパワーオンシーケンステーブル登録バッファ４４ａと、パワーオフシーケンステーブルＴＢ２が登録されるパワーオフシーケンステーブル登録バッファ４４ｂとを備えており、パワーオンシーケンステーブルＴＢ１とパワーオフシーケンステーブルＴＢ２とをそれぞれ１つずつ同時に登録することが可能である。

電源制御部４５は、登録部４４に登録されたシーケンステーブルに従って、ＤＵＴ３０に対するパワーシーケンス制御を実行する。具体的には、登録部４４のパワーオンシーケンステーブル登録バッファ４４ａに登録されたパワーオンシーケンステーブルＴＢ１に基づいてＤＵＴ３０に対する電源投入に係るパワーシーケンス制御を実行し、登録部４４のパワーオフシーケンステーブル登録バッファ４４ｂに登録されたパワーオフシーケンステーブルＴＢ２に基づいてＤＵＴ３０に対する電源遮断に係るパワーシーケンス制御を実行する。

以上説明したデータ格納部４２は、例えばハードディスク等の磁気記録装置で実現することができ、登録部４４は、例えばＲＡＭ（Random Access Memory）等の半導体記憶装置で実現することができる。また、以上説明した制御部４１、テーブル作成部４３、及び電源制御部４５は、各々の機能を実現させるプログラムをＣＰＵ（中央処理装置）で実行させることにより、ソフトウェア的に実現することができる。勿論、制御部４１、テーブル作成部４３、及び電源制御部４５をハードウェアにより実現することも可能である。

次に、本実施形態の半導体試験装置及び半導体試験方法で用いられる試験プログラムの記述例について説明する。図３は、本発明の一実施形態による半導体試験装置及び半導体試験方法で用いられる試験プログラムの記述例を示す図である。尚、図３においては、試験プログラムＴＰに記述される各種命令のうちのパワーシーケンス制御に係る命令のみを図示している。

図３に示す通り、本実施形態で用いられる試験プログラムＴＰには、電源投入用テーブル作成命令Ｑ１１〜Ｑ１ｍ（ｍは１以上の整数）、電源遮断用テーブル作成命令Ｑ２１〜Ｑ２ｎ（ｎは１以上の整数）、電源投入用テーブル登録命令Ｑ３１、電源遮断用テーブル登録命令Ｑ３２、パワーオン命令Ｑ４１、及びパワーオフ命令Ｑ４２が順に記述される。電源投入用テーブル作成命令Ｑ１１〜Ｑ１ｍはパラメータを与えてパワーオンシーケンステーブルＴＢ１を作成させる命令であり、電源遮断用テーブル作成命令Ｑ２１〜Ｑ２ｎはパラメータを与えてパワーオフシーケンステーブルＴＢ２を作成させる命令である。

パワーオンシーケンステーブルＴＢ１又はパワーオフシーケンステーブルＴＢ２を複数生成する場合には、試験プログラムＴＰ中に電源投入用テーブル作成命令Ｑ１１〜Ｑ１ｍ又は電源遮断用テーブル作成命令Ｑ２１〜Ｑ２ｎが複数記述される。また、これら電源投入用テーブル作成命令Ｑ１１〜Ｑ１ｍ及び電源遮断用テーブル作成命令Ｑ２１〜Ｑ２ｎは試験プログラムＴＰの任意の位置に記述することが可能であるが、試験プログラムＴＰ中における所定位置（例えば、試験プログラムＴＰの先頭部分）にまとめて記述すれば管理を容易にすることができる。

電源投入用テーブル登録命令Ｑ３１は、図２に示すデータ格納部４２に格納されたパワーオンシーケンステーブルＴＢ１のうち、登録部４４のパワーオンシーケンステーブル登録バッファ４４ａに登録するものを特定（選択）する命令である。同様に、電源遮断用テーブル登録命令Ｑ３２は、図２に示すデータ格納部４２に格納されたパワーオフシーケンステーブルＴＢ２のうち、登録部４４のパワーオフシーケンステーブル登録バッファ４４ｂに登録するものを特定（選択）する命令である。電源投入用テーブル登録命令Ｑ３１はパワーオン命令Ｑ４１が記述された行よりも前の行に記述され、電源遮断用テーブル登録命令Ｑ３２はパワーオフ命令Ｑ４２が記述された行よりも前の行に記述される。

パワーオン命令Ｑ４１はパワーオンシーケンステーブル登録バッファ４４ａに登録されたパワーオンシーケンステーブルＴＢ１に従った電源投入を実行させる命令であり、パワーオフ命令Ｑ４２はパワーオフシーケンステーブル登録バッファ４４ｂに登録されたパワーオフシーケンステーブルＴＢ２に従った電源遮断を実行させる命令である。尚、電源投入用テーブル登録命令Ｑ３１及び電源遮断用テーブル登録命令Ｑ３２は、それぞれパワーオン命令Ｑ４１及びパワーオフ命令Ｑ４２と対になって記述されることが多い。しかしながら、パワーオンシーケンステーブル登録バッファ４４ａに登録されたパワーオンシーケンステーブルＴＢ１、又はパワーオフシーケンステーブル登録バッファ４４ｂに登録されたパワーオフシーケンステーブルＴＢ２が複数回に亘って用いられる場合には、パワーオン命令Ｑ４１又はパワーオフ命令Ｑ４２のみが記述される。

次に、図３に示す試験プログラムＴＰに従った半導体試験装置１の動作について説明する。図４は、本発明の一実施形態による半導体試験装置のパワーシーケンス制御に係る動作の一例を示すフローチャートである。ＤＵＴ３０の試験に用いられる試験プログラムＴＰの特定及び試験開始の指示がユーザによってなされると、ユーザによって特定された試験プログラムＴＰがデータ格納部４２から制御部４１に読み出され、これにより図４に示す動作が開始される。

図４に示す動作が開始されると、まず制御部４１の制御の下でテーブル作成部４３によってシーケンステーブルが作成される（ステップＳ１１：テーブル作成ステップ）。具体的には、テーブル作成部４３によって、試験プログラムＴＰ中に記述された電源投入用テーブル作成命令Ｑ１１〜Ｑ１ｍ及び電源遮断用テーブル作成命令Ｑ２１〜Ｑ２ｎが全て検索され、検索された各々の命令に応じたパワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２が順次作成される。テーブル作成部４３によって作成されたパワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２は、制御部４１を介してデータ格納部４２に格納される。

次に、テーブル作成部４３におけるシーケンステーブルの作成が終了したか否かが制御部４１によって判断される（ステップＳ１２）。終了していないと判断された場合（判断結果が「ＮＯ」の場合）にはステップＳ１１に戻ってシーケンステーブルの作成が継続される。他方、ステップＳ１２において、シーケンステーブルの作成が終了したと判断された場合（判断結果が「ＹＥＳ」の場合）には次のステップへ進む。このようにして、ＤＵＴ３０に対する試験が開始される前に、パワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２の作成が一括して行われる。

シーケンステーブルの作成が終了し、図３に示す電源投入用テーブル登録命令Ｑ３１が読み出されると、その電源投入用テーブル登録命令Ｑ３１に従って図２に示すデータ格納部４２に格納されたパワーオンシーケンステーブルＴＢ１のうちから１つが制御部４１によって選択される。そして、登録部４４のパワーオンシーケンステーブル登録バッファ４４ａに登録される。次に、図３に示す電源遮断用テーブル登録命令Ｑ３２が読み出され、この電源遮断用テーブル登録命令Ｑ３２に従って図２に示すデータ格納部４２に格納されたパワーオフシーケンステーブルＴＢ２のうちから１つが制御部４１によって選択される。そして、登録部４４のパワーオフシーケンステーブル登録バッファ４４ｂに登録される。このようにして、パワーオン・オフ用のシーケンステーブルが選択される（ステップＳ１３：登録ステップ）。

以上の処理が終了し、図３に示すパワーオン命令Ｑ４１が読み出されると、制御部４１の制御の下で電源制御部４５によりパワーオン制御が行われる（ステップＳ１４：制御ステップ）。具体的には、制御部４１の制御の下でパワーオンシーケンステーブル登録バッファ４４ａに登録されたパワーオンシーケンステーブルＴＢ１が読み出されて電源制御部４５に出力され、そのパワーオンシーケンステーブルＴＢ１に従った順でＤＵＴ３０に電源を投入するパワーシーケンス制御が行われる。尚、通常は、パワーオンシーケンス制御が行われた後に、ＤＵＴ３０に対して試験信号が印加されてＤＵＴ３０の試験（交流試験）が実施される。

以上の処理が終了し、図３に示すパワーオフ命令Ｑ４２が読み出されると、制御部４１の制御の下で電源制御部４５によりパワーオフ制御が行われる（ステップＳ１５：制御ステップ）。具体的には、制御部４１の制御の下でパワーオフシーケンステーブル登録バッファ４４ｂに登録されたパワーオフシーケンステーブルＴＢ２が読み出されて電源制御部４５に出力され、そのパワーオフシーケンステーブルＴＢ２に従った順でＤＵＴ３０の電源を遮断するパワーシーケンス制御が行われる。

次に、パワーシーケンス制御が終了したか否かが制御部４１によって判断される（ステップＳ１６）。具体的には、試験プログラムＴＰの残りの部分（未実行の部分）に、図３に示す電源投入用テーブル登録命令Ｑ３１、電源遮断用テーブル登録命令Ｑ３２、パワーオン命令Ｑ４１、又はパワーオフ命令Ｑ４２が記述されているか否かが判断される。パワーシーケンス制御が終了していないと判断した場合（ステップＳ１６の判断結果が「ＮＯ」の場合）には、ステップＳ１３に戻ってパワーオン・オフ用のシーケンステーブルの作成等が行われる。他方、パワーシーケンス制御が終了したと判断した場合（ステップＳ１６の判断結果が「ＹＥＳ」の場合）には、図４に示す一連の処理が終了する。

以上の通り、本実施形態の半導体試験装置及び半導体試験方法では、ユーザによって作成された試験プログラムに従ってパワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２を一括作成している。そして、作成されたパワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２を試験プログラムに従ってパワーオンシーケンステーブル登録バッファ４４ａ及びパワーオフシーケンステーブル登録バッファ４４ｂにそれぞれ登録し、登録されたパワーオンシーケンステーブルＴＢ１及びパワーオフシーケンステーブルＴＢ２に従ってＤＵＴ３０に対する電源投入に係るパワーシーケンス制御及び電源遮断に係るパワーシーケンス制御をそれぞれ行っている。

よって、ＤＵＴ３０の試験開始前にシーケンステーブルの作成が一括して行われ、ＤＵＴ３０の試験中にシーケンステーブルを作成する処理が行われることがないため、試験効率の低下を防止することができる。また、本実施形態では、シーケンステーブルを作成する命令と、これらを登録する命令とが異なる命令であり、例えば試験プログラムＴＰの先頭部分にシーケンステーブルを作成する命令をまとめて記述することができるため、管理が容易にすることができる。更に、本実施形態では、従来のように同じテーブル作成命令を試験プログラムＴＰの複数箇所に記述する必要がないため、試験プログラムの作成ミスを防止することができる。

以上、本発明の一実施形態による半導体試験装置及び半導体試験方法について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、試験装置本体１０に設けられたテスタコントローラ１１がパワーシーケンス制御を行う例について説明したが、パワーシーケンス制御を行う機能がテストヘッド２０内に設けられている態様の場合にも本発明を適用することができる。

また、上述した実施形態では、試験プログラムＴＰにパワーシーケンス制御に係る「命令」が記述されるとして説明したが、この「命令」は試験プログラムＴＰ中に記述される指示（制御部２１、テーブル作成部４３、電源制御部４５等に対する指示）の意味であり、試験プログラムＴＰの記述言語によっては異なる呼び方がされる場合がある。例えば、試験プログラムＴＰがＣ／Ｃ＋＋言語に似た体系で記述される場合には、上記の「命令」は「関数」と呼ばれる。このような場合であっても、本発明を適応することが可能である。

更に、本発明は、半導体メモリを試験するメモリテスタ、半導体論理回路を試験するロジックテスタ、ＬＣＤ（Liquid Crystal Display：液晶表示ディスプレイ）の駆動ドライバを試験するトライバテスタ等の各種の半導体試験装置に適用することも可能である。

本発明の一実施形態による半導体試験装置の全体構成の概要を示す図である。 テスタコントローラ１１の要部構成を示すブロック図である。 本発明の一実施形態による半導体試験装置及び半導体試験方法で用いられる試験プログラムの記述例を示す図である。 本発明の一実施形態による半導体試験装置のパワーシーケンス制御に係る動作の一例を示すフローチャートである。 シーケンステーブルの一例を示す図である。 パワーシーケンス制御に係る従来の試験プログラムの記述例を示す図である。

符号の説明

１ 半導体試験装置
３０ ＤＵＴ
４３ テーブル作成部
４４ 登録部
４４ａ パワーオンシーケンステーブル登録バッファ
４４ｂ パワーオフシーケンステーブル登録バッファ
４５ 電源制御部
ＴＢ１ パワーオンシーケンステーブル
ＴＢ２ パワーオフシーケンステーブル
ＴＰ 試験プログラム

Claims (6)

1. ユーザによって作成される試験プログラムに従って半導体デバイスの試験を行う半導体試験装置において、
   前記試験プログラムに従って前記半導体デバイスの電源制御の手順を示すテーブル情報を作成するテーブル作成部と、
   前記テーブル作成部によって作成される前記テーブル情報を、前記試験プログラムに従って複数登録可能な登録部と、
   前記登録部に登録されたテーブル情報に従って、前記半導体デバイスに対する電源制御を行う電源制御部と
   を備えることを特徴とする半導体試験装置。
2. 前記登録部は、前記半導体デバイスに対する電源投入手順を示す第１テーブル情報が登録される第１登録部と、
   前記半導体デバイスに対する電源遮断手順を示す第２テーブル情報が登録される第２登録部と
   を備えることを特徴とする請求項１記載の半導体試験装置。
3. 前記電源制御部は、前記第１登録部に登録された第１テーブル情報に基づいて前記半導体デバイスに対する電源投入に係る制御を行い、
   前記第２登録部に登録された第２テーブル情報に基づいて前記半導体デバイスに対する電源遮断に係る制御を行う
   ことを特徴とする請求項２記載の半導体試験装置。
4. 前記テーブル作成部は、前記試験プログラムに従った複数の前記テーブル情報を一括して作成することを特徴とする請求項１から請求項３の何れか一項に記載の半導体試験装置。
5. ユーザによって作成される試験プログラムに従って半導体デバイスの試験を行う半導体試験方法であって、
   前記試験プログラムに従って前記半導体デバイスの電源制御の手順を示すテーブル情報を複数作成するテーブル作成ステップと、
   前記テーブル作成ステップで作成された前記テーブル情報を、前記試験プログラムに従って複数登録する登録ステップと、
   前記登録ステップで登録されたテーブル情報に従って、前記半導体デバイスに対する電源制御を行う制御ステップと
   を含むことを特徴とする半導体試験方法。
6. 前記登録ステップは、前記半導体デバイスに対する電源投入手順を示す第１テーブル情報と、前記半導体デバイスに対する電源遮断手順を示す第２テーブル情報とを登録するステップであり、
   前記制御ステップは、登録された前記第１テーブル情報に基づいて前記半導体デバイスに対する電源投入に係る制御と、登録された前記第２テーブル情報に基づいて前記半導体デバイスに対する電源遮断に係る制御とを行うステップである
   ことを特徴とする請求項５記載の半導体試験方法。

Images