JP2010054388A - 接続状態検出回路および携帯電子機器 - Google Patents

Abstract

【課題】基板とシールド部材との接続状態を検出する接続状態検出回路および該接状態続検出回路を備えた携帯電子機器を得る。
【解決手段】基板２１に実装されたＣＰＵ１０に備えられている信号検出用ポート３１４，３１５と基板２１の表面に形成した検出用パターン２１４，２１５とを電気的に接続して形成し、基板２１にシールド部材２０を接続固定して検出用パターン２１４，２１５とシールド部材２０とを接触させ、ＣＰＵ１０が信号検出用ポート３１４，３１５の信号レベルに基づき、基板２１とシールド部材２０との電気的な接続状態を検出する。
【選択図】図３

Description

本発明は、プリント基板に接続されるシールド部材の接続状態を検出する接続状態検出回路および接続状態検出回路を用いた携帯電子機器に関する。

移動端末などの携帯電子機器は、特に人体に対する影響や当該機器の誤動作を防ぐとともに、本来の性能を維持するためのノイズ対策を施している。
上記のノイズ対策は、回路の設計における対策とともに、機構的な対策が行なわれ、シールド部材を電子回路基板に設置して、外来ノイズによって当該基板に形成されている電子回路が誤作動を起こすことを防いでいる。また、上記のシールド部材を設置することにより、電子回路が動作時に発生するノイズの輻射を低減、好ましくはカットする処理が通例化している。上記の基板にシールド部材を設置するとき、隙間が生じるとノイズの輻射を低減する効果が損なわれる。

電子回路基板等を検査する技術として、例えば、特許文献１に記載されている基板検査装置がある。この装置は、検査対象の基板の配線パターンの一端に接続させる第１の端子と、上記の配線パターンの他端に接続させる第２の端子とを備えている。この装置は、信号源が各端子間に所定の信号を入力し、このとき端子間に発生する電圧を測定し、当該電圧値に基づいて配線パターンの導通状態を検出する。即ち、この装置は、電子回路を構成する配線パターンの良否を判定することはできるが、シールド部材の接続状態を検出するものではない。

特開平１０−２３９３７２号公報

高周波信号を取り扱う電子回路では、シールド部材とプリント基板との間に隙間が生じていると相当の電磁ノイズ等がシールド部材の外部へ漏れる。あるいは、上記のように隙間が生じていると外来ノイズがシールド部材の内部へ侵入し、電子回路等の動作の障害となることがある。
しかしながら、上記のような回路を有するプリント基板とシールド部材とを接続したとき、目視で隙間の有無を確認することには限界があり、プリント基板とシールド部材とが接続されている全ての部分について隙間を検出することは困難である。そのため、携帯電子機器の薄型化に伴い、プリント基板の反りおよびシールド部材の反り等に起因する不具合が生じることが多くなって製品の歩留まりが低下するという問題点があった。

本発明はかかる事情に鑑みてなされたものであり、その目的は、プリント基板とシールド部材との接続状態を検出する接続状態検出回路および該接続状態検出回路を備えた携帯電子機器を得ることにある。

本発明の第１の観点である接続状態検出回路は、プリント基板に実装されたＣＰＵに備えられている信号検出用ポートと前記プリント基板上に形成した接続状態検出用パターンとを電気的に接続し、前記プリント基板に前記シールド部材を接続固定して前記接続状態検出用パターンと前記シールド部材とを接触させ、前記信号検出用ポートの信号レベルに基づき電気的接続状態を検出する。

好適には、前記接続状態検出用パターンは、少なくとも前記シールド部材の屈曲部と接触する位置に形成する。

好適には、前記ＣＰＵは、前記シールド部材の接続良否を前記信号検出用ポートの信号レベルに基づき判断し、前記プリント基板に実装された報知部を介して前記接続の良否を報知する。

本発明の第２の観点である携帯電子機器は、前記接続状態検出回路を具備したことを特徴とする。

本発明によれば、シールド部材と基板との接触状態を容易に検出することができ、不具合の防止および不具合箇所の特定を容易に行うことができる。また、携帯電子機器の組み立て時および完成後のどちらにおいても不具合の検出を行うことができる。

以下、この発明の実施の一形態を説明する。

＜実施の形態＞
図１は、本発明の実施形態による接続状態検出回路を有する携帯電子機器の構成を示すブロック図である。図１の携帯電子機器１は、ＣＰＵ１０、通信部１１、アンテナ１１ａ、表示部１２、操作部１３、メモリ１４、音声入出力部１５、周辺機器部１６、および、電源部１７などを備えている。
ＣＰＵ１０は、例えばプロセッサ等であり、ソフトウエアプログラムに則して当該携帯電子機器１を構成する各部の動作を制御する。

通信部１１は、アンテナ１１ａを接続させており、ＣＰＵ１０の制御に応じて高周波無線通信を行う通信手段である。
表示部１２は、例えばＬＣＤや有機ＥＬなどの画像表示手段であり、ＣＰＵ１０の制御により、所定の画像を表示するように構成されている。
操作部１３は、複数のキースイッチなどによって構成されており、ユーザの操作内容をＣＰＵ１０へ入力する入力手段である。
メモリ１４は、前述のようにＣＰＵ１０が用いるソフトウエアプログラムやデータ等を記憶している記憶手段であり、例えば、携帯電子機器１が有している各機能を実施する、周辺機器等のアプリケーションプログラム等を含めて記憶している。

音声入出力部１５は、例えば通信部１１を介して外部と無線通話を行う際に、当該通話音声の入出力を行うように構成されている。
周辺機器部１６は、前述のように各種の機能を実施するように構成された、例えばテレビやラジオ等のチューナである。
また、周辺機器部１６は、撮像機能を有するカメラ、携帯電子機器１の移動や向きを検知する加速度センサ、近距離に位置する他の携帯電子機器とデータ通信を行う近距離データ通信手段などである。

電源部１７は、携帯電子機器１を動作させるバッテリ等の電源であり、例えば充電可能な二次電池等である。
報知部１８は、ＣＰＵ１０の制御に応じて、例えば、所定の報知音を発生させるサウンダ、または振動を発生させるバイブレータ、報知点灯を行うＬＥＤなどの発光手段等である。
上述のように構成された携帯電子機器１は、外部と高周波無線通信を行う携帯電話機等である。

図２は、本実施形態による接続状態検出回路の構成を示す説明図である。図２（Ａ）は、シールド部材２０が設置された基板２１を上方より視た図であり、図２（Ｂ）は、図２（Ａ）のシールド部材２０および基板２１を斜視した斜視図である。なお、図２には、わかり易くするため、シールド部材２０および基板２１の一部分、具体的には、略箱状に形成されたシールド部材２０の角端部とその近傍、当該シールド部材２０の角端部が接続される基板２１の一部分を図示している。

シールド部材２０は、基板２１の表面に実装されている図示されない電子デバイス等、もしくは電子回路の所定の部分を覆うように形成されている。シールド部材２０は、例えば、導電性の金属薄板を板金形成したものである。または、樹脂等によって形成された部材の表面に例えば金属をメッキして、当該部材の全表面が導通するように構成されている。
基板２１は、複数の配線層、電源層、グランド層等を積層させた多層基板であり、図１の例えば通信部１１などの電子回路が形成されているプリント基板である。また、基板２１には、ＣＰＵ１０などが実装されている。
図２（Ａ）に例示したシールド部材２０は厚さｔの薄板材を用いて板金形成されている。シールド部材２０は、厚みの大きな部材で形成してもよい。例えば図２（Ａ）に破線で示したように設置される厚さＴを有するように形成し、図２（Ａ）に示したように各グランドパターンならびに検出用パターンに接触するように構成してもよい。

また、基板２１は、表面にグランドパターン２１１を備えている。グランドパターン２１１は、基板２１の表面に実装されている前述の電子素子等の周囲を囲うように形成され、基板２１の実装面に形成された幅広のパターン、もしくはベタパターンであり、また、シールド部材２０の縁端部全体が接触するように形成されている。
図２に示したように、シールド部材２０を基板２１に接続固定したとき、シールド部材２０の角端部に接触する基板２１の部位には、グランドパターン２１２、二つのスリット２１３ａ，２１３ｂ、絶縁材であるレジストが取り除かれている検出用パターン２１４が形成されている。なお、スリット２１３ａ，２１３ｂは、グランドパターン等を形成している銅箔等の導電体が取り除かれている絶縁部分である構成が好ましい。

グランドパターン２１１，２１２は、シールド部材２０と接触するように配設されている。スリット２１３ａの外周は、導電体で形成されている検出用パターン２１４に囲われている。検出用パターン２１４の外周は、スリット２１３ｂによって囲われている。即ち、検出用パターン２１４は、グランドパターン２１２およびグランドパターン２１１から絶縁されるように構成されている。なお、グランドパターン２１１とグランドパターン２１２は、同電位となるように図示されない基板２１の内層等において接続されている。

基板２１は、例えば当該シールド部材２０と基板２１とを固定する各部位の間など、任意の位置に検出用パターン２１５とスリット２１６とを備えている。検出用パターン２１５は、検出用パターン２１４と同様にグランドパターン２１１に対して絶縁されており、周囲をスリット２１６によって囲われている。また、検出用パターン２１５は、検出用パターン２１４と同様にレジストが取り除かれている。なお、スリット２１６は、前述のスリット２１３ａ，２１３ｂと同様な絶縁部分である。

検出用パターン２１４，２１５は、基板２１の図２に示された部分に備えられることに限定されず、当該基板２１にシールド部材２０を接続固定したとき、基板２１に対してシールド部材２０が浮き上がることが起こり易い、即ち、隙間が生じ易い部分に設けられる。換言すると、各検出用パターンは、基板２１が反り易い部分やシールド部材２０が反り易い部分など、様々な要因によって歪みが生じ易い部分に配設される。
具体的には、各検出用パターンは、上記の隙間が生じ易いと想定される、例えば、シールド部材２０の角端部、ネジ止め部付近などのような屈曲部に対応させた位置、シールド部材２０を基板２１に固定している各部位の中間位置などに配設される。

また、検出用パターンは、基板２１の表面に適当な数が備えられ、図示した２か所に限定されない。各検出用パターンは適当な間隔で配設される。
また、検出用パターンは、図２に例示した検出用パターン２１４，２１５のような形状に限定されず、基板２１の表面において、他のパターン等と接触しないように形成されていれば、どのような形状としてもよい。
また、検出用パターンは、シールド部材２０の各部分を特定することができるように、当該シールド部材２０と接触する部分の面積が適当に小さくなるように形成されており、比較的細い配線パターンのように形成されている。また、各検出用パターンは、少なくともシールド部材２０と接触する部位のソルダーレジストが取り除かれており、基板２１の表面において導電体を露出させたものである。

図３は、本実施形態による接続状態検出回路の構成を示す説明図である。図１、図２に示したものと同一部分に同じ符号を使用して説明する。基板２１に備えられている検出用パターン２１４，２１５等には各々電圧＋Ｖが印加されるように回路接続されている。なお、各検出用パターン２１４，２１５には、後述する抵抗３０を介して電圧＋Ｖが印加される。
また、検出用パターン２１４の電圧がＣＰＵ１０の信号検出用ポート３１４へ入力され、検出用パターン２１５の電圧がＣＰＵ１０の信号検出用ポート３１５へ入力されるように回路接続されている。このように、各検出用パターンは、各々の検出用パターンの電圧がＣＰＵ１０の各信号検出用ポートへ入力されるように回路接続されている。
なお、上述の電圧＋Ｖは、例えば、図１に示した電源部１７の電源電圧であり、後述する電流制限用の抵抗３０を介して各検出用パターンの端部などに印加される。

図４は、本実施形態による接続状態検出回路の構成を示す説明図である。図１〜図３に示したものと同一部分に同じ符号を使用して説明する。前述のように検出用パターン２１４，２１５等には電圧＋Ｖが印加される。電圧＋Ｖは、適当な値を有する高抵抗、換言すると当該検出用パターン等に流れる電流を抑制する抵抗３０が回路接続されている。
ＣＰＵ１０の信号検出用ポート３１４，３１５には、検出用パターン２１４，２１５などの各検出用パターンがシールド部材２０に接触していないときには、ハイレベルの検出信号が入力される。

シールド部材２０は、例えば、ネジ止め等により基板２１の表面、即ち実装面に固定される。また、シールド部材２０の縁端部に係止爪部を設けておき、基板２１の縁端部などに切欠や貫通孔を設けておき、シールド部材２０の係止爪部を基板２１の切欠または貫通孔に係止させて、当該シールド部材２０を基板２１に接続固定するようにしてもよい。
シールド部材２０は、上述のように基板２１の表面に固定されることにより、複数個所、あるいはシールド部材２０の縁端部全体においてグランドパターン２１１等と接続しており、当該シールド部材２０全体がグランドレベルの電位を有している。
このようにシールド部材２０は、グランドレベルとなっていることから、当該シールド部材２０と接触した検出用パターン２１４，２１５等は、ローレベルの電位となる。
また、基板２１とシールド部材２０との間に隙間が生じているとき、当該隙間が生じている部分に配設されている検出用パターンは、ハイレベルの電位を維持する。

ＣＰＵ１０は、所定のソフトウエアプログラムに則して自らの各信号検出用ポートへ入力される検出信号、即ち各検出用パターンの電圧がハイレベルか、ローレベルかを判断する。ＣＰＵ１０は、この判断により、どの検出用パターンがシールド部材２０に接触していないかを認識する。即ち、ＣＰＵ１０は、シールド部材２０の、どの部分が基板２１との間に隙間を有しているかを認識することができる。また、ＣＰＵ１０へ入力される複数の検出信号のＡＮＤをとり、シールド部材２０全体が正しく設置されているか否かを判断する事も可能である。

ＣＰＵ１０は、シールド部材２０と基板２１との接続状態が良好ではない、即ち隙間が生じている箇所があると判断したとき、図１に示した報知部１８を稼働させて上述のように接続状態が良好ではない箇所があることを報知する。あるいは、シールド部材２０と基板２１との接続状態が良好であると判断したとき、報知部１８を稼働させて上記のように接続状態が良好であることを報知するようにしてもよい。
各検出用パターンに抵抗３０を介して印加される電圧＋Ｖは、ＣＰＵ１０がシールド部材２０の接続状態を検出する際のみ、当該各検出用パターンに対して印加するようにしてもよい。

以上のように本実施形態によれば、基板２１の表面にハイレベルの電圧を有する検出用パターン２１４，２１５を備え、基板２１にシールド部材２０を接続固定したとき、シールド部材２０と検出用パターンが接触するように構成した。また、検出用パターン２１４の電圧をＣＰＵ１０の信号検出用ポート３１４へ入力し、検出用パターン２１５の電圧をＣＰＵ１０の信号検出用ポート３１５へ入力するように構成した。
このようにすることによって、ＣＰＵ１０がシールド部材２０と基板２１との接続状態を検出することができる。具体的には、シールド部材２０と基板２１との間に生じた数十ミクロン程度の隙間をも検出することができ、シールド性能のばらつきを検出することができる。また、シールドの不完全な箇所を特定して適正に処置することができる。
また、基板２１に各電子部品等を実装し、シールド部材２０を接続固定する組み立て時において当該シールド部材２０と基板２１との接続状態を検出することができるとともに、完成した基板２１を例えば携帯電子機器１の筺体に固定した後でも、上記の接続状態を検出することができる。
また、圧力センサ等を用いることなく簡易な構成で接続状態を検出することができ、コストを抑制しながら十分なシールド効果を得ることができる。

本発明の実施形態による接続状態検出回路を有する携帯電子機器の構成を示すブロック図である。 実施形態による接続状態検出回路の構成を示す説明図である。 実施形態による接続状態検出回路の構成を示す説明図である。 実施形態による接続状態検出回路の構成を示す説明図である。

符号の説明

１…携帯電子機器、１０…ＣＰＵ、１１…通信部、１１ａ…アンテナ、１２…表示部、１３…操作部、１４…メモリ、１５…音声入出力部、１６…周辺機器部、１７…電源部、１８…報知部、２０…シールド部材、２１…基板、３０…抵抗、２１１，２１２…グランドパターン、２１３ａ，２１３ｂ，２１６…スリット、２１４，２１５…検出用パターン、３１４，３１５…信号検出用ポート。

Claims (4)

1. プリント基板とシールド部材との電気的接続状態を検出する接続状態検出回路であって、
   前記プリント基板に実装されたＣＰＵに備えられている信号検出用ポートと前記プリント基板上に形成した接続状態検出用パターンとを電気的に接続し、
   前記プリント基板に前記シールド部材を接続固定して前記接続状態検出用パターンと前記シールド部材とを接触させ、
   前記信号検出用ポートの信号レベルに基づき前記電気的接続状態を検出する接続状態検出回路。
2. 前記接続状態検出用パターンは、少なくとも前記シールド部材の屈曲部と接触する位置に形成することを特徴とする請求項１に記載の接続状態検出回路。
3. 前記ＣＰＵは、前記シールド部材の接続良否を前記信号検出用ポートの信号レベルに基づき判断し、前記プリント基板に実装された報知部を介して前記接続の良否を報知することを特徴とする請求項１に記載の接続状態検出回路。
4. 請求項１乃至請求項３のいずれか一項に記載の前記接続状態検出回路を具備したことを特徴とする携帯電子機器。

Images