KR20210101675A - 차폐 구조를 갖는 기판을 포함하는 전자 장치 - Google Patents

차폐 구조를 갖는 기판을 포함하는 전자 장치 Download PDF

Info

Publication number
KR20210101675A
KR20210101675A KR1020200015928A KR20200015928A KR20210101675A KR 20210101675 A KR20210101675 A KR 20210101675A KR 1020200015928 A KR1020200015928 A KR 1020200015928A KR 20200015928 A KR20200015928 A KR 20200015928A KR 20210101675 A KR20210101675 A KR 20210101675A
Authority
KR
South Korea
Prior art keywords
substrate
disposed
slits
electronic device
conductive
Prior art date
Application number
KR1020200015928A
Other languages
English (en)
Inventor
노주석
강태진
김성현
이성현
정대출
김성민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200015928A priority Critical patent/KR20210101675A/ko
Priority to PCT/KR2021/000516 priority patent/WO2021162251A1/en
Priority to US17/148,913 priority patent/US11266011B2/en
Publication of KR20210101675A publication Critical patent/KR20210101675A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

다양한 실시예에 따르면, 전자 장치는, 하우징과, 상기 하우징의 내부 공간에 배치되고, 제1전기 소자 및 제1그라운드층을 포함하는 제1기판과, 상기 내부 공간에서, 상기 제1기판과 평행하게 이격 배치되고, 제2전기 소자를 포함하는 제2기판 및 상기 제1기판과 상기 제2기판 사이에서, 상기 제1기판과 상기 제2기판을 전기적으로 연결시키도록 배치되는 적층형 기판을 포함하고, 상기 제2기판은, 상기 제1기판을 향하는 제1면과, 상기 제1면과 반대 방향을 향하는 제2면과, 상기 제1면과 상기 제2면 사이에 배치되는 복수의 절연층들과, 상기 복수의 절연층들 중 제1절연층에 배치되는 제1도전성 영역에서, 지정된 간격으로 형성되는 제1복수의 슬릿들 및 상기 제1절연층과 상기 제2면 사이의 제2절연층에 배치되는 제2도전성 영역에서, 지정된 간격으로 형성되는 제2복수의 슬릿들을 포함하고, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들은 상기 제2복수의 슬릿들과 중첩되지 않는 위치에 배치될 수 있다. 그 밖에 다양한 실시예들이 가능할 수 있다.

Description

차폐 구조를 갖는 기판을 포함하는 전자 장치{ELECTRONIC DEVICE INCLUDING PRINTED CIRCUIT BOARD HAVING SHIELDING STRUCTURE}
본 발명의 다양한 실시예들은 차폐 구조를 갖는 기판을 포함하는 전자 장치에 관한 것이다.
전자 장치는 타 제조사와의 경쟁력 확보를 위하여 점차 슬림화되어가고 있으며, 전자 장치의 강성을 증가시키고, 디자인적 측면을 강화시킴과 동시에 그 기능적 요소를 차별화시키기 위하여 개발되고 있다.
전자 장치의 내부 공간에 배치되는 복수의 전자 부품들은 상호간에 효율적으로 배치되어야 전자 장치의 슬림화에 도움을 줄 수 있다. 또한, 복수의 전자 부품들이 전자 장치의 내부 공간에 효율적으로 배치되더라도 상호 간섭에 의하여 그 기능이 제대로 발현되지 못한다면 전자 장치의 품질 저하를 유발할 수 있으므로 이러한 조건들을 만족하도록 개발되고 있는 추세이다.
전자 장치는 내부 공간에 배치되는 적어도 두 개의 기판(예: 인쇄회로기판(PCB(printed circuit board)))을 포함할 수 있다. 각 기판은 효율적 실장 공간 확보를 위하여 서로 적층되는 방식으로 배치될 수 있으며, 그 사이에 배치되는 적층형 기판(예: 인터포저(interposer))을 통해 서로 전기적으로 연결될 수 있다. 예컨대, 각 기판들은 복수의 도전성 단자들을 포함할 수 있으며, 적층형 기판의 대응면에 배치되는 복수의 대응 도전성 단자들과 물리적으로 접촉됨으로서, 두 기판은 전기적으로 연결될 수 있다.
두 기판들 중 어느 하나의 기판은 외부 충격에 의한 파손 또는 휨 현상을 방지하기 위한 기판의 영역별 잔동율 편차를 줄이기 위하여 지정된 간격으로 배치되는 복수의 슬릿들을 포함할 수 있다.
그러나 이러한 슬릿들은 제1기판에 실장된 제1전기 소자로부터 발생된 노이즈 통과 경로로 사용됨으로서, 제2기판에 실장된 제2전기 소자의 성능을 저하시키는 문제점이 발생될 수 있다. 더욱이, 이러한 문제점을 해결하기 위하여 제2전기 소자에 차폐 구조물(예: 쉴드 캔)이 배치될 수 있으나, 이는 전자 장치의 슬림화에 역행할 수 있다. 또한, 제2기판에서, 제1전기 소자와 제2전기 소자 사이에 차폐용 도료가 도포될 수 있으나, 이 역시 작업 공수가 추가되어야 하므로 생산성이 저하될 수 있다.
본 발명의 다양한 실시예들은 차폐 구조를 갖는 기판을 포함하는 전자 장치를 제공할 수 있다.
다양한 실시예에 따르면, 잔동율이 개선되며, 또한 , 차폐 구조를 갖는 기판을 포함하는 전자 장치를 제공할 수 있다.
다양한 실시예들은 별도의 작업 공수 없이, 노이즈 차폐 구조를 갖는 기판을 포함하는 전자 장치를 제공할 수 있다.
다양한 실시예들은 전자 장치의 슬림화에 기여하도록 구성된 차폐 구조를 갖는 기판을 포함하는 전자 장치를 제공할 수 있다.
다양한 실시예에 따르면, 전자 장치는, 하우징과, 상기 하우징의 내부 공간에 배치되고, 제1전기 소자 및 제1그라운드층을 포함하는 제1기판과, 상기 내부 공간에서, 상기 제1기판과 평행하게 이격 배치되고, 제2전기 소자를 포함하는 제2기판 및 상기 제1기판과 상기 제2기판 사이에서, 상기 제1기판과 상기 제2기판을 전기적으로 연결시키도록 배치되는 적층형 기판을 포함하고, 상기 제2기판은, 상기 제1기판을 향하는 제1면과, 상기 제1면과 반대 방향을 향하는 제2면과, 상기 제1면과 상기 제2면 사이에 배치되는 복수의 절연층들과, 상기 복수의 절연층들 중 제1절연층에 배치되는 제1도전성 영역에서, 지정된 간격으로 형성되는 제1복수의 슬릿들 및 상기 제1절연층과 상기 제2면 사이의 제2절연층에 배치되는 제2도전성 영역에서, 지정된 간격으로 형성되는 제2복수의 슬릿들을 포함하고, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들은 상기 제2복수의 슬릿들과 중첩되지 않는 위치에 배치될 수 있다.
다양한 실시예에 따르면, 전자 장치는, 하우징과, 상기 하우징의 내부 공간에 배치되고, 제1전기 소자 및 제1그라운드층을 포함하는 제1기판과, 상기 내부 공간에서, 상기 제1기판과 평행하게 이격 배치되고, 제2전기 소자를 포함하는 제2기판 및 상기 제1기판과 상기 제2기판 사이에서, 상기 제1기판과 상기 제2기판을 전기적으로 연결시키도록 배치되는 적층형 기판을 포함하고, 상기 제2기판은, 상기 제1기판을 향하는 제1면과, 상기 제1면과 반대 방향을 향하는 제2면과, 상기 제1면과 상기 제2면 사이에 배치되는 복수의 절연층들과, 상기 복수의 절연층들 중 제1절연층에 배치되는 제1도전성 영역에서, 지정된 간격으로 형성되는 제1복수의 비도전성 영역들 및 상기 제1절연층과 상기 제2면 사이의 제2절연층에 배치되는 제2도전성 영역에서, 지정된 간격으로 형성되는 제2복수의 비도전성 영역들 포함하고, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 도전성 영역들은 상기 제2복수의 비도전성 영역들과 중첩 배치될 수 있다.
본 발명의 예시적인 실시예들에 따른 기판은 서로 다른 절연층에 각각 배치된 도전성 영역에서, 복수의 슬릿들이 중첩되지 않게 형성된 차폐 구조가 제공됨으로서, 고른 잔동율 유도함과 동시에 별도의 차폐 구조물 배제에 따른 작업 효율이 향상되며, 전자 장치의 슬림화에 도움을 줄 수 있다.
도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 모바일 전자 장치의 전면의 사시도이다.
도 2는 본 발명의 다양한 실시예에 따른 도 1의 전자 장치의 후면의 사시도이다.
도 3은 본 발명의 다양한 실시예에 따른 도 1의 전자 장치의 전개 사시도이다.
도 4는 본 발명의 다양한 실시예에 따른 두 기판 사이에 적층형 기판이 적용된 전자 장치의 분리 사시도이다.
도 5는 본 발명의 다양한 실시예에 따른 두 기판 사이에 적층형 기판이 배치된 상태를 도시한 평면도이다.
도 6은 본 발명의 다양한 실시예에 따른 도 5의 라인 6-6에서 바라본 단면도이다.
도 7은 본 발명의 다양한 실시예에 따른 도 6의 기판들의 적층 구조를 도시한 도면이다.
도 8은 본 발명의 다양한 실시예에 따른 두 기판 사이에 적층형 기판이 배치된 상태를 도시한 구성도이다.
도 1은 본 발명의 다양한 실시예에 따른 모바일 전자 장치(100)의 전면의 사시도이다. 도 2는 본 발명의 다양한 실시예에 따른 도 1의 전자 장치(100)의 후면의 사시도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 전자 장치(100)는, 제 1 면(또는 전면)(110A), 제 2 면(또는 후면)(110B), 및 제 1 면(110A) 및 제 2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징(110)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 1의 제 1 면(110A), 제 2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(102)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(110B)은 실질적으로 불투명한 후면 플레이트(111)에 의하여 형성될 수 있다. 상기 후면 플레이트(111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(110C)은, 전면 플레이트(102) 및 후면 플레이트(111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(118)(또는 "측면 부재")에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(111) 및 측면 베젤 구조(118)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
도시된 실시예에서는, 상기 전면 플레이트(102)는, 상기 제 1 면(110A)으로부터 상기 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 제 1 영역(110D)을, 상기 전면 플레이트의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 2 참조)에서, 상기 후면 플레이트(111)는, 상기 제 2 면(110B)으로부터 상기 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 제 2 영역(110E)을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(102) 또는 후면 플레이트(111)가 상기 제 1 영역(110D) 또는 제 2 영역(110E) 중 하나 만을 포함할 수 있다. 어떤 실시예에서는 전면 플레이트(102)는 제 1 영역 및 제 2 영역을 포함하지 않고, 제 2 면(110B)과 평행하게 배치되는 편평한 평면만을 포함할 수도 있다. 상기 실시예들에서, 상기 전자 장치의 측면에서 볼 때, 측면 베젤 구조(118)는, 상기와 같은 제 1 영역(110D) 또는 제 2 영역(110E)이 포함되지 않는 측면 쪽에서는 제 1 두께 (또는 폭)을 가지고, 상기 제 1 영역 또는 제 2 영역을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다.
일 실시예에 따르면, 전자 장치(100)는, 디스플레이(101), 입력 장치(103), 음향 출력 장치(107, 114), 센서 모듈(104, 119), 카메라 모듈(105, 112, 113), 키 입력 장치(117), 인디케이터(미도시 됨), 및 커넥터(108, 109) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 상기 전자 장치(100)는, 구성 요소들 중 적어도 하나(예: 키 입력 장치(117), 또는 인디케이터)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다.
디스플레이(101)는, 예를 들어, 전면 플레이트(102)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(110A), 및 상기 측면(110C)의 제 1 영역(110D)을 형성하는 전면 플레이트(102)를 통하여 상기 디스플레이(101)의 적어도 일부가 노출될 수 있다. 디스플레이(101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(104, 119)의 적어도 일부, 및/또는 키 입력 장치(117)의 적어도 일부가, 상기 제 1 영역(110D), 및/또는 상기 제 2 영역(110E)에 배치될 수 있다.
입력 장치(103)는, 마이크(103)를 포함할 수 있다. 어떤 실시예에서는, 입력 장치(103)는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크(103)를 포함할 수 있다. 음향 출력 장치(107, 114)는 스피커들(107, 114)을 포함할 수 있다. 스피커들(107, 114)은, 외부 스피커(107) 및 통화용 리시버(114)를 포함할 수 있다. 어떤 실시예에서는 마이크(103), 스피커들(107, 114) 및 커넥터들(108, 109)은 전자 장치(100)의 상기 공간에 배치되고, 하우징(110)에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어떤 실시예에서는 하우징(110)에 형성된 홀은 마이크(103) 및 스피커들(107, 114)을 위하여 공용으로 사용될 수 있다. 어떤 실시예에서는 음향 출력 장치(107, 114)는 하우징(110)에 형성된 홀이 배제된 채, 동작되는 스피커(예: 피에조 스피커)를 포함할 수 있다.
센서 모듈(104, 119)은, 전자 장치(100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(104, 119)은, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치된 제 1 센서 모듈(104)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(110)의 제 2 면(110B)에 배치된 제 3 센서 모듈(119)(예: HRM 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(110)의 제 1 면(110A)(예: 홈 키 버튼(115)), 제 2 면(110B)의 일부 영역, 또는 디스플레이(101)의 아래에 배치될 수 있다. 전자 장치(100)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(104) 중 적어도 하나를 더 포함할 수 있다.
카메라 모듈(105, 112, 113)은, 전자 장치(100)의 제 1 면(110A)에 배치된 제 1 카메라 장치(105), 및 제 2 면(110B)에 배치된 제 2 카메라 장치(112), 및/또는 플래시(113)를 포함할 수 있다. 상기 카메라 모듈들(105, 112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(113)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (광각 렌즈, 초광각 렌즈 또는 망원 렌즈) 및 이미지 센서들이 상기 전자 장치(100)의 한 면에 배치될 수 있다.
키 입력 장치(117)는, 하우징(110)의 측면(110C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(100)는 상기 언급된 키 입력 장치(117)들 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(117)는 디스플레이(101) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 다른 실시예로, 키 입력 장치(117)는 디스플레이(101)에 포함된 압력 센서를 이용하여 구현될 수 있다.
인디케이터는, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치될 수 있다. 인디케이터는, 예를 들어, 전자 장치(100)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시예에서는, 발광 소자는, 예를 들어, 카메라 모듈(105)의 동작과 연동되는 광원을 제공할 수 있다. 인디케이터는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
커넥터 홀(108, 109)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제 1 커넥터 홀(108), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(또는 이어폰 잭)(109)을 포함할 수 있다.
카메라 모듈들(105, 112) 중 일부 카메라 모듈(105), 센서 모듈(104, 119)들 중 일부 센서 모듈(104) 또는 인디케이터는 디스플레이(101)를 통해 노출되도록 배치될 수 있다. 예컨대, 카메라 모듈(105), 센서 모듈(104) 또는 인디케이터는 전자 장치(100)의 내부 공간에서, 디스플레이(101)의, 전면 플레이트(102)까지 천공된 관통홀을 통해 외부 환경과 접할 수 있도록 배치될 수 있다. 다른 실시예로, 일부 센서 모듈(104)은 전자 장치의 내부 공간에서 전면 플레이트(102)를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 예컨대, 이러한 경우, 디스플레이(101)의, 센서 모듈과 대면하는 영역은 관통홀이 불필요할 수도 있다.
도 3은 본 발명의 다양한 실시예에 따른 도 1의 전자 장치(100)의 전개 사시도이다.
도 3의 전자 장치(300)는 도 1 및 도 2의 전자 장치(100)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예를 포함할 수 있다.
도 3을 참조하면, 전자 장치(300)(예: 도 1, 또는 도 2의 전자 장치(100))는, 측면 부재(310)(예: 측면 베젤 구조), 제 1 지지 부재(311)(예: 브라켓 또는 지지 구조), 전면 플레이트(320)(예: 전면 커버), 디스플레이(330), 기판(340), 배터리(350), 제 2 지지 부재(360)(예: 리어 케이스), 안테나(370), 및 후면 플레이트(380)(예: 후면 커버)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(300)는, 구성 요소들 중 적어도 하나(예: 제 1 지지 부재(311), 또는 제 2 지지 부재(360))를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 전자 장치(300)의 구성 요소들 중 적어도 하나는, 도 1, 또는 도 2의 전자 장치(100)의 구성 요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
제 1 지지 부재(311)는, 전자 장치(300) 내부에 배치되어 측면 부재(310)와 연결될 수 있거나, 측면 부재(310)와 일체로 형성될 수 있다. 제 1 지지 부재(311)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지 부재(311)는, 일면에 디스플레이(330)가 결합되고 타면에 기판(340)이 결합될 수 있다. 기판(340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(300)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
배터리(350)는 전자 장치(300)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(350)의 적어도 일부는, 예를 들어, 기판(340)과 실질적으로 동일 평면상에 배치될 수 있다. 배터리(350)는 전자 장치(300) 내부에 일체로 배치될 수 있다. 다른 실시예로, 배터리(350)는 전자 장치(300)로부터 탈부착 가능하게 배치될 수도 있다.
안테나(370)는, 후면 플레이트(380)와 배터리(350) 사이에 배치될 수 있다. 안테나(370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신할 수 있다. 다른 실시예에서는, 상기 측면 베젤 구조(310) 및/또는 상기 제 1 지지 부재(311)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
도 4는 본 발명의 다양한 실시예에 따른 두 기판(420, 430) 사이에 적층형 기판(440)이 적용된 전자 장치(400)의 분리 사시도이다.
도 4의 전자 장치(400)는 도 1 및 도 2의 전자 장치(100) 또는 도 3의 전자 장치(300)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 포함할 수 있다.
도 4를 참고하면, 전자 장치(400)(예: 도 3의 전자 장치(300))는 전면 커버(481)(예: 도 3의 전면 플레이트(320)), 전면 커버(481)와 반대 방향으로 향하는 후면 커버(480)(예: 도 3의 후면 플레이트(380)) 및 전면 커버(481)와 후면 커버(480) 사이의 공간을 둘러싸는 측면 프레임(410)(예: 도 3의 측면 부재(310))을 포함하는 하우징(예: 도 1a의 하우징(110))을 포함할 수 있다. 한 실시예에 따르면, 전자 장치(400)는 내부 공간에 배치되는 제1지지 부재(411)(예: 도 3의 제1지지 부재(311))를 포함할 수 있다. 한 실시예에 따르면, 제1지지 부재(411)는 측면 프레임(410)로부터 내부 공간으로 연장되도록 배치될 수 있다. 다른 실시예로, 제1지지 부재(411)는 전자 장치(400)의 내부 공간에 별도로 마련될 수도 있다. 한 실시예에 따르면, 제1지지 부재(411)는 측면 프레임(410)으로부터 연장되고 적어도 일부 영역이 도전성 재질로 형성될 수도 있다. 한 실시예에 따르면, 전자 장치(400)는 전면 커버(481)와 후면 커버(480) 사이의 공간에 배치되는 카메라 구조물(490)을 더 포함할 수도 있다.
다양한 실시예에 따르면, 전자 장치(400)는 내부 공간에서 제1지지 부재(411)와 후면 커버(480) 사이에 배치되는 한 쌍의 기판(420, 430)(예: 인쇄 회로 기판)(예: PCB(printed circuit board))을 포함할 수 있다. 한 실시예에 따르면, 한 쌍의 기판(420, 430)은 전면 커버(481)를 위에서 바라볼 때, 적어도 일부 영역이 중첩되도록 배치될 수 있다. 한 실시예에 따르면, 한 쌍의 기판(420, 430)은 제1지지 부재(411)와 후면 커버(480) 사이에 배치되는 제1기판(420)(예: 메인 기판)과, 제1기판(420)과 후면 커버(480) 사이에 배치되는 제2기판(430)(예: 서브 기판)을 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(400)는 제1기판(420)과 제2기판(430) 사이에 개재되는 적층형 기판(440)(예: 인터포저(interposer))을 포함할 수 있다. 한 실시예에 따르면, 적층형 기판(440)은 복수의 도전성 단자들을 포함할 수 있으며, 두 기판들(420, 430)에 배치되는 도전성 단자들과 물리적으로 접촉됨으로서, 두 기판들(420, 430)을 전기적으로 연결시킬 수 있다. 예컨대, 적층형 기판(440)은 도전성 단자에 도포되는 프리 솔더를 통해 제1기판(420)에 우선적으로 실장될 수 있다. 다른 실시예로, 적층형 기판(440)은 도전성 단자에 도포되는 프리 솔더를 통해 제2기판(430)에 우선적으로 실장될 수도 있다. 한 실시예에 따르면, 전자 장치(400)는 제2기판(430)과 후면 커버(480) 사이에 배치되는 제2지지 부재(470)를 포함할 수 있다. 한 실시예에 따르면, 제2지지 부재(470)는 제2기판(430)과 적어도 부분적으로 중첩되는 위치에 배치될 수 있다. 한 실시예에 따르면, 제2지지 부재(470)는 금속 플레이트를 포함할 수 있다. 따라서, 제1기판(420), 적층형 기판(440), 제2기판(430)은 그 상부에 배치되는 제2지지 부재(470)를 통해 제1지지 부재(411)에 고정될 수 있다. 예컨대, 제2지지 부재(470)는 제1지지 부재(411)에 스크류와 같은 체결 부재를 통해 체결됨으로서, 제1기판(420), 적층형 기판(440), 제2기판(430) 간의 전기적 연결을 견고히 지지할 수 있다. 다른 실시예로, 제1기판(420), 적층형 기판(440) 및 제2기판(430)은 제2지지 부재(470) 없이, 전자 장치(400)의 내부 공간에 배치될 수도 있다.
도 5는 본 발명의 다양한 실시예에 따른 두 기판(420, 430) 사이에 적층형 기판(440)이 배치된 상태를 도시한 평면도이다. 도 6은 본 발명의 다양한 실시예에 따른 도 5의 라인 6-6에서 바라본 단면도이다.
도 5 및 도 6을 참고하면, 전자 장치(예: 도 4의 전자 장치(400))는 제1기판(420), 제1기판(420)과 중첩되는 방식으로 이격 배치되는 제2기판(430) 및 제1기판(420)과 제2기판(430) 사이에 배치되는 적층형 기판(440)을 포함할 수 있다. 한 실시예에 따르면, 적층형 기판(440)은 오프닝(4404)을 포함할 수 있다. 한 실시예에 따르면, 오프닝(4404)은 적층형 기판(440)을 통해 폐쇄된 루프(closed loop) 형태 또는 적어도 부분적으로 개방된 루프(oppened loop) 형태로 형성될 수 있다. 한 실시예에 따르면, 제1기판(420)은 전자 장치(예: 도 4의 전자 장치(400))의 내부 공간에 배치되는 메인 기판으로서, 제2기판(430)보다 크게 형성될 수 있다. 한 실시예에 따르면, 적층형 기판(440)은 실질적으로 제2기판(430)의 가장자리와 일치하고, 오프닝(4404)을 둘러싸도록 지정된 폭을 갖는 크기로 형성될 수 있다. 어떤 실시예에서, 제1기판(420), 제2기판(430) 및/또는 적층형 기판(440)은 서로 동일하거나, 서로 다른 다양한 크기로 형성될 수도 있다.
다양한 실시예에 따르면, 제1기판(420)은, 제2기판(430)을 향하는 제1면(4201) 및 제1면(4201)과 반대 방향을 향하는 제2면(4202)을 포함할 수 있다. 한 실시예에 따르면, 제1기판(420)은 제1면(4201)에 노출되도록 배치되는 제1복수의 도전성 단자들(421)을 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)은 제1기판(420)을 향하는 제3면(4301) 및 제3면(4301)과 반대 방향을 향하는 제4면(4302)을 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)은 제3면(4301)에 노출되도록 배치되는 제2복수의 도전성 단자들(431)을 포함할 수 있다. 한 실시예에 따르면, 적층형 기판(440)은 제1기판(420)을 향하는 제1기판면(4401) 및 제1기판면(4401)과 반대 방향으로 향하고, 제2기판(430)을 향하는 제2기판면(4402)을 포함할 수 있다. 한 실시예에 따르면, 적층형 기판(440)은 제1기판(420)의 제1면(4201)에 배치된 제1복수의 도전성 단자들(421)와 대면하도록 제1기판면(4401)에 배치되는 제3복수의 도전성 단자들(442)을 포함할 수 있다. 한 실시예에 따르면, 적층형 기판(440)은 제2기판(430)의 제3면(4301)에 배치된, 제2복수의 도전성 단자들(431)과 각각 대면하도록 제2기판면(4402)에 배치되는 제4복수의 도전성 단자들(443)을 포함할 수 있다. 한 실시예에 따르면, 제3복수의 도전성 단자들(442)과 제4복수의 도전성 단자들(443) 각각은 유전체 기판(441)의 제1기판면(4401)으로부터 제2기판면(4402)까지 관통되도록 배치되는 도전성 비아(444)(예: 도전성 포스트(conductive post))를 통해 전기적으로 연결될 수 있다.
다양한 실시예에 따르면, 제1기판(420)은 제1면(4201)에 배치되는 제1전기 소자(425)를 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)은 제4면(4302)에 배치되는 제2전기 소자(435)를 포함할 수 있다. 한 실시예에 따르면, 제1전기 소자(425)는 AP(application processor), CP(communication processor) 또는 PMIC(power management IC)를 포함할 수 있다. 한 실시예에 따르면, 제2전기 소자(435)는 RF 관련 소자 또는 음향 모듈을 포함할 수 있다. 어떤 실시예에서, 제1전기 소자(325)는 제1기판(420)의 제2면(4202)에 배치될 수도 있다.
다양한 실시예에 따르면, 제2기판(430)은 제1기판(420)에 실장된 제1전기 소자(425)로부터 발생되는 노이즈를 차폐하기 위한 차폐 구조를 포함할 수 있다. 한 실시예에 따르면, 차폐 구조가 배치되는 영역(A 영역)은, 제2기판(430)을 위에서 바라볼 때, 적어도 제1전기 소자(425)와 중첩되는 위치에 배치될 수 있다. 예컨대, 제1전기 소자(425)로부터 발생된 노이즈는 차폐 구조를 통해 제2전기 소자(435)에 영향을 미치지 않도록 차폐될 수 있다. 한 실시예에 따르면, 이러한 차폐 구조는 제2기판(430)에 배치되는 적어도 두 개의 절연층에 각각 배치되는 도전성 영역들(예: 도 7의 도전성 영역들(4311, 4313))에 형성되는 복수의 슬릿들(4312, 4314)(예: 비도전성 영역들)을 통해 형성될 수 있다. 예컨대, 제2기판(430)을 위에서 바라볼 때, 하나의 절연층에 형성되는 제1복수의 슬릿들(4312)과, 또 다른 절연층에 형성되는 제2복수의 슬릿들(4314)이 서로 중첩되지 않게 배치됨으로서, 제1전기 소자(425)로부터 발생된 노이즈는 제2전기 소자(435)로 전달되지 않고, 차폐될 수 있다. 한 실시예에 따르면, 각 절연층에 배치된 도전성 영역들(예: 도 7의 도전성 영역들(4311, 4313))은 복수의 도전성 비아들(4315)(예: 도 7의 복수의 도전성 비아들(4315))을 통해 서로 전기적으로 연결될 수 있으며, 제1기판(420)의 그라운드층(예: 도 7의 제1그라운드층(429)) 및/또는 전자 장치 내부의 그라운드 구조물(예: 도전성 브라켓)에 전기적으로 연결됨으로서, 차폐 작용이 수행될 수 있다. 어떤 실시예에서, 복수의 도전성 비아들(4315)는 규칙적이거나, 불규칙적으로 배치될 수 있다.
도 7은 본 발명의 다양한 실시예에 따른 도 6의 기판들(420, 430, 440)의 적층 구조를 도시한 도면이다.
도 7을 참고하면, 제2기판(430)은 복수의 절연층들(431a, 431b)을 통해 형성되는 차폐 구조를 포함하는 제1레이어 영역(431) 및 복수의 절연층들(432a, 432b, 432c)을 통해 형성되는 그라운드층(4321)과 신호층(4322)을 포함하는 제2레이어 영역(432)을 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)은 복수의 절연층들을 포함할 수 있다. 한 실시예에 따르면, 제2레이어 영역(432)은 제2기판(430)의 제4면(4302)보다 제3면(4301)에 더 가깝게 배치될 수 있다. 한 실시예에 따르면, 제2레이어 영역(432)은 제2기판(430)의 제1레이어 영역(431)과 제4면(4302) 사이의 공간에 배치될 수 있다.
다양한 실시예에 따르면, 제2기판(430)은, 제1레이어 영역(431)에서, 제1절연층(431a)에 형성되는 제1도전성 영역(4311) 및 지정된 간격을 갖는 제1복수의 슬릿들(4312)(예: 제1복수의 비도전성 영역들)을 포함할 수 있다. 한 실시예에 따르면, 제1복수의 슬릿들(4312)은 제1도전성 영역(4311)이 배치되지 않은 제1절연층(431a)을 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)은, 제1레이어 영역(431)에서, 제1절연층(431a)과 제2레이어 영역(432) 사이의 제2절연층(431b)에 형성되는 제2도전성 영역(4313) 및 지정된 간격을 갖는 제2복수의 슬릿들(4314)(예: 제2복수의 비도전성 영역들)을 포함할 수 있다. 한 실시예에 따르면, 제2복수의 슬릿들(4314)은 제2도전성 영역(4313)이 배치되지 않은 제2절연층(431b)을 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)을 위에서 바라볼 때, 제1복수의 슬릿들(4312)은 제2복수의 슬릿들(4314)과 중첩되지 않는 영역에 배치될 수 있다. 한 실시예에 따르면, 제2기판(430)을 위에서 바라볼 때, 제1복수의 슬릿들(4312)은 적어도 제2도전성 영역(4313)과 중첩되는 위치에 배치될 수 있다. 한 실시예에 따르면, 제2기판(430)을 위에서 바라볼 때, 제2복수의 슬릿들(4314)은 적어도 제1도전성 영역(4311)과 중첩되는 위치에 배치될 수도 있다. 어떤 실시예에서, 제2기판(430)을 위에서 바라볼 때, 제1복수의 도전성 슬릿들(4312)은, 노이즈 차폐 기능이 저하되지 않는 한도내에서, 제2복수의 도전성 슬릿들(4314)과 부분적으로 중첩 배치될 수도 있다. 한 실시예에 따르면, 제1도전성 영역(4311)은 제1절연층(431a)으로부터 제2절연층(431b)까지 수직으로 관통하는 제1복수의 도전성 비아들(4315)을 통해 제2도전성 영역(4313)과 전기적으로 연결될 수 있다. 한 실시예에 따르면, 제1복수의 도전성 비아들(4315)는 제1도전성 영역(4311) 및 제2도전성 영역(4313)의 오버랩량이 많지 않기 때문에, 노이즈 유기 방지를 위한 층간 임피던스의 저감 및 그라운드 보강에 도움을 줄 수 있다. 한 실시예에 따르면, 제1도전성 영역(4311)과 제2도전성 영역(4313)은 제1기판(420)에 배치되는 제1그라운드층(429)에 전기적으로 연결될 수 있다. 예컨대, 제1도전성 영역(4311)과 제2도전성 영역(4313)은, 적층형 기판(440)을 통해 연결되는 제1전기적 경로(4316)(예: 전기 배선)를 통해 제1그라운드층(429)과 전기적으로 연결될 수 있다. 한 실시예에 따르면, 제1복수의 슬릿들(4312)과 제2복수의 슬릿들(4314)이 중첩되지 않는 배치를 통해 형성된 차폐 구조에 의해, 제1기판(420)에 실장된 제1전기 소자(425)로부터 발생된 노이즈는 제2전기 소자(435)로 전달되지 않기 때문에 제2전기 소자(435)의 성능 저하를 방지할 수 있다.
다양한 실시예에 따르면, 제2기판(430)은, 제2레이어 영역(432)에서, 서로 이격된 제3절연층(432a) 및 제4절연층(432b)에 배치되는 한 쌍의 제2그라운드층(4321)을 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)은, 제2레이어 영역(432)에서, 제3절연층(432a)과 제4절연층(432b) 사이의 제5절연층(432c)에 배치되는 신호층(4322)(예: RF 신호 라인 또는 데이터 라인)을 포함할 수 있다. 한 실시예에 따르면, 한 쌍의 제2그라운드층(4321)은, 제3절연층(432a)으로부터 제5절연층(432c)을 통해 제4절연층(432b)까지 수직으로 관통하는 제2복수의 도전성 비아들(4325)을 통해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 한 쌍의 제2그라운드층(4321)은 적층형 기판(440)을 통해 연결되는 제2전기적 경로(4326)(예: 전기 배선)를 통해 제1기판(420)의 제1그라운드층(429)과 전기적으로 연결될 수 있다. 어떤 실시예에서, 한 쌍의 제2그라운드층(4321)은 제1기판(420)의 제1그라운드층(429)이 아닌, 전자 장치의 내부 공간에 배치되는 도전성 구조물(예: 도전성 브라켓)에 스크류와 같은 체결 부재를 통해 직접 연결될 수도 있다. 예컨대, 제2그라운드층(4321)은, 제2기판(430)에서는, 제1도전성 영역(4311) 및 제2도전성 영역(4313)과 전기적으로 절연되도록 배치될 수 있다. 따라서, 제1전기 소자(425)로부터 유기된 노이즈는 도전성 영역들(4311, 4313)을 통해, 제2그라운드층(4321)이 아닌, 제1기판(420)의 제1그라운드층(429)으로 직접 유도될 수 있다.
다양한 실시예에 따르면, 제1복수의 슬릿들(4312)과 제2복수의 슬릿들(4314)은 각각 서로 다른 폭, 길이 및/또는 배치 밀도를 갖도록 배치될 수도 있다. 한 실시예에 따르면, 제1복수의 슬릿들(4312)과 제2복수의 슬릿들(4314)은, 제2기판(430)을 위에서 바라볼 때, 서로 중첩되지 않는 조건하에서, 다양한 폭, 길이 및/또는 배치 밀도를 갖도록 배치될 수 있다. 예컨대, 제1복수의 슬릿들(4312)과 제2복수의 슬릿들(4314)의 폭, 길이 및/또는 배치 밀도는 제2기판(430)의, 영역별 편차없이, 도전성 영역의 균일한 배치 분포를 위한 개선된 잔동율(remained copper ratio)을 기반으로 결정될 수 있다. 어떤 실시예에서, 제2전기 소자(435)의 종류에 따라, 제2기판(430)의 일부 구간(예: 영역)에서는, 제2기판(430)을 위에서 바라볼 때, 제1복수의 슬릿들(4312) 중 일부 슬릿들과, 제2복수의 슬릿들(4314) 중 일부 슬릿들이 중첩 배치될 수도 있다. 어떤 실시예에서, 제2기판(430)은, 복수의 길이를 갖는 슬릿들(4312, 4314) 대신 다양한 형상의 비도전성 영역들로 대체될 수도 있다. 예컨대, 제2기판(430)은 길이를 갖는 슬릿들(4312, 4314) 형상 이외에도, 지정된 간격으로 이격된 도형들(예: 주기 구조 형태의 도형들)이 비도전성 영역들로 대체될 수도 있다.
도 8은 본 발명의 다양한 실시예에 따른 두 기판(420, 430) 사이에 적층형 기판(440)이 배치된 상태를 도시한 구성도이다.
도 8을 참고하면, 제1기판(420) 및 제2기판(430)은 적층형 기판(440)을 사이에 두고 배치되는 복수의 전기 소자들(425, 435, 426, 436)을 포함할 수도 있다. 예를 들어, 제1기판(420)은, 제1전기 소자(425) 이외에도, 제2기판(420)과 대면하는 면과 반대 방향으로 향하는 면(예: 도 6의 제2면(4202))에 배치되는 제3전기 소자(426)를 더 포함할 수 있다. 한 실시예에 따르면, 제2기판(430)은, 제2전기 소자(435) 이외에도, 제1기판(420)과 대면하는 면(예: 도 6의 제3면(4301))에 배치되는 제4전기 소자(436)를 포함할 수 있다. 이러한 경우, 본 발명의 예시적인 실시예에 따른 복수의 슬릿들(예: 도 7의 복수의 슬릿들(4312, 4314))을 포함하는 차폐 구조는 제1기판(420) 및/또는 제2기판(430)에 배치될 수 있다. 예컨대, 차폐 구조가 제1기판(420)에 배치될 경우, 제3전기 소자(426)는 차폐 구조를 통해 제4전기 소자(436)로부터 발생되는 노이즈의 영향을 받지 않을 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 도 4의 전자 장치(400))는, 하우징(예: 도 1의 하우징(110))과, 상기 하우징의 내부 공간에 배치되고, 제1전기 소자(예: 도 7의 제1전기 소자(425)) 및 제1그라운드층(예: 도 7의 제1그라운드층(429))을 포함하는 제1기판(예: 도 7의 제1기판(420))과, 상기 내부 공간에서, 상기 제1기판과 평행하게 이격 배치되고, 제2전기 소자(예: 도 7의 제2전기 소자(435))를 포함하는 제2기판(예: 도 7의 제2기판(430)) 및 상기 제1기판과 상기 제2기판 사이에서, 상기 제1기판과 상기 제2기판을 전기적으로 연결시키도록 배치되는 적층형 기판(예: 도 7의 적층형 기판(440))을 포함하고, 상기 제2기판은, 상기 제1기판을 향하는 제1면(예: 도 7의 제3면(4301))과, 상기 제1면과 반대 방향을 향하는 제2면(예: 도 7의 제4면(4302))과, 상기 제1면과 상기 제2면 사이에 배치되는 복수의 절연층들(예: 도 7의 제1레이어 영역(431) 및 제2레이어 영역(432))과, 상기 복수의 절연층들 중 제1절연층(예: 도 7의 제1절연층(431a))에 배치되는 제1도전성 영역(예: 도 7의 제1도전성 영역(4311))에서, 지정된 간격으로 형성되는 제1복수의 슬릿들(예: 도 7의 제1복수의 슬릿들(4312)) 및 상기 제1절연층과 상기 제2면 사이의 제2절연층(예: 도 7의 제2절연층(431b))에 배치되는 제2도전성 영역(예: 도 7의 제2도전성 영역(4313))에서, 지정된 간격으로 형성되는 제2복수의 슬릿들(예: 도 7의 제2복수의 슬릿들(4314))을 포함하고, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들은 상기 제2복수의 슬릿들과 중첩되지 않는 위치에 배치될 수 있다.
다양한 실시예에 따르면, 상기 제1도전성 영역과 상기 제2도전성 영역을 전기적으로 연결하는 복수의 도전성 비아들을 포함하고, 상기 제1도전성 영역 및/또는 상기 제2도전성 영역은 상기 적층형 기판을 통해 상기 제1그라운드층에 전기적으로 연결될 수 있다.
다양한 실시예에 따르면, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들은 적어도 상기 제2도전성 영역과 중첩되는 위치에 배치될 수 있다.
다양한 실시예에 따르면, 상기 제2기판을 위에서 바라볼 때, 상기 제2복수의 슬릿들은 적어도 상기 제1도전성 영역과 중첩되는 위치에 배치될 수 있다.
다양한 실시예에 따르면, 상기 복수의 절연층들 중 상기 제2절연층과 상기 제2면 사이의 제3절연층에 배치되는 적어도 하나의 제2그라운드층을 포함하고, 상기 적어도 하나의 제2그라운드층은 상기 적층형 기판을 통해 상기 제1그라운드층에 전기적으로 연결될 수 있다.
다양한 실시예에 따르면, 상기 적어도 하나의 제2그라운드층은 두 개의 그라운드층을 포함하고, 상기 두 개의 그라운드 층 사이에 위치한 제4절연층에 배치되는 신호층을 포함할 수 있다.
다양한 실시예에 따르면, 상기 적어도 하나의 제2그라운드층은, 상기 제2기판에서, 상기 제1도전성 영역 및 상기 제2도전성 영역과 전기적으로 절연되도록 배치될 수 있다.
다양한 실시예에 따르면, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들 및 상기 제2복수의 슬릿들이 배치된 영역은 적어도 상기 제1전기 소자와 중첩되는 크기로 형성될 수 있다.
다양한 실시예에 따르면, 상기 제1기판은 상기 제2기판을 향하는 제3면과, 상기 제3면과 반대 방향을 향하는 제4면을 포함하고, 상기 제1전기 소자는 상기 제3면에 배치되고, 상기 제2전기 소자는 상기 제2면에 배치될 수 있다.
다양한 실시예에 따르면, 상기 제1전기 소자는 AP(application processor), CP(communication processor) 또는 PMIC(power management IC) 중 적어도 하나를 포함할 수 있다.
다양한 실시예에 따르면, 상기 제2전기 소자는 RF 관련 소자 또는 음향 모듈을 포함할 수 있다.
다양한 실시예에 따르면, 상기 제1복수의 슬릿들과 상기 제2복수의 슬릿들은 각각 서로 동일하거나, 서로 다른 폭, 길이 및/또는 배치 밀도를 갖도록 형성될 수 있다.
다양한 실시예에 따르면, 상기 제1복수의 슬릿들과 상기 제2복수의 슬릿들의 폭, 길이 및/또는 배치 밀도는 상기 제2기판의 잔동율(remained copper ratio)을 기반으로 결정될 수 있다.
다양한 실시예에 따르면, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 도전성 영역들과 상기 제2복수의 도전성 영역들은 부분적으로 중첩되지 않을 수 있다.
다양한 실시예에 따르면, 상기 하우징의 내부 공간에서, 적어도 부분적으로 외부로부터 보일 수 있게 배치되는 디스플레이를 더 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 도 4의 전자 장치(400))는, 하우징(예: 도 1의 하우징(110))과, 상기 하우징의 내부 공간에 배치되고, 제1전기 소자(예: 도 7의 제1전기 소자(425)) 및 제1그라운드층(예: 도 7의 제1그라운드층(429))을 포함하는 제1기판(예: 도 7의 제1기판(420))과, 상기 내부 공간에서, 상기 제1기판과 평행하게 이격 배치되고, 제2전기 소자(예: 도 7의 제2전기 소자(435))를 포함하는 제2기판(예: 도 7의 제2기판(430)) 및 상기 제1기판과 상기 제2기판 사이에서, 상기 제1기판과 상기 제2기판을 전기적으로 연결시키도록 배치되는 적층형 기판(예: 도 7의 적층형 기판(440))을 포함하고, 상기 제2기판은, 상기 제1기판을 향하는 제1면(예: 도 7의 제3면(4301))과, 상기 제1면과 반대 방향을 향하는 제2면(예: 도 7의 제4면(4302))과, 상기 제1면과 상기 제2면 사이에 배치되는 복수의 절연층들(예: 도 7의 제1레이어 영역(431) 및 제2레이어 영역(432))과, 상기 복수의 절연층들 중 제1절연층(예: 도 7의 제1절연층(431a))에 배치되는 제1도전성 영역(예: 도 7의 제1도전성 영역(4311))에서, 지정된 간격으로 형성되는 제1복수의 비도전성 영역들(예: 도 7의 제1복수의 슬릿들(4312)) 및 상기 제1절연층과 상기 제2면 사이의 제2절연층(예: 도 7의 제2절연층(431b))에 배치되는 제2도전성 영역(예: 도 7의 제2도전성 영역(4313))에서, 지정된 간격으로 형성되는 제2복수의 비도전성 영역(예: 도 7의 제2복수의 슬릿들(4314))들 포함하고, 상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 도전성 영역들은 상기 제2복수의 비도전성 영역들과 중첩 배치될 수 있다.
다양한 실시예에 따르면, 상기 제2기판을 위에서 바라볼 때, 상기 제2복수의 도전성 영역들은 상기 제1복수의 비도전성 영역들과 중첩 배치될 수 있다.
다양한 실시예에 따르면, 상기 제1복수의 비도전성 영역들 및 상기 제2복수의 비도전성 영역들은 지정된 폭, 길이 및/또는 배치 밀도를 갖는 슬릿들을 포함할 수 있다.
다양한 실시예에 따르면, 상기 슬릿들은 서로 동일하거나, 서로 다른 폭, 길이 및/또는 배치 밀도를 갖도록 형성될 수 있다.
다양한 실시예에 따르면, 상기 슬릿들의 폭, 길이 및/또는 배치 밀도는 상기 제2기판의 잔동율(remained copper ratio)을 기반으로 결정될 수 있다.
그리고 본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 실시예에 따른 기술 내용을 쉽게 설명하고 본 발명의 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 다양한 실시예의 범위는 여기에 개시된 실시예들 이외에도 본 발명의 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다.
400: 전자 장치 420: 제1기판
430: 제2기판 440: 적층형 기판(interposer)
4311: 제1복수의 도전성 영역들 4312: 제1복수의 슬릿들
4313: 제2복수의 도전성 영역들 4314: 제2복수의 슬릿들
4315: 제1복수의 도전성 비아들 4325: 제2복수의 도전성 비아들
425: 제1전기 소자 435: 제2전기 소자

Claims (20)

  1. 전자 장치에 있어서,
    하우징;
    상기 하우징의 내부 공간에 배치되고, 제1전기 소자 및 제1그라운드층을 포함하는 제1기판;
    상기 내부 공간에서, 상기 제1기판과 평행하게 이격 배치되고, 제2전기 소자를 포함하는 제2기판; 및
    상기 제1기판과 상기 제2기판 사이에서, 상기 제1기판과 상기 제2기판을 전기적으로 연결시키도록 배치되는 적층형 기판을 포함하고,
    상기 제2기판은,
    상기 제1기판을 향하는 제1면;
    상기 제1면과 반대 방향을 향하는 제2면;
    상기 제1면과 상기 제2면 사이에 배치되는 복수의 절연층들;
    상기 복수의 절연층들 중 제1절연층에 배치되는 제1도전성 영역에서, 지정된 간격으로 형성되는 제1복수의 슬릿들; 및
    상기 제1절연층과 상기 제2면 사이의 제2절연층에 배치되는 제2도전성 영역에서, 지정된 간격으로 형성되는 제2복수의 슬릿들을 포함하고,
    상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들은 상기 제2복수의 슬릿들과 중첩되지 않는 위치에 배치되는 전자 장치.
  2. 제1항에 있어서,
    상기 제1도전성 영역과 상기 제2도전성 영역을 전기적으로 연결하는 복수의 도전성 비아들을 포함하고,
    상기 제1도전성 영역 및/또는 상기 제2도전성 영역은 상기 적층형 기판을 통해 상기 제1그라운드층에 전기적으로 연결되는 전자 장치.
  3. 제1항에 있어서,
    상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들은 적어도 상기 제2도전성 영역과 중첩되는 위치에 배치되는 전자 장치.
  4. 제1항에 있어서,
    상기 제2기판을 위에서 바라볼 때, 상기 제2복수의 슬릿들은 적어도 상기 제1도전성 영역과 중첩되는 위치에 배치되는 전자 장치.
  5. 제1항에 있어서,
    상기 복수의 절연층들 중 상기 제2절연층과 상기 제2면 사이의 제3절연층에 배치되는 적어도 하나의 제2그라운드층을 포함하고,
    상기 적어도 하나의 제2그라운드층은 상기 적층형 기판을 통해 상기 제1그라운드층에 전기적으로 연결되는 전자 장치.
  6. 제5항에 있어서,
    상기 적어도 하나의 제2그라운드층은 두 개의 그라운드층을 포함하고,
    상기 두 개의 그라운드 층 사이에 위치한 제4절연층에 배치되는 신호층을 포함하는 전자 장치.
  7. 제5항에 있어서,
    상기 적어도 하나의 제2그라운드층은, 상기 제2기판에서, 상기 제1도전성 영역 및 상기 제2도전성 영역과 전기적으로 절연되도록 배치되는 전자 장치.
  8. 제1항에 있어서,
    상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 슬릿들 및 상기 제2복수의 슬릿들이 배치된 영역은 적어도 상기 제1전기 소자와 중첩되는 크기로 형성되는 전자 장치.
  9. 제1항에 있어서,
    상기 제1기판은 상기 제2기판을 향하는 제3면과, 상기 제3면과 반대 방향을 향하는 제4면을 포함하고,
    상기 제1전기 소자는 상기 제3면에 배치되고, 상기 제2전기 소자는 상기 제2면에 배치되는 전자 장치.
  10. 제1항에 있어서,
    상기 제1전기 소자는 AP(application processor), CP(communication processor) 또는 PMIC(power management IC) 중 적어도 하나를 포함하는 전자 장치.
  11. 제1항에 있어서,
    상기 제2전기 소자는 RF 관련 소자 또는 음향 모듈을 포함하는 전자 장치.
  12. 제1항에 있어서,
    상기 제1복수의 슬릿들과 상기 제2복수의 슬릿들은 각각 서로 동일하거나, 서로 다른 폭, 길이 및/또는 배치 밀도를 갖도록 형성되는 전자 장치.
  13. 제12항에 있어서,
    상기 제1복수의 슬릿들과 상기 제2복수의 슬릿들의 폭, 길이 및/또는 배치 밀도는 상기 제2기판의 잔동율(remained copper ratio)을 기반으로 결정되는 전자 장치.
  14. 제1항에 있어서,
    상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 도전성 영역들과 상기 제2복수의 도전성 영역들은 부분적으로 중첩되지 않는 전자 장치.
  15. 제1항에 있어서,
    상기 하우징의 내부 공간에서, 적어도 부분적으로 외부로부터 보일 수 있게 배치되는 디스플레이를 더 포함하는 전자 장치.
  16. 전자 장치에 있어서,
    하우징;
    상기 하우징의 내부 공간에 배치되고, 제1전기 소자 및 제1그라운드층을 포함하는 제1기판;
    상기 내부 공간에서, 상기 제1기판과 평행하게 이격 배치되고, 제2전기 소자를 포함하는 제2기판; 및
    상기 제1기판과 상기 제2기판 사이에서, 상기 제1기판과 상기 제2기판을 전기적으로 연결시키도록 배치되는 적층형 기판을 포함하고,
    상기 제2기판은,
    상기 제1기판을 향하는 제1면;
    상기 제1면과 반대 방향을 향하는 제2면;
    상기 제1면과 상기 제2면 사이에 배치되는 복수의 절연층들;
    상기 복수의 절연층들 중 제1절연층에 배치되는 제1도전성 영역에서, 지정된 간격으로 형성되는 제1복수의 비도전성 영역들; 및
    상기 제1절연층과 상기 제2면 사이의 제2절연층에 배치되는 제2도전성 영역에서, 지정된 간격으로 형성되는 제2복수의 비도전성 영역들 포함하고,
    상기 제2기판을 위에서 바라볼 때, 상기 제1복수의 도전성 영역들은 상기 제2복수의 비도전성 영역들과 중첩 배치되는 전자 장치.
  17. 제16항에 있어서,
    상기 제2기판을 위에서 바라볼 때, 상기 제2복수의 도전성 영역들은 상기 제1복수의 비도전성 영역들과 중첩 배치되는 전자 장치.
  18. 제16항에 있어서,
    상기 제1복수의 비도전성 영역들 및 상기 제2복수의 비도전성 영역들은 지정된 폭, 길이 및/또는 배치 밀도를 갖는 슬릿들을 포함하는 전자 장치.
  19. 제18항에 있어서,
    상기 슬릿들은 서로 동일하거나, 서로 다른 폭, 길이 및/또는 배치 밀도를 갖도록 형성되는 전자 장치.
  20. 제18항에 있어서,
    상기 슬릿들의 폭, 길이 및/또는 배치 밀도는 상기 제2기판의 잔동율(remained copper ratio)을 기반으로 결정되는 전자 장치.
KR1020200015928A 2020-02-10 2020-02-10 차폐 구조를 갖는 기판을 포함하는 전자 장치 KR20210101675A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200015928A KR20210101675A (ko) 2020-02-10 2020-02-10 차폐 구조를 갖는 기판을 포함하는 전자 장치
PCT/KR2021/000516 WO2021162251A1 (en) 2020-02-10 2021-01-14 Electronic device including printed circuit board having shielding structure
US17/148,913 US11266011B2 (en) 2020-02-10 2021-01-14 Electronic device including printed circuit board having shielding structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200015928A KR20210101675A (ko) 2020-02-10 2020-02-10 차폐 구조를 갖는 기판을 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20210101675A true KR20210101675A (ko) 2021-08-19

Family

ID=77178078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200015928A KR20210101675A (ko) 2020-02-10 2020-02-10 차폐 구조를 갖는 기판을 포함하는 전자 장치

Country Status (3)

Country Link
US (1) US11266011B2 (ko)
KR (1) KR20210101675A (ko)
WO (1) WO2021162251A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102441494B1 (ko) * 2018-02-12 2022-09-08 삼성전자주식회사 전자 장치 및 전자 장치 하우징 구조
KR102537318B1 (ko) * 2018-10-19 2023-05-26 삼성전자 주식회사 회로 기판 어셈블리 및 그것을 포함하는 전자 장치
KR20220092073A (ko) * 2020-12-24 2022-07-01 삼성전자주식회사 방열 구조를 포함하는 전자 장치
EP4351286A1 (en) 2021-08-17 2024-04-10 Samsung Electronics Co., Ltd. Interposer and electronic device comprising same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582962A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd プリント配線板の製造方法
US6594153B1 (en) * 2000-06-27 2003-07-15 Intel Corporation Circuit package for electronic systems
US6965072B2 (en) 2003-02-07 2005-11-15 Nokia Corporation Shielding arrangement
US6888063B1 (en) 2003-10-15 2005-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling
JP2005183410A (ja) * 2003-12-15 2005-07-07 Nec Saitama Ltd 無線回路モジュールおよび無線回路基板
US8208270B2 (en) * 2006-04-27 2012-06-26 Panasonic Corporation Substrate joining member and three-dimensional structure using the same
KR101586495B1 (ko) 2009-01-09 2016-01-19 삼성전자주식회사 인터포저 및 집적회로 칩 내장 인쇄회로기판
KR101798918B1 (ko) * 2011-03-25 2017-11-17 엘지전자 주식회사 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기
JP5533953B2 (ja) * 2012-08-06 2014-06-25 凸版印刷株式会社 配線基板
US9007776B2 (en) * 2012-12-14 2015-04-14 Htc Corporation Electronic module
KR101963273B1 (ko) 2014-09-18 2019-03-28 삼성전기주식회사 인터포저, 인터포저를 포함하는 전자 부품 및 인터포저를 포함하는 전자 부품의 실장 기판
US11264315B2 (en) * 2017-09-29 2022-03-01 Intel Corporation Electronic package with passive component between substrates
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치

Also Published As

Publication number Publication date
US20210251070A1 (en) 2021-08-12
WO2021162251A1 (en) 2021-08-19
US11266011B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
KR102661196B1 (ko) 적층형 기판을 포함하는 전자 장치
US11266011B2 (en) Electronic device including printed circuit board having shielding structure
US11245207B2 (en) Stack structure of printed circuit boards using interposer and electronic device including the same
EP3925202B1 (en) Electrical connecting device and electronic device including the same
US11509083B2 (en) Electrical connection device and electronic device comprising same
US20220400572A1 (en) Electronic device comprising interposer
KR20200098857A (ko) 안테나 및 그것을 포함하는 전자 장치
EP3751385B1 (en) Electronic device including connection structure for electrically connecting printed circuit board and housing
EP3681135B1 (en) Electronic device including display assembly
KR20210156661A (ko) 안테나를 포함하는 전자 장치
KR20210100450A (ko) 방열 부재를 포함하는 전자 장치
US20230069694A1 (en) Electronic device comprising interposer
US11848279B2 (en) Electronic device including printed circuit board having shielding structure
WO2021010722A1 (en) Electronic device including antenna
KR20220108947A (ko) 방수 구조를 포함하는 전자 장치
KR20210001152A (ko) 방열 구조를 포함하는 전자장치
KR20210108856A (ko) 인터포저를 포함하는 전자 장치
KR102649428B1 (ko) 광대역 안테나 및 그것을 포함하는 전자 장치
KR20220101909A (ko) 차폐 구조를 갖는 기판을 포함하는 전자 장치
KR20220046204A (ko) 차폐 커넥터 구조를 포함하는 전자 장치
KR20240124149A (ko) 전자 장치의 전압 정재파비 측정 지그

Legal Events

Date Code Title Description
A201 Request for examination