JP2010045353A - 基板上にパターン金属を誘導する方法 - Google Patents

Abstract

【課題】微小金属構造を製造すること。
【解決手段】導電率が高められたパターン形成された領域を生成し、または露出させ、次いでこの領域上に、電着を使用して導体を形成することによって、微小金属構造が製造される。いくつかの実施形態では、基板上に微小金属構造が形成され、次いで基板からこの構造を除去するために、基板がエッチングされる。いくつかの実施形態では、付着前駆体ガスを含まない集束ガリウム・イオン・ビームが、シリコン基板上をあるパターンで走査して、導電パターンを生成し、次いでこの導電パターン上に、１種または数種の金属の電気化学付着によって銅構造が形成される。エッチングによってこの構造を基板から取り出すことができ、またはその場で使用することができる。ビームを使用して、トランジスタの活性層にアクセスすることができ、導体を電着させて、トランジスタが機能している間にその動作を感知しまたは変化させるためのリードを形成することができる。
【選択図】図１

Description

本発明は、ナノテクノロジ製造および半導体試験に関する。

さまざまなサイズの微小（ｍｉｃｒｏｓｃｏｐｉｃ）機械および電気デバイスがさまざまな用途で使用されている。集積回路（ＩＣ）素子のサイズの絶え間ない縮小は、縮小されたコンピュータ構成要素の設計、構築および試験に必要なプロセスおよび構造に相応なスケーリングを要求する。ＭＥＭＳ（マイクロエレクトロメカニカル・システム）に使用されるマイクロアセンブリの製造は、このＩＣチップの小型化に関係する。ＭＥＭＳはしばしば、ＩＣ製造に対して使用されるプロセスと同様のプロセスを使用して半導体基板上に製造される。

微小金属構造の製造は困難であったり、費用がかかったりすることがある。高アスペクト比の金属構造を形成する知られている１つの技法は「ＬＩＧＡ」と呼ばれ、これは、ドイツ語の（Ｘ線）リソグラフィ（Ｌｉｔｈｏｇｒａｐｈｉｅ）、電気めっき（Ｇａｌｖａｎｏｆｏｒｍｕｎｇ）および造型（Ａｂｆｏｒｍｕｎｇ）の頭字語である。一般的なＬＩＧＡプロセスでは、導電基板上にＸ線感受性のフォトレジスト材料を付着させ、このフォトレジスト材料を、パターン形成されたマスクを通して高度に平行なＸ線で露光する。Ｘ線で露光された領域はＸ線によって化学的に改質され、この領域を現像液中で溶解して、Ｘ線で露光されなかった領域に対応するレジスト材料中にパターンを残すことができる。このパターン内の空間が金属の電着によって埋められる。次いで、残ったレジストが除去され、この金属パターンが、セラミックまたはポリマー微小部品を製造する射出成形用の金型として使用される。このＬＩＧＡプロセスを使用して、金属微小部品を製造するための犠牲プラスチック金型を製造することもできる。ＬＩＧＡプロセスは、一般にサイクロトロンからの高度に平行なＸ線の使用を必要とし、それによりこのプロセスは高価になる。

金属導電トラックを基板上に付着させる他のプロセスが、イオン・ビーム誘起付着（ｉｏｎ ｂｅａｍ−ｉｎｄｕｃｅｄ ｄｅｐｏｓｉｔｉｏｎ）（「ＩＢＩＤ」）であり、このプロセスでは、前駆体ガスが基板表面に吸着し、イオン・ビームの存在下でこれが分解して基板上に金属を付着させる。揮発性の分解生成物はシステムの真空ポンプによって除去される。イオン・ビーム誘起付着は例えば、電気接続を追加しまたは除去するために集積回路、一般にプロトタイプが変更される「回路編集（ｃｉｒｃｕｉｔ ｅｄｉｔ）」の分野で使用される。前駆体ガスは、タングステンヘキサカルボニル（Ｗ（ＣＯ）₆）などの金属有機化合物とすることができる。付着のためのエネルギーは、格子振動によって、吸着した前駆体へ伝達されると考えられる。したがって、ビーム衝突位置の前駆体が分解して材料を付着させるだけでなく、格子振動の影響を受けるビーム衝突位置に十分に近い前駆体分子も分解する。１次イオン・ビームはさらに２次粒子の放出を引き起こし、これによってイオン・ビームの衝突位置から離れた位置で付着が起こることもある。したがって、非常に細く集束したビームを使用したとしても、付着フィーチャの最小サイズには依然として限界がある。

本発明の譲受人に譲渡された「Ｓｙｓｔｅｍ ｆｏｒ ｍｏｄｉｆｙｉｎｇ ｓｍａｌｌ ｓｔｒｕｃｔｕｒｅ」という名称のＧｕ他の米国特許出願公開第２００５０２２７４８４号は、イオン・ビーム誘起付着を使用して導電層を生成し、次いでこのイオン・ビーム誘起付着（「ＩＢＩＤ」）層の上に別の導電層を電着させることを教示している。この電着層は一般にＩＢＩＤ層よりも良好な導電率を有する。しかしながらこの電着層は少なくともＩＢＩＤ層と同じ程度の幅を有する。したがって、このＩＢＩＤと電着の組合せは、少なくともＩＢＩＤと同じフィーチャ・サイズの限界を有する。

小型化によって生じる他の困難は回路の試験の困難さである。集積回路はしばしば、「コントロールド・コラスプ・チップ・コネクション（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）」または「Ｃ４」と呼ばれる技法を使用してパッケージ内に取り付けられる。集積回路は基板上に「逆さま」に取り付けられ、チップからの電気コネクタがパッケージ基板上の対をなすコンタクトと接触する。したがってこのようなチップは「フリップ・チップ」とも呼ばれる。取り付けられた後のこのようなチップの試験は、活性回路素子に近づくために、チップの裏面からシリコンの多くを除去することを要求する。

トランジスタなどの回路素子内の信号を決定する１つの方法は、回路素子にレーザを照射し、反射光に対する電流の影響を観察することを含む。このような技法は例えば「Ｎｏｖｅｌ Ｏｐｔｉｃａｌ Ｐｒｏｂｉｎｇ ａｎｄ Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｓｉｌｉｃｏｎ Ｄｅｂｕｇ ｏｆ Ｆｌｉｐ Ｃｈｉｐ Ｐａｃｋａｇｅｄ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ」、Ｐａｎｉｃｃｉａ他、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｉｎｇ ４６巻、２７〜３４ページ（１９９９年）に記載されている。しかしながら、回路がより小さくなると、レーザは、単一のトランジスタの影響を決定することができる十分に小さな領域に集束することができない。赤外線レーザに基づくツールは、波長の限界により評価に失敗しており、そのレーザ・スポットは現在、その領域内に複数のトランジスタを包含し、このことが、単一のトランジスタの特性を決定することを困難にしている。

フリップ・チップの提案された１つの回路編集法が、「Ｃｏｎｔａｃｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ ｗｉｔｈ ＦＩＢ ｆｏｒ Ｂａｃｋｓｉｄｅ Ｃｉｒｃｕｉｔ Ｅｄｉｔ − Ｐｒｏｃｅｄｕｒｅｓ ａｎｄ Ｍａｔｅｒｉａｌ Ａｎａｌｙｓｉｓ」、Ｋｅｒｓｔ他、ＳＴＦＡ ２００５、米カリフォルニア州Ｓａｎｔａ Ｃｌａｒａ、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ３１ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｆａｉｌｕｒｅ Ａｎａｌｙｓｉｓ、６４〜６９ページ（２００５年）（以下「Ｋｅｒｓｔ」）に記載されている。Ｋｅｒｓｔは、イオン・ビーム誘起付着を使用してトランジスタの拡散領域または拡散領域へのコンタクトに接触するために、ウェーハの裏面からトレンチをミリング（ｍｉｌｌｉｎｇ）することを記載している。イオン・ビーム誘起付着によって付着させた材料と拡散領域のドープされた半導体との間の界面は、好ましいオーミック・コンタクトではなくショットキ・ダイオードを生成する。Ｋｅｒｓｔは、付着させたＦＩＢ導体と拡散層内のドープされたシリコンとの間にオーミック・コンタクトを形成するために、シリサイド層を生成する手順を記載している。このプロセスは接触領域を加熱することを必要とし、このことが集積回路に損傷を与える可能性がある。

したがって、より小さな金属構造を、独立した金属微小部品として、および基板上の導体として製造することが求められている。

米国特許出願公開第２００５０２２７４８４号

「Ｎｏｖｅｌ Ｏｐｔｉｃａｌ Ｐｒｏｂｉｎｇ ａｎｄ Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｓｉｌｉｃｏｎ Ｄｅｂｕｇ ｏｆ Ｆｌｉｐ Ｃｈｉｐ Ｐａｃｋａｇｅｄ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｓ」、Ｐａｎｉｃｃｉａ他、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｉｎｇ ４６巻、２７〜３４ページ（１９９９年） 「Ｃｏｎｔａｃｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ ｗｉｔｈ ＦＩＢ ｆｏｒ Ｂａｃｋｓｉｄｅ Ｃｉｒｃｕｉｔ Ｅｄｉｔ − Ｐｒｏｃｅｄｕｒｅｓ ａｎｄ Ｍａｔｅｒｉａｌ Ａｎａｌｙｓｉｓ」、Ｋｅｒｓｔ他、ＳＴＦＡ ２００５、米カリフォルニア州Ｓａｎｔａ Ｃｌａｒａ、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ３１ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｆａｉｌｕｒｅ Ａｎａｌｙｓｉｓ、６４〜６９ページ（２００５年）

本発明の目的は、微小金属構造を製造する方法および装置を提供することにある。

本発明のいくつかの実施形態では、導電率が高められたパターン形成された領域を生成し、または露出させ、次いでこの領域上に電着を使用して導体を形成することによって、微小金属構造が製造される。いくつかの実施形態では、基板上に微小金属構造が形成され、次いで基板からこの構造を除去するために、基板がエッチングされる。

以上では、以下の本発明の詳細な説明をよりいっそう理解できるように、本発明の特徴および技術的利点をやや幅広く概説した。以下では、本発明の追加の特徴および利点が説明される。本発明と同じ目的を達成するために他の構造を変更しまたは設計するための基礎として、開示される概念および特定の実施形態を容易に利用することができることを当業者は理解されたい。さらに、このような等価の構成は、添付の特許請求の範囲に記載された本発明の趣旨および範囲から逸脱しないことを当業者は認識すべきである。

次に、本発明および本発明の利点のより完全な理解のため、添付図面に関連して書かれた以下の説明を参照する。

本発明の第１の実施形態のステップの流れ図である。 図１の流れ図の異なるステップを図解した図であって、具体的には、より大きな領域内の小さな領域を示す平面図である。 図１の流れ図の異なるステップを図解した図であって、具体的には、より大きな領域内にトレンチを形成するためにミリングされた、より小さな領域の透視図である。 図１の流れ図の異なるステップを図解した図であって、具体的には、電気めっきする領域に配置された電解液を示す図である。 図１の流れ図の異なるステップを図解した図であって、具体的には、電気めっきのための電極の配置を示す図である。 図１の流れ図の異なるステップを図解した図であって、具体的には、基板から分離された完成した付着構造を示す図である。 図１のステップを使用して製造された構造を示す顕微鏡写真である。 ＭＥＭＳ構成要素などの独立した部品を製造する本発明に基づく追加のステップを示す流れ図である。 図４のステップの結果を示す図であって、具体的には、構造に取り付けられたプローブを示す図である。 図４のステップの結果を示す図であって、具体的には、構造の上に配置された選択エッチング剤を示す図である。 図４のステップの結果を示す図であって、具体的には、プローブによって基板から取り外された構造を示す図である。 図４のステップの結果を示す図であって、具体的には、異なる基板上に置かれた構造および構造から取り出されたプローブを示す図である。 チップの裏面から電気構成要素への電気接続を形成する、本発明の他の実施形態に含まれるステップを示す図である。 図６のステップの結果を示す図であって、具体的には、フリップ・チップの薄化された基板を示す図である。 図６のステップの結果を示す図であって、具体的には、トランジスタの活性領域の上にエッチングされたトレンチを示す図である。 図６のステップの結果を示す図であって、具体的には、トランジスタの活性拡散層にミリングされた穴を示す図である。 図６のステップの結果を示す図であって、具体的には、ミリングされた穴を含む領域の上に配置された電解液を示す図である。 図６のステップの結果を示す図であって、具体的には、穴の中に電着させた金属材料を示す図である。

本発明のいくつかの実施形態では、より低導電率の表面に導電パターンを形成し、次いでこの導電パターン上に金属構造を電着を使用して付着させることによって、微小寸法の金属構造が製造される。電気めっきは、電子との電気化学めっき反応を供給するための導電経路を必要とし、そのため、導電パターンの形状を制御することによって構造の形状が制御される。例えば、ドーパント・イオンのビームを走査して、ドーパント原子を所望のパターンに注入することにより、半導体表面の導電率を増大させることができる。ドーパント・イオンは、ビームによって走査されなかった表面領域に比べて半導体の導電率を増大させる。フォトリソグラフィ・プロセスを使用しても、ドーパント原子をあるパターンに注入することができる。走査されたパターンは、電着を支えるための電流経路を提供し、注入されたイオンを含まない領域には金属が付着しない。

他の実施形態では、表面の低導電率の層をパターン形成して、その下のより大きな導電率の層を露出させることによって、導電パターンが形成され、この大きなまたは高い導電率の層は、電着反応を支えるのに十分な導電率を有し、低導電率の層は、電着反応を支えるには不十分な導電率を有する。この低導電率の層は、イオン・ビーム、電子ビーム、レーザなどの集束ビーム、またはフォトリソグラフィを使用してパターン形成することができる。電子ビームが使用される場合には、低導電率層をエッチングするために、電子ビームとともにＸｅＦ₂などのエッチング剤が使用される。このイオン・ビームは、ドープされたまま残る、または基板内に残るイオンからなる必要はない。例えばヘリウム、酸素またはアルゴン・イオンを使用することができる。低導電率の層は例えば、自然酸化物、あるいは付着または成長させた酸化物または窒化物層とすることができる。パターン形成された導電層を生成しまたは露出させた後、電着を使用して金属構造を付着させる。

他の実施形態では、基板上に微小な金属構造が製造され、次いでエッチングによって基板から取り出される。この金属構造は、前述のように、パターン形成された領域の表面への電着を使用して製造することができる。この金属構造を、電着を使用しないＩＢＩＤによって製造することもできる。個々の構造を別々に製造し取り外すことができ、または複数の構造を製造し、取り出し、例えばフィルタ・メッシュを使用して回収することができる。

好ましい一実施形態では、ガリウム・イオン源などの液体金属イオン源が、ビームとして形成され半導体シリコン基板内に注入されるイオンを提供する。プラズマ・イオン源からのイオン・ビームなど、他の粒子ビームを使用することもできる。注入されたイオンは、電気めっきプロセスを開始するのには十分に導電性の弱導電性シード層を形成する。例えば、注入されたガリウム原子がシリコンをドープしてシリコンの導電率を増大させ、導電シード層を形成する。イオン・ビームを使用した導電パターンの生成は自然酸化物を形成する材料上でよく機能することを、出願人らは見出した。このビームは、表面酸化物層に損傷を与えて、半導体基板への導電経路を提供すると考えられる。いくつかの実施形態では、導電経路を提供するこの機構が、絶縁自然酸化物層を除去することと、基板をドープすることとの組合せであると考えられる。当業者が本発明のさまざまな実施形態を実現するのを助けるため、出願人らは、根底にあるこれらの理論的な機構を説明する。本発明が機能することは経験的に示されており、その機能は、本明細書に提示される理論的な機構の正確さに依存しない。

シード層または他の導電パターンを形成した後、このシード層の上に、より高導電率の材料を電着させる。電着材料は一般にシード層よりも低い抵抗率、および従来のＩＢＩＤによって付着させた導体よりも低い抵抗率を有する。この導電パターンはＩＢＩＤ層よりも高い精度を有するため、本発明のプロセスは、米国特許出願公開第２００５０２２７４８４号の最小フィーチャ・サイズの限界を克服する。本発明は、銅、ニッケル、クロムまたは他の導電材料などの金属から、３次元形状および３次元物体を微細製造する（ｍｉｃｒｏｆａｂｒｉｃａｔｅ）能力を提供し、ＩＢＩＤ層は、前駆体ガスに由来する非金属元素で常に汚染されており、ＩＢＩＤ層と半導体層との間の接触は一般に非オーミックである、すなわち界面にショットキ障壁が生成されるため、それらの形状および物体は、ＩＢＩＤによって生み出される電気特性よりも優れた電気特性を有する。

イオン・ビームを任意のパターンに走査して、任意の形状の細線またはべたのパターンを形成することができる。リソグラフィ・プロセスを使用してシード層を形成することもできる。例えば、パターン形成された保護コーティングをウェーハに付着させ、次いで例えばプラズマ・チャンバ内での注入、または拡散によって、イオンを基板内へ、保護層によって覆われていない領域によって画定されたパターンとして追加することができる。これらのイオンは、保護層のない領域によって画定されたパターンに基板をドープし、またはそのようなパターン内の絶縁層を除去して、保護されていない領域内にだけ十分に導電性の層が露出するようにすることができる。

シード層を生成した後、酢酸銅または硫酸銅溶液中の銅など、付着させるタイプの金属イオンを含む電解液を使用して、パターン形成されたシード層を含む領域を覆う。その用途に応じ、電解液を基板の一部分の上に局所的に配置することができ、あるいは基板全体を電解液で覆いまたは基板全体を電解液に浸漬することができる。例えば、ドロッパ（ｄｒｏｐｐｅｒ）またはピペットから一滴の電解液を滴下することができる。１つの電極が基板に電気接続され、別の電極が電解液中に置かれる。電着によって所望の付着厚さが達成されるまで、電極間に電圧が印加される。出願人らは、いくつかの実施形態ではその下のシリコン基板の導電率が、電気化学付着を支える電流をドープされた領域へ流すのに十分だが、基板表面の導電率は、おそらくは自然酸化物層のため、ドープされていない領域において付着を引き起こすのには不十分であることを見出した。シード層はこの電気化学反応のカソードとして機能し、電解液中の電極はアノードとして機能する。

シリコンなど、周期表の第４列の元素の半導体基板に対しては、ビームが、周期表の第３または第５列、あるいは第２および第６列からなるグループからのイオンを含むことが好ましい。

付着させる材料は、最初に電解液中に存在する金属イオンによって提供することができ、または、付着させる材料によって構成されたアノード電極からそれらの金属イオンを絶えず補給することができる。いくつかの実施形態では、めっきする材料とは異なる材料によってアノードを形成することができ、めっきする材料は電解液から付着させる。異なるアノードおよびカソード点を選択することによりこのプロセスを繰り返して、金属めっきの分布を変更することができる。電解液を変更して、異なる材料の積層構造を生成することができる。このように、本発明の好ましい実施形態は、微細で複雑な導電パターンの生成を可能にする。

図１は、本発明の好ましい一実施形態のステップを示す流れ図である。図１の処理ステップを受けている基板が図２Ａ〜２Ｅに示されている。ステップ１０２および１０４では、集束イオン・ビームを使用して、シード層を所望のパターンに付着させる。このビームは、ガリウム液体金属イオン・ビーム源から生成されることが好ましい。本明細書で使用される用語「集束ビーム」は、「ガウスのスポット（Ｇａｕｓｓｉａｎ ｓｐｏｔ）」とは異なる長方形、楕円形などの形状を基板表面に生成する「成形ビーム」をも含む。ビームの作用パラメータは用途によって異なるが、ビーム・エネルギーは一般に１ｋｅＶから５０ｋｅＶ、電流は一般に１ｐＡから１μＡである。

好ましいいくつかの実施形態は、液体金属イオン源からのガリウム・イオン・ビームを使用してシード層を注入する。ビーム中のイオンのエネルギーおよび電流は変更することができる。例えば、ガリウム・ビームが走査され、画像化のために２次粒子が集められるときに注入されるガリウムの量は比較的に少なく、表面をミリングするためにビームが使用されるときに注入されるガリウムの量はより大きいが、画像化操作でもまたはミリング操作でも、導電シード層を生成するのに十分な量のイオンを注入することができる。いくつかの実施形態では、イオン・ビームを使用して基板に凹みをミリングすることができ、この凹みには後に、電着によって材料を充填し、部分的に充填し、または過充填することができる。ガリウム注入の深さは、ビーム中のイオンのエネルギーによって異なるが、一般に数ナノメートルが限界である。ガリウムは、シリコン基板に注入されたときに、電荷キャリアとしての「正孔」の寄与によって基板の導電率を増大させるｐ型ドーパントである。

ステップ１０２では、イオン・ビームが基板２００に誘導され、例えば約３０μｍ×２０μｍの領域２０２（図２Ａ）の上で走査される。ビームは基板２００の表面に衝突し、画像を形成するため２次電子が集められる。ビームのエネルギーは約３０ｋｅＶ、ビーム電流は約２ｎＡであることが好ましい。ガリウム・イオン・ビームは常に基板２００から一部の材料を除去するが、ステップ１０２のイオン・エネルギーおよび線量は、有効なトレンチを形成するのには不十分だが、画像化のための２次電子を供給するためには十分である。ステップ１０４では、図２Ｂに示されているように深さ約１，０００ｎｍのトレンチをミリングするために、イオン・ビームが、約１０μｍ×１０μｍのより小さな領域２０４の上で走査される。領域２０４をミリングする目的で使用されるとき、ビームのエネルギーは約３０ｋｅＶ、ビーム電流は約２ｎＡであることが好ましい。異なる領域のイオン量を変更することによって、ミリングの深さを変化させて、入り組んだ３次元構造を生み出すことができる。イオン・ビームによってエッチングされた基板は鋳型の役目を果たし、電着材料は鋳物のようにこの鋳型を満たす。

ステップ１０６では、図２Ｃに示されているように、酢酸銅溶液などの電解液２０８を、電気めっきする領域を覆うように配置する。電解液は、ピペットまたはアイドロッパ（ｅｙｅｄｒｏｐｐｅｒ）を使用して局所的に滴下することができ、または電解液２０８に基板２００を浸漬することができる。図２Ｄに示されているように、ステップ１０８では、電極２１０が電解液２０８の中に置かれる。電極２１０は、注入された領域の表面と接触しないことが好ましい。電極２１０は例えばタングステン針または銅線を含むことができる。ステップ１１０では、基板表面と接触するように第２の電極２１２が配置される。基板表面のどこに第２の電極２１２を配置しても、電気化学反応を持続させる十分な電流経路を提供することができることを、出願人らは見出した。ステップ１１２では、電気めっき反応を開始させるために、電極２１０と電極２１２の間に電圧が印加される。ある場合には定電流源が使用され、ある実施形態では定電圧源が使用される。この例では、１２Ｖに設定されたコンプライアンス電圧で、１００μＡの定電流が２分間印加される。一実施形態では、電極２１０に＋１２Ｖの電圧が印加され、電極２１２が接地される。他の試験例も、定電圧の使用が同じ銅めっき結果をもたらすことを示した。判断ブロック１１４に示されているように所望の付着厚さが達成された後、ステップ１１６で、電極２１０と電極２１２の間の電圧が除かれ、ステップ１１８で、基板２００から電解液２０８が洗い流され、図２Ｅに示されているような付着構造２２０が残される。図３は、図１および２のプロセスによって製造された実際の構造３００の顕微鏡写真である。

本発明に従って製造された構造は、例えば集積回路に導体を追加するために、構造が製造された同じ基板上で使用することができる。基板上に構造を製造し、その基板を除去して、独立した構造を出現させることもできる。例えば、本発明を使用して、より大きなＭＥＭＳアセンブリの部分として使用することができるギアまたは他の機械構成要素を製造することができる。

図４は、独立した部品を製造する本発明に基づく追加のステップを示す流れ図である。図５Ａ〜５Ｄは図４のステップの結果を示す。ステップ４０２では、図５Ａに示されているように、構造２２０にプローブ５０２が取り付けられる。プローブ５０２は例えば、プローブ５０２の端部の接着剤を使用して、または荷電粒子ビーム付着を使用して取り付けることができる。プローブは、構造を把持するための把持部を含むことができ、または、静電気を使用して構造を付着させるために、プローブに電圧を印加することができる。ステップ４０４では、二フッ化キセノンなどの選択エッチング剤５０４が、図５Ｂに示されているように構造２２０の上に、または少なくとも構造の縁に配置される。選択エッチング剤５０４は、構造２２０、プローブ５０２または構造２２０をプローブ５０２に取り付けるために使用された材料をエッチングするよりもずっと速く基板２００をエッチングするエッチング剤であるべきである。いくつかの実施形態では、プローブが取り付けられる前にエッチングを始めることができ、その場合、プローブは、構造が取り出される前のどこかの時点で取り付けられる。ステップ４０６では、エッチング剤５０４が基板２００の一部を溶解して、構造２２０を取り出す。半導体基板に穴をミリングし、穴の底から電気めっきすることによって、高アスペクト比の構造を形成することができる。

ステップ４１０では、プローブ５０２を移動させることによって、図５Ｃに示されているように基板２００から構造２２０が取り出され、任意選択のステップ４１２では、エッチング剤５０４を除去または中和するために構造２２０およびプローブ５０２が洗浄される。ステップ４１４では、ホルダの上、または図５Ｄに示されているように別の基板５１０の上など、構造２２０が使用される所望の位置に構造２２０を配置するため、プローブ５０２を使用して構造２２０が移動される。ステップ４１６では、やはり図５Ｄに示されているように、例えば接着剤を溶解することによって、または集束イオン・ビーム・ミリングを使用することによって、プローブ５０２から構造２２０が取り出される。

いくつかの実施形態では、ステップ１０２から１１８を使用して複数の構造を同時に製造し、次いで基板２００の表面をエッチング剤で覆い、または基板２００をエッチング剤に浸漬して、複数の構造２２０を取り出し、浮かび上がらせることができる。構造２２０は、メッシュ・フィルタで、または他の知られている技法を使用して捕捉することができる。図４の手順は、図１の手順が終わった場合に始まるが、図４のプロセスは、最初の構造がどのようにして製造されたのかに関わらず実行することができる。例えば、米国特許出願公開第２００５０２２７４８４号に記載されているように、ＩＢＩＤを使用して導体を付着させ、次いでこのＩＢＩＤ層上に構造を電気めっきをすることによって、構造を製造することもできる。例えば、タングステンカルボニルを使用してタングステンのＩＢＩＤ層を付着させ、次いでＩＢＩＤタングステン層の上に銅を電気めっきすることができる。二フッ化キセノンなどの選択エッチング剤は、銅には最小限の影響しか与えずにタングステンを選択的にエッチングし、タングステン層を溶解することによって銅構造を基板から効果的に切り離す。次いで基板から構造を分離し、使用するために他の位置へ、例えば個々の構造を移動させるためにプローブを使用して、または少数または多数の構造を捕捉するためにフィルタ・メッシュを使用して、運ぶことができる。

上記の方法を使用して、ミクロンで測られる寸法、具体的には１００μｍ未満、５０μｍ未満、１０μｍ未満または１μｍ未満の寸法を有する構造を製造することができる。最初にイオン・ビームを使用して基板に３次元「鋳型」をミリングすることによって、複雑な３次元形状を製造することができる。この鋳型を、異なる電解液を使用して複数の段階で満たして、異なる金属を付着させることができる。付着させた金属をイオン・ビームを使用して、付着と付着の間に、および全ての電着が完了した後で最終製品を形成するために、彫刻することができる。

ガリウム・イオンを注入するときには、最初の位置決めのための画像を形成する目的にはイオン・ビームを使用しないことが好ましい。これは、画像化のためのイオン・ビームの使用が、めっきされる導電領域を生成するだけの十分なガリウムを注入する可能性があるためである。イオン・ビームと電子ビームとを含む「デュアル・ビーム」システムを使用することが好ましい。基板の領域をイオン・ビームに露出することを避けるため、最初の画像化および位置決めには電子ビームを使用することができる。

上記の実施形態は、ガリウムをドーパントとして使用してシード層を生成することを記述しているが、基板の導電率を局所的に増大させる任意のドーパントを使用することができる。例えば、リチウムまたはアルミニウムを使用して、シリコンをドープすることができる。ドーパントを決定する際にはその下の基板の特性を考慮すべきである。例えば、ｎ型基板では、少量のｐ型ドーパントは導電率を低下させるが、より多量のｐ型ドーパントは、その局所領域をｐ型半導体に変化させ、その導電率を増大させることができる。前述のとおり、いくつかの実施形態では、自然酸化物層などの絶縁層を除去して導電パターンを生成するためにビームが使用される。いくつかの実施形態では、表面の酸化、絶縁材料の付着などによって、導電基板を絶縁層でコーティングすることができ、次いでその絶縁層がパターン形成される。このような実施形態では、ビーム成分が基板をドープする必要はない。例えば、ヘリウム・イオン・ビーム、電子ビームと適当なエッチング剤、またはレーザ・ビームを使用して絶縁層を選択的に除去し、電気めっきのために導電パターンを提供することができる。任意の電解液を使用することができる。例えば、硫酸銅、硫酸ニッケル、硫酸パラジウムが有用である。

図６は、トランジスタの特性を測定する方法の好ましいステップを示す流れ図である。図７Ａ〜７Ｅは、図６に示されたプロセスのステップの結果を示す。ステップ６０２では、化学機械研磨によって、フリップ・チップを一般に５０ないし１００μｍの厚さに薄くする。図７Ａは、相補的な２つの金属酸化物半導体電界効果トランジスタ「（ＭＯＳＦＥＴ）」、すなわちＰ型基板領域７１２内に２つのＮ領域７０６を含むＰチャネルＭＯＳＦＥＴ７０４と、Ｎウェル領域７１８内にＰ＋領域７１６を有する相補的なＮチャネルＭＯＳＦＥＴ７１４とを含むＣＭＯＳトランジスタ７０２（尺度不定）を有するフリップ・チップの薄化された基板７００を示す。濃くドープされたＰ＋領域７１６およびＮ領域７０６は、トランジスタ７０２の活性領域または拡散領域と呼ばれる。ゲート７２０は、絶縁層７２４の上に金属コンタクト７２２を含む。ＰチャネルＭＯＳＦＥＴ７０４とＮチャネルＭＯＳＦＥＴ７１４は、二酸化シリコンなどの絶縁材料の浅いトレンチ７２６によって分離される。

トランジスタ７０２はさらに、活性領域への電気アクセスを提供する金属またはポリシリコンのコンタクト７３２を含む。ステップ６０４では、着目するフィーチャを含む領域の上にトレンチ７４０を形成するため、図７Ｂに示されているようにトランジスタ７０２の活性領域の上に約１０μｍが残るまで、レーザ化学エッチングによって追加の基板材料が除去される。ステップ６０６では、イオン・ビームを使用して、図７Ｃに示されているようにＮ領域７０６まで穴７４２をミリングする。このイオン・ビーム・ミリングは、エッチングを支援するガス、好ましくは塩素、ヨウ素、臭素などのハロゲンを使用して実行されることが好ましい。このガスは、スパッタリングされた材料の穴７４２の側壁への再付着を低減させる。活性層、すなわちＮ領域７０６とＰ＋領域７１６のうちの一方に到達するためにＦＩＢでミリングするとき、ＦＩＢのオペレータは、２次電子電流の変化によって示される材料の変化を検出することによって、活性層に到達した時点を決定することができる。活性領域の導電率は、基板領域７１２またはＮウェル７１８の導電率よりも大きく、そのためＦＩＢ ＳＩＭ画像のコントラストが顕著に変化する。このコントラストの変化をＦＩＢオペレータが観察して、またはこのコントラストの変化を自動的に検出して、活性領域に到達し、ミリングを止めるべき時点を決定することができる。

ステップ６０７では、穴７４２の側壁にスパッタリングされたガリウムが、塩素、臭素、ヨウ素などの気体エッチング剤、または湿式エッチング剤を使用して除去される。注入されたガリウムを側壁から除去することは、穴の底から電着が起こり、付着金属内にボイド（ｖｏｉｄｓ）が生じにくくなることを保証する。穴の底に注入されたガリウムもエッチング剤によって除去される可能性があるが、活性領域の導電率は、電着のための電流を提供するのに十分である。

ステップ６０８では、図７Ｄに示されているように、穴７４２を含む領域の上に電解液７５０が滴下される。ステップ６１０では、電解液７５０中に電極７５２の先端が、好ましくは基板７００に接触しないように浸漬され、ステップ６１２では、第２の電極（図示せず）が、パッケージ・リードから回路金属層を介して導体７３２と電気的に接触する。ステップ６１４では、穴７４２の中に電解液から金属材料７５６を付着させるために、電極７５０と第２の電極との間に電圧が印加される。電解液７５０は例えば、酢酸銅、硫酸銅、硫酸ニッケル、クロム、パラジウムなどの溶液とすることができる。銅などの一部の材料はシリコン内に迅速に拡散し、その導電率を低下させること、および使用される材料は、トランジスタの動作に対して最小限の影響を有することが好ましい材料であることが理解される。

Ｎ領域７０６は、電極７５０と金属コンタクト７３２との間に電圧が印加されたときに、穴７４２の中に金属材料７５６が電着し、それが図７Ｅに示されているように穴７４２を埋めるような電流経路を提供する十分な導電性を有する。トランジスタ７０４のＮ領域７０４にアクセスするためのコンタクトを生成するため、穴７４２を過充填して、穴７４２の頂部にキャップ７６０構造を形成することができる。ステップ６２０では、基板７００から電解液７５０が除去される。付着した材料７５６は、シリサイドを生成する加熱ステップを必要とすることなくＮ領域７０６との低抵抗率接触を提供するが、接触特性を変化させるためにこのような加熱ステップを実行することもできる。

ステップ６２２では回路が作動され、その間に、ステップ６３０で、プローブ７６２（図７Ｅ（導体７５６を介してトランジスタ７０４のＮ領域７０６と電気的に接触したキャップ７６０と接触する））を使用して信号を検出する。動作中にトランジスタ７０４に流れる電流の目安とするため、この信号が解釈され、この電流の目安から、トランジスタ７０４の動作パラメータを決定することができる。電流と電圧のどちらを測定してもよい。あるいは、ステップ６２４で、トランジスタ７０４をターンオンまたはターンオフさせ、あるいは動作している間にトランジスタ７０２の特性を変化させるために、導体７５６を通して電圧を印加し、または穴の中へ電流を注入することができる。上記の手順はＮ領域７０６へのアクセスを提供するが、もう一方のＮ領域７０６、いずれかのＰ＋領域７１６など任意の活性領域へのアクセスを提供するために、穴７４２をミリングすることもできる。

図６および７Ａ〜７Ｅの実施形態は、フリップ・チップ上のＣＭＯＳトランジスタに適用されたが、本発明は、特定のタイプの回路または基板に限定されない。本発明の実施形態は、例えば他のタイプのパッケージング、ＮＭＯＳ、ＰＭＯＳ、バイポーラ、およびセミコンダクタ・オン・インシュレータ（ＳＯＩ）技術を使用して実現される回路を含む他のタイプの回路を使用する他のチップに容易に適合させることができる。

したがって、半導体実験室において本発明を使用して、ドープされたシリコン領域に直接に電気接触することができる。この技法は、集積回路の裏面からトランジスタのソースおよびドレインへの接続を可能にし、製品が試験条件下で正常に動作し続けることを可能にする。ソースへの電気接続は、駆動電流の直接制御を可能にし、特定の回路のスイッチ・タイミングをシフトさせることができる。ドレインへの直接接続は、トランジスタのスイッチング時間および駆動電流の測定を可能にする。

微小導電構造を製造する本発明の好ましい実施形態は、
付着前駆体ガスが存在しない状況で基板表面に向かって集束ビームを誘導して、導電シード・パターンを生成するステップと、
導電シード・パターンの少なくとも一部分を電解液で覆うステップと、
電解液を通して導電パターンに電流を流して、導電シード・パターン上に導電材料を付着させるステップとを含む。

基板表面に向かって集束ビームを誘導する好ましい実施形態は、半導体基板内へドーパント・イオンの集束ビームを誘導して、基板表面内にドーパント原子粒子を注入するステップを含む。イオンのビームは、周期表の第３または第５列からなるグループからのイオンのビームを含むことができ、基板は、周期表の第４列からなるグループからの材料からなることができる。

基板表面に向かって集束ビームを誘導する好ましい実施形態はさらに、
より高導電率の層を覆っている、より低導電率の層に向かって集束ビームを誘導するステップであり、より高導電率の層が、電着反応を支えるのに十分な導電率を有し、より低導電率の層が、電着反応を支えるには不十分な導電率を有し、集束ビームが、ビームが衝突した位置において電着反応を支えるために、より高導電率の層の少なくとも一部分を露出させるステップ、
荷電粒子ビームをある２次元パターンに誘導するステップ、
荷電粒子ビームを誘導して、ある３次元構造を除去しまたは追加するステップ、
トランジスタの活性領域と接触するために、荷電粒子ビームを誘導して基板の一部分を除去するステップ
を含むことができ、かつ／あるいは、
電解液を通して導電パターンに電流を流して導電材料を付着させるステップが、活性領域への電気接触を提供する導電リードを付着させるステップを含む。

より高導電率の層を覆っている、より低導電率の層に向かって集束ビームを誘導する好ましい実施形態は、ドープされた半導体シリコン層の上の酸化物層に向かって集束イオン・ビームを誘導するステップ、あるいはより低導電率の層に向かってレーザ・ビームまたは電子ビームを誘導するステップを含む。

微小導電構造を製造する好ましい実施形態はさらに、基板上により低導電率の層を成長させる、または付着させるステップを含む。

付着前駆体ガスが存在しない状況で基板表面に向かって集束ビームを誘導して導電シード・パターンを生成する好ましい実施形態は、基板内のある構造を除去するステップを含む。

本発明の好ましい実施形態はさらに、導電リードを通して、トランジスタの電気動作を感知するステップと、リードに電流源または電圧源を提供して、動作中のトランジスタの特性を変化させるステップと、基板をエッチングして、導電材料を取り出すステップと、電流を監視して、導電シード・パターン上の導電材料の付着速度または付着量を決定するステップとを含む。

微小導電構造を製造する本発明の好ましい実施形態は、
前駆体ガスが存在しない状況で基板に向かってイオンまたは原子を誘導して、導電率が高められたパターン形成された領域を生成するステップと、
導電率が高められたパターン形成された領域の上に金属材料を電気化学付着させるステップとを含む。

前駆体ガスが存在しない状況で基板に向かってイオンまたは原子を誘導する好ましい実施形態は、基板に向かって集束イオン・ビームをあるパターンで走査するステップ、あるいは、
基板の上にフォトレジスト層を塗布するステップ、
フォトレジストを露光するステップ、
フォトレジストを現像して、露出した基板表面のパターンを残すステップ、
基板の露出した領域を、イオン・フラックスまたは原子フラックスに露出するステップ、および／または
残ったフォトレジストを除去するステップを含む。

本発明の好ましい実施形態はさらに、電着中に電流または電圧を監視して、電気メッキの付着速度または付着量を決定するステップを含む。

基板の露出した領域を、イオン・フラックスまたは原子フラックスに露出する好ましい実施形態は、ドーパント・イオンまたはドーパント原子を注入することによって、および／あるいは低導電率層を除去することによって、露出した基板表面の導電率を増大させるステップを含む。

微小金属構造を製造する本発明の好ましい実施形態は、
基板に集束ビームを誘導して、導電パターンを形成するステップと、
導電パターン上へ金属材料を電着させて、微小金属構造を形成するステップと、
基板から微小金属構造を取り出すステップとを含む。

基板から微小金属構造を取り出す好ましい実施形態は、微小金属構造の下の基板をエッチングするステップを含む。

導電パターンを形成する好ましい実施形態は金属材料を付着させるステップを含み、基板から微小金属構造を取り出す好ましい実施形態は金属材料をエッチングするステップを含む。

下面の方に金属層を有するパッケージ上に取り付けられた集積回路上のトランジスタの特性を決定する本発明の好ましい実施形態は、
基板を全体的に薄化するステップと、
基板のトランジスタの上のある領域をさらに薄化するステップと、
荷電粒子ビームを誘導して、トランジスタの活性領域にアクセスするための穴をミリングするステップと、
穴の中に導体を電着させて、トランジスタの活性領域への電気接触を提供するステップとを含む。

基板を薄化する好ましい実施形態は、基板を全体的に研磨するステップ、またはレーザ・ビームを誘導して、基板から材料を除去するステップを含む。

荷電粒子ビームを誘導して、活性領域にアクセスするための穴をミリングする好ましい実施形態は、ビームの衝突点に向かってエッチング強化ガスを誘導するステップ、イオン・ビームを誘導するステップ、および／またはエッチング剤を使用して、注入されたイオンを穴の側壁から除去するステップを含む。

好ましい実施形態はさらに、電気ノードを電気的に接触させて、トランジスタの動作中にトランジスタの特性を観察し、かつ／または動作中にトランジスタの動作を変化させるステップを含むことができる。

動作中にトランジスタの動作を変化させる好ましい実施形態は、電気接触を通して電圧を印加し、または電気接触を通して電流を注入するステップを含む。

いくつかの好ましい実施形態のトランジスタはＣＭＯＳトランジスタとすることができる。

上記の実施形態では、半導体パラメータ・アナライザ、チャート式記録計、マルチメータなどで電圧または電流値を観察することによって、プロセスの進行中に、付着を監視することができる。例えば電流は付着速度の目安になる。電流を時間に関して積分して回路を通過した全電荷を求めることによって、付着した材料の量を推定することができる。

本発明および本発明の利点を詳細に説明したが、添付の特許請求の範囲によって定義された本発明の趣旨および範囲から逸脱することなく、さまざまな変更、置換および改変を実施することができることを理解されたい。さらに、本出願の範囲が、本明細書に記載されたプロセス、機械、製造、組成物、手段、方法およびステップの特定の実施形態に限定されることは意図されていない。当業者は、本発明の開示から、本明細書に記載された対応する実施形態と実質的に同じ機能を果たし、または実質的に同じ結果を達成する、現存しまたは今後開発されるプロセス、機械、製造、組成物、手段、方法およびステップを、本発明に従って利用することができることを容易に理解するであろう。したがって、添付の特許請求の範囲は、このようなプロセス、機械、製造、組成物、手段、方法またはステップを含むことが意図される。

２００ 基板
２０２ より大きな領域
２０４ より小さな領域
２０８ 電解液
２１０ 電極
２１２ 第２の電極
２２０ 付着構造
５０２ プローブ
５０４ 選択エッチング剤
５１０ 別の基板
７００ 薄化された基板
７０２ ＣＭＯＳトランジスタ
７０４ ＰチャネルＭＯＳＦＥＴ
７０６ Ｎ領域
７１２ Ｐ型基板領域
７１４ ＮチャネルＭＯＳＦＥＴ
７１６ Ｐ＋領域
７１８ Ｎウェル領域
７３２ 導電コンタクト
７４０ トレンチ
７４２ 穴
７５０ 電解液
７５２ 電極
７５６ 金属材料
７６０ キャップ
７６２ プローブ

Claims (33)

1. 微小導電構造を製造する方法であって、
   付着前駆体ガスが存在しない状況で基板表面に向かって集束ビームを誘導して、導電シード・パターンを生成するステップと、
   前記導電シード・パターンの少なくとも一部分を電解液で覆うステップと、
   前記電解液を通して前記導電パターンに電流を流して、前記導電シード・パターン上に導電材料を付着させるステップと
   を含む方法。
2. 基板表面に向かって集束ビームを誘導するステップが、半導体基板内へドーパント・イオンの集束ビームを誘導して、前記基板表面内にドーパント原子粒子を注入するステップを含む、請求項１に記載の方法。
3. 基板表面に向かって集束ビームを誘導するステップが、周期表の第３または第５列からなるグループからのイオンのビームを誘導するステップを含み、前記基板が、周期表の第４列からなるグループからの材料からなる、請求項１または２に記載の方法。
4. 前記基板表面に向かって集束ビームを誘導するステップが、より高導電率の層を覆っている、より低導電率の層に向かって集束ビームを誘導するステップを含み、前記より高導電率の層が、電着反応を支えるのに十分な導電率を有し、前記より低導電率の層が、電着反応を支えるには不十分な導電率を有し、前記集束ビームが、前記ビームが衝突した位置において電着反応を支えるために、前記より高導電率の層の少なくとも一部分を露出させる、請求項１〜３のいずれかに記載の方法。
5. より高導電率の層を覆っている、より低導電率の層に向かって集束ビームを誘導するステップが、ドープされた半導体シリコン層の上の酸化物層に向かって集束イオン・ビームを誘導するステップを含む、請求項４に記載の方法。
6. より高導電率の層を覆っている、より低導電率の層に向かって集束ビームを誘導するステップが、前記より低導電率の層に向かってレーザ・ビームまたは電子ビームを誘導するステップを含む、請求項４に記載の方法。
7. 前記基板上に前記より低導電率の層を成長させる、または付着させるステップをさらに含む、請求項４〜６のいずれかに記載の方法。
8. 付着前駆体ガスが存在しない状況で基板表面に向かって集束ビームを誘導して導電シード・パターンを生成するステップが、基板内のある構造を除去するステップを含む、請求項１〜７のいずれかに記載の方法。
9. 基板表面に向かって集束ビームを誘導するステップが、荷電粒子ビームをある２次元パターンに誘導するステップを含む、請求項１〜８のいずれかに記載の方法。
10. 基板表面に向かって集束ビームを誘導するステップが、荷電粒子ビームを誘導して、ある３次元構造を除去しまたは追加するステップを含む、請求項１〜９のいずれかに記載の方法。
11. 基板表面に向かって集束ビームを誘導するステップが、トランジスタの活性領域と接触するために、荷電粒子ビームを誘導して基板の一部分を除去するステップを含み、
    前記電解液を通して前記導電パターンに電流を流して導電材料を付着させるステップが、前記活性領域への電気接触を提供する導電リードを付着させるステップを含む、
    請求項１に記載の方法。
12. 前記導電リードを通して、前記トランジスタの電気動作を感知するステップをさらに含む、請求項１１に記載の方法。
13. 前記リードに電流源または電圧源を提供して、動作中の前記トランジスタの特性を変化させるステップをさらに含む、請求項１１または１２に記載の方法。
14. 前記基板をエッチングして、前記導電材料を取り出すステップをさらに含む、請求項１１〜１３のいずれかに記載の方法。
15. 前記電流を監視して、前記導電シード・パターン上の導電材料の付着速度または付着量を決定するステップをさらに含む、請求項１〜１４のいずれかに記載の方法。
16. 微小導電構造を製造する方法であって、
    前駆体ガスが存在しない状況で基板に向かってイオンまたは原子を誘導して、導電率が高められたパターン形成された領域を生成するステップと、
    前記導電率が高められたパターン形成された領域の上に金属材料を電気化学付着させるステップと
    を含む方法。
17. 前駆体ガスが存在しない状況で基板に向かってイオンまたは原子を誘導するステップが、前記基板に向かって集束イオン・ビームをあるパターンで走査するステップを含む、請求項１６に記載の方法。
18. 電着中に電流または電圧を監視して、電着の付着速度または付着量を決定するステップをさらに含む、請求項１６または１７に記載の方法。
19. 前駆体ガスが存在しない状況で基板に向かってイオンまたは原子を誘導するステップが、
    基板の上にフォトレジスト層を塗布するステップと、
    前記フォトレジストを露光するステップと、
    前記フォトレジストを現像して、露出した基板表面のパターンを残すステップと、
    前記基板の露出した領域を、イオン・フラックスまたは原子フラックスに露出するステップと、
    残ったフォトレジストを除去するステップと
    を含む、請求項１６〜１８のいずれかに記載の方法。
20. 前記基板の露出した領域を、イオン・フラックスまたは原子フラックスに露出するステップが、ドーパント・イオンまたはドーパント原子を注入することによって、前記露出した基板表面の導電率を増大させるステップを含む、請求項１９に記載の方法。
21. 前記基板の露出した領域を、イオン・フラックスまたは原子フラックスに露出するステップが、低導電率層を除去することによって、前記露出した基板表面の導電率を増大させるステップを含む、請求項１９に記載の方法。
22. 微小金属構造を製造する方法であって、
    基板に集束ビームを誘導して、導電パターンを形成するステップと、
    前記導電パターン上へ金属材料を電着させて、前記微小金属構造を形成するステップと、
    前記基板から前記微小金属構造を取り出すステップと
    を含む方法。
23. 前記基板から前記微小金属構造を取り出すステップが、前記微小金属構造の下の前記基板をエッチングするステップを含む、請求項２２に記載の方法。
24. 導電パターンを形成するステップが金属材料を付着させるステップを含み、前記基板から前記微小金属構造を取り出すステップが前記金属材料をエッチングするステップを含む、請求項２２に記載の方法。
25. 導電パターンを形成するステップが金属材料を付着させるステップを含む、請求項２４に記載の方法。
26. 下面の方に金属層を有するパッケージ上に取り付けられた集積回路上のトランジスタの特性を決定する方法であって、
    前記基板を全体的に薄化するステップと、
    前記基板の前記トランジスタの上のある領域をさらに薄化するステップと、
    荷電粒子ビームを誘導して、前記トランジスタの活性領域にアクセスするための穴をミリングするステップと、
    前記穴の中に導体を電着させて、前記トランジスタの前記活性領域への電気接触を提供するステップと
    を含む方法。
27. 前記基板を全体的に薄化するステップが、前記基板を研磨するステップを含み、
    前記基板のある領域をさらに薄化するステップが、レーザ・ビームを誘導して、前記基板から材料を除去するステップを含む、
    請求項２６に記載の方法。
28. 荷電粒子ビームを誘導して、活性領域にアクセスするための穴をミリングするステップが、ビームの衝突点に向かってエッチング強化ガスを誘導するステップを含む、請求項２６または２７に記載の方法。
29. 荷電粒子ビームを誘導して、前記トランジスタの活性領域にアクセスするための穴をミリングするステップが、イオン・ビームを誘導するステップを含み、前記方法が、エッチング剤を使用して、注入されたイオンを前記穴の側壁から除去するステップを含む、請求項２６〜２８のいずれかに記載の方法。
30. 電気ノードを電気的に接触させて、前記トランジスタの動作中に前記トランジスタの特性を観察するステップをさらに含む、請求項２６〜２９のいずれかに記載の方法。
31. 電気ノードを電気的に接触させて、動作中に前記トランジスタの動作を変化させるステップをさらに含む、請求項２６〜３０のいずれかに記載の方法。
32. 動作中に前記トランジスタの動作を変化させるステップが、前記電気接触を通して電圧を印加し、または前記電気接触を通して電流を注入するステップを含む、請求項３１に記載の方法。
33. 前記トランジスタがＣＭＯＳトランジスタである、請求項２６〜３２のいずれかに記載の方法。

Images