JP2010044061A - Ｍｅｍｓデバイスにおけるソー・デブリの低減 - Google Patents
Ｍｅｍｓデバイスにおけるソー・デブリの低減 Download PDFInfo
- Publication number
- JP2010044061A JP2010044061A JP2009168678A JP2009168678A JP2010044061A JP 2010044061 A JP2010044061 A JP 2010044061A JP 2009168678 A JP2009168678 A JP 2009168678A JP 2009168678 A JP2009168678 A JP 2009168678A JP 2010044061 A JP2010044061 A JP 2010044061A
- Authority
- JP
- Japan
- Prior art keywords
- channels
- substrate
- mems device
- mems
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 9
- 239000002245 particle Substances 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000012530 fluid Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00896—Temporary protection during separation into individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Micromachines (AREA)
- Gyroscopes (AREA)
Abstract
【課題】ＭＥＭＳデバイスの製造において、デブリを低減し、歩留まり、信頼性を向上させる。
【解決手段】改良されたＭＥＭＳデバイスおよび製造方法においては、チャネルが、先に第１の基板上に形成された複数のＭＥＭＳデバイス領域の周りの第１の基板に形成される。次いで、複数のシールリングが、形成されたチャネルの少なくとも一部の上で、複数のＭＥＭＳデバイス領域の周りに適用される。第２の基板は、第１の基板に取り付けられ、次いで、ＭＥＭＳデバイス領域を取り囲むシールリングは、互いから離される。チャネルは、第１及び第２の断面領域を含む。第１の断面領域は、ソー・デブリ粒子がＭＥＭＳデバイス領域に入らないように寸法決めされる。
【選択図】図１
【解決手段】改良されたＭＥＭＳデバイスおよび製造方法においては、チャネルが、先に第１の基板上に形成された複数のＭＥＭＳデバイス領域の周りの第１の基板に形成される。次いで、複数のシールリングが、形成されたチャネルの少なくとも一部の上で、複数のＭＥＭＳデバイス領域の周りに適用される。第２の基板は、第１の基板に取り付けられ、次いで、ＭＥＭＳデバイス領域を取り囲むシールリングは、互いから離される。チャネルは、第１及び第２の断面領域を含む。第１の断面領域は、ソー・デブリ粒子がＭＥＭＳデバイス領域に入らないように寸法決めされる。
【選択図】図１
Description
微小電子機械システム（ＭＥＭＳ）ジャイロ・デバイスは、ウェハにおいて多くのダイ（many-die-in-wafer）のフォームで製造され、個別のダイにソー（saw；のこぎり）で切断される必要がある。
ＭＥＭＳデバイスは、密封されないように設計される。これにより、ソーイングを流体にすることができ、デブリを流体に入れ、デバイスの活性化部分と接触させることができる。このデバイスは、可動パーツを有するので、デブリ粒子は、デバイスのオペレーションに干渉し、または、損傷を与える。かかるソーに関するデブリを低減させ、または、除去することにより、歩留まりおよび信頼性を増大させることが出来る。
単一のステップから２のステップ・オペレーションにチャネル形成、および、各ステップに関する新しいマスクを変化させることにより、エッチング時間によって制御されたギャップを備えたチャネルの一方の端に、ダムが形成される。このギャップは、最も小さい粒子を除く全てを抑制するのに十分小さく作られるが、最終的なパッケージングステップ中におけるガスの通過については十分大きい。更に、ギャップは、チャネルのメタルラインからその上のシリコンリングまでの容量的な結合についていくらかの補償を提供するように長くすることが出来る。拡張された領域は、金属／シリコンの容量を低減させ、ダム領域からの増大を低下させまたは除去しうる。
ある実施形態の方法では、チャネルは、先に第１の基板上に形成された複数のＭＥＭＳデバイス領域の周りの第１の基板に形成される。次いで、複数のシールリングが、該形成されたチャネルの少なくとも一部の上で、複数のＭＥＭＳデバイス領域の周りに適用される。第２の基板は、第１の基板に取り付けられ、次いで、ＭＥＭＳデバイス領域を取り囲むシールリングは、互いから離される。チャネルは、第１及び第２の断面領域を含む。第１の断面領域は、ソー・デブリ粒子がＭＥＭＳデバイス領域に入らないように寸法決めされる。
図１は、上方のセンスプレートＭＥＭＳデバイスに使用されるような、下のウェハ４０上に形成された単一の微小電子機械システム（ＭＥＭＳ）ダイの平面図である。典型的には２０乃至３０ミル（mils）（５００乃至７５０μｍ）厚のガラスの層である下部ウェハ４０は、典型的には１０乃至１００ミクロン厚のパターニングされたシリコン層にボンディングされる。ついで、これは、典型的には１５乃至２５mils（３８０乃至６４０μｍ）厚のガラスの層である上部ウェハ（図示せず）にボンディングされる。上部ウェハのシリコン層と、下部ウェハ４０は、パターニングされ、加速度計またはジャイロスコープのコンポーネントのようなアクティブなコンポーネントを露出するようにエッチングされる。チャネル５４，５８もまた、パターニングされ、シールリング５０の内部側（デバイス領域）４２から外部側４４まで、下部ウェハ４０内にエッチングされる。ウェハが個別のＭＥＭＳダイ・パッケージに分離されるとき、チャネル５４，５８は、デブリとソーイング流体が、シールリング５０のデバイス領域４２に入らないように寸法決めされる。
シールリング５０およびボンディング・アンカー４８は、上部及び下部ウェハにボンディングするための周知の材料である。上部及び下部ウェハとシリコンとがボンディングされた後、隣接したユニットは、外側境界でユニットの周りを切断（ソーイング）することにより分離される。これにより、ウェハ上に形成された多くのものから、別々の個々のパッケージ・コンポーネントを生成する。ソー・デブリは、上部と下部のウェハの間を行き来することが出来る。チャネル５４，５８は、閾値の寸法のデブリ粒子が、デバイス領域に入らないようにする。
ウェハがボンディングされる前に、デバイス領域４２における活性化コンポーネントに対する電気的接続（リード）が、チャネル５４に適用される。密封シールされたパッケージに挿入されるとき、他のチャネル５８は、圧力によって、ウェハへの外部空間とデバイス領域４２との間を等しくさせるように適用される。チャネル５４，５８は、シールリング５０（例えば、シリコン層からエッチングされたシリコンのリング、他の材料も低いパフォーマンスのデバイスで使用することが出来る。）でキャップされる。シールリング５０は、デバイス領域４２を取り囲む。シールリング５０は、ウェハとボンディングするが、チャネル５４，５８をブロックしない。チャネル５４，５８は、所定のサイズの粒子および流体のフローが、デバイス領域４２内に通過させないような制限を含む。
図２乃至４は、電気的リードチャネル５４の一つの異なる部分の種々の図を示す。図２は、チャネル５４の長手方向（縦方向）の断面図である。チャネル５４は、下部ウェハ７８内にエッチングされる。チャネル５４は、非ダム部分８０およびダム部分７０を含む。ダム部分７０は、所定のサイズの粒子がデバイス領域４２内に通過するのを制限する。シールリング７６が、下部ウェハ７８に対して上部ウェハ７４に取り付けられる。
図３は、下部ウェハ７８上のチャネル５４のダム部分７０の断面図を示す。ある実施形態では、ダム部分７０は、チャネル５４の外側にある。ダム部分７０は、デバイス領域４２とチャネル５４の残りの所定のサイズの粒子を維持する。
図４は、デバイス領域４２から外側を見た内側端から見られるチャネル５４の非ダム部分８０の断面図を示す。領域７０，８２は、パターニング（例えば、フォトリソグラフィー）され、周知のシリコン／ガラス・プロセス技術を使用してエッチングされる。ある実施形態では、ダム部分７０は、深さが０．５乃至１．０μｍの間であり、非ダム部分８０は、深さが３乃至５μｍの間である。他の寸法もまた用いることが出来る。ある実施形態では、チャネルの深い部分（非ダム部分８０）は、マスクオフされているダム部分７０と共に最初にエッチングされる。次いで、該深い部分は、マスクオフされ、浅い部分（ダム部分７０）が２番目にエッチングされる。他の製造技術を使用することも出来る。次いで、電気的リード６０が周知の技術を使用してチャネル５４内に堆積される。他のリードおよび電気的パッドもまた、下部ウェハ７８にわたって堆積される。
チャネル５４，５８が形成された後、シールリング７６および他のボンディング・アンカーが適用される。下部ウェハ７８および上部ウェハ７４は、シールリング７６およびボンディング・アンカーを使用してボンディングされる。シールリング７６の最終的な厚さは、約１０乃至１００μｍである。非ダム部分８０の深さおよびチャネル５４の長さは、金属トレース６０とシールリング７６との間に生じる容量的な結合を最小にするように選択される。
ある実施形態では、ダム（ダム部分７０）の長さは、典型的には５乃至５０μｍ長であり、非ダム（非ダム部分８０）の長さは、典型的には５０乃至１００μｍ長である。ダム部分７０および非ダム部分８０はともに典型的には、幅が２０乃至５０μｍの間である。容量的な結合は、長さに依存するが、チャネルの幅には依存しない。これらのチャネルを通過する金属ライン６０の幅に依存し、それらはチャネルよりも狭い。
本発明の好ましい実施形態を例示して記載してきたけれども、上述したように、本発明の精神及び範囲から逸脱することなく、多くの変更が可能である。従って、本発明の範囲は、好ましい実施形態の開示によって制限されない。その代わり、本発明は、以下の特許請求の範囲を参照して全体的に判断されるべきである。
Claims (3)
- 微小電子機械（ＭＥＭＳ）デバイスを製造する方法であって、
少なくとも第１（４０，７８）および第２（７４）の基板の一方に１またはそれ以上のチャネル（５４，５８）を形成するステップであって、前記チャネル（５４，５８）の少なくとも一方が、第１の基板（４０，７８）に形成された少なくとも１つのＭＥＭＳデバイス領域（４２）の周りに形成されることを特徴とする、ステップと、
前記形成されたチャネル（５４，５８）の少なくとも一部の上に１又はそれ以上のシールリング（５０，７６）を適用するステップと、
前記シールリング（５０，７６）に第２の基板（７４）を取り付けるステップと、
を有し、
１又はそれ以上のチャネル（５４，５８）が、第１及び第２の断面積を有することを特徴とする方法。 - 対応するシールリング（５０，７６）を適用する前に、１又はそれ以上のチャネル（５４，５８）の一部内に１又はそれ以上の電気的トレース（６０）を配置するステップを更に有することを特徴とする請求項１に記載の方法。
- 請求項１に記載の方法において、２又はそれ以上のＭＥＭＳデバイス領域（４２）が、ＭＥＭＳダイを含み、
少なくとも１つの単一のＭＥＭＳダイ・パッケージを形成するために、取り付けられた第１（４０，７８）および第２（７４）の基板をソーイング（切断）するステップと、
を更に有することを特徴とする請求項１に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/180,320 US7977786B2 (en) | 2008-07-25 | 2008-07-25 | Saw debris reduction in MEMS devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010044061A true JP2010044061A (ja) | 2010-02-25 |
Family
ID=40951520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009168678A Pending JP2010044061A (ja) | 2008-07-25 | 2009-07-17 | Ｍｅｍｓデバイスにおけるソー・デブリの低減 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7977786B2 (ja) |
| EP (1) | EP2147894B1 (ja) |
| JP (1) | JP2010044061A (ja) |
| KR (1) | KR20100011941A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9199840B2 (en) | 2013-11-01 | 2015-12-01 | Freescale Semiconductor, Inc. | Sensor protective coating |
| CN114477073B (zh) * | 2021-12-08 | 2024-05-03 | 江苏普诺威电子股份有限公司 | 改善mems载板边缘掉屑的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09178578A (ja) * | 1995-12-27 | 1997-07-11 | Omron Corp | 静電容量型センサ |
| JP2006519707A (ja) * | 2003-03-10 | 2006-08-31 | ハネウェル・インターナショナル・インコーポレーテッド | ガラス−シリコンｍｅｍｓプロセスで埋め込まれた電気的フィードスルーに関するシステム及び方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7005732B2 (en) | 2003-10-21 | 2006-02-28 | Honeywell International Inc. | Methods and systems for providing MEMS devices with a top cap and upper sense plate |
| US7430359B2 (en) | 2006-10-02 | 2008-09-30 | Miradia, Inc. | Micromechanical system containing a microfluidic lubricant channel |
-
2008
- 2008-07-25 US US12/180,320 patent/US7977786B2/en active Active
-
2009
- 2009-07-10 EP EP09165255.2A patent/EP2147894B1/en active Active
- 2009-07-17 JP JP2009168678A patent/JP2010044061A/ja active Pending
- 2009-07-24 KR KR1020090067605A patent/KR20100011941A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09178578A (ja) * | 1995-12-27 | 1997-07-11 | Omron Corp | 静電容量型センサ |
| JP2006519707A (ja) * | 2003-03-10 | 2006-08-31 | ハネウェル・インターナショナル・インコーポレーテッド | ガラス−シリコンｍｅｍｓプロセスで埋め込まれた電気的フィードスルーに関するシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2147894B1 (en) | 2014-04-16 |
| US20100019364A1 (en) | 2010-01-28 |
| US7977786B2 (en) | 2011-07-12 |
| KR20100011941A (ko) | 2010-02-03 |
| EP2147894A3 (en) | 2010-06-16 |
| EP2147894A2 (en) | 2010-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10138118B2 (en) | Structure to reduce backside silicon damage | |
| KR101718194B1 (ko) | 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정 | |
| US10829367B2 (en) | MEMS gap control structures | |
| US9540228B2 (en) | MEMS-CMOS device that minimizes outgassing and methods of manufacture | |
| US9598275B2 (en) | Pressure sensor and manufacture method thereof | |
| TWI683781B (zh) | 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合 | |
| JP2008263166A (ja) | 機能素子のパッケージ及びその製造方法 | |
| US10773951B2 (en) | CMOS-MEMS integrated device without standoff in MEMS | |
| TWI612009B (zh) | 半導體之配置及其形成方法 | |
| JP2010171368A (ja) | 半導体装置およびその製造方法 | |
| US10773947B2 (en) | CMOS MEMS integrated device with increased shield vertical gap | |
| JP2005019966A5 (ja) | ||
| US20160229687A1 (en) | Chip package and fabrication method thereof | |
| TWI418002B (zh) | 晶片封裝體及其製造方法 | |
| JP2010044061A (ja) | Ｍｅｍｓデバイスにおけるソー・デブリの低減 | |
| JP5446107B2 (ja) | 素子ウェハおよび素子ウェハの製造方法 | |
| JP5727798B2 (ja) | Ｍｅｍｓセンサ | |
| US11220423B2 (en) | Reduced MEMS cavity gap | |
| TWI559416B (zh) | The fabrication of wafer - level package structure | |
| US9828241B2 (en) | Manufacturing method of micro-electro-mechanical system sensor capable of preventing diffusion phenomenon and reflow phenomenon | |
| US20100020517A1 (en) | Mems bump pattern die alignment systems and methods | |
| JP2006186358A (ja) | センサ装置 | |
| JP2010153447A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131121 |