JP2010041662A - 差動増幅回路 - Google Patents

Abstract

【課題】動作速度を低下させることなく安定した動作を行うことができる、スイッチトキャパシタ回路を使用した差動増幅回路を得る。
【解決手段】ゲインが比較的高いときには、スイッチＳＷ１１及びＳＷ１２をそれぞれオフさせて遮断状態にすると共に、第２差動増幅器３をパワーダウンさせて第１差動増幅器２だけが作動するようにし、ゲインが比較的低いときには、スイッチＳＷ１１及びＳＷ１２をそれぞれオンさせて導通状態にすると共に、第１差動増幅器２だけでなく第２差動増幅器３も作動させるようにした。
【選択図】図１

Description

本発明は、外部からの差動入力信号をサンプリングし、該差動入力信号にゲインをかけて出力する、スイッチトキャパシタ回路を使用した差動増幅回路に関し、特にＣＣＤイメージセンサやビデオイメージセンサ等に使用される、相関２重サンプリング回路（ＣＤＳ）、プログラマブルゲインアンプ（ＰＧＡ）、スイッチトキャパシタアンプに使用する差動増幅回路に関する。

図７は、ＣＤＳ及びＰＧＡに使用される、スイッチトキャパシタ回路を使用した差動増幅回路の従来例を示した図である（例えば特許文献１及び２参照。）。
図７の差動増幅回路１００は、差動増幅器１０１、スイッチＳＷ１０１〜１０８、サンプリング用コンデンサＣｓ１０１，Ｃｓ１０２及び帰還用コンデンサＣｆ１０１，Ｃｆ１０２からなる。
図７において、まずサンプリング動作時にはスイッチＳＷ１０１、ＳＷ１０２、ＳＷ１０４、ＳＷ１０５及びＳＷ１０８がそれぞれオン（ＯＮ）しており、スイッチＳＷ１０３はオフ（ＯＦＦ）している。また、スイッチＳＷ１０６及びＳＷ１０７は、帰還用コンデンサＣｆ１０１及びＣｆ１０２の各端部をそれぞれ第２基準電圧Ｖｒｅｆ２に接続している。このとき、各入力端子にはＣＣＤからの入力信号Ｖｉｐ及びＶｉｍがそれぞれ対応して入力されており、サンプリング用コンデンサＣｓ１０１には入力信号Ｖｉｐと第１基準電圧Ｖｒｅｆ１との電圧差に応じた電荷が、サンプリング用コンデンサＣｓ１０２には、入力信号Ｖｉｍと第１基準電圧Ｖｒｅｆ１との電圧差に応じた電荷がそれぞれ保存される。

また、差動増幅器１０１の両出力端はスイッチＳＷ１０８によって短絡されており、帰還用コンデンサＣｆ１０１及びＣｆ１０２には、スイッチＳＷ１０６及びＳＷ１０７を介して、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２の電圧差に応じた電荷がそれぞれ保存されている。
次に、サンプリング動作が終わって差動信号を出力する状態になると、スイッチＳＷ１０１、ＳＷ１０２、ＳＷ１０４、ＳＷ１０５、ＳＷ１０８がそれぞれオフして、スイッチＳＷ１０３がオンする。スイッチＳＷ１０６及びＳＷ１０７は、帰還用コンデンサＣｆ１０１及びＣｆ１０２の各端部を差動増幅器１０１の対応する出力端にそれぞれ接続する。

このとき、サンプリング用コンデンサＣｓ１０１とＣｓ１０２において、各一端はスイッチＳＷ１０３を介して接続され、各他端は同電圧になるために電荷が対応する帰還用コンデンサＣｆ１０１及びＣｆ１０２へと移動し、差動増幅器１０１の各出力端の電圧差（Ｖｏｐ−Ｖｏｍ）は、下記（ａ）式のようになる。
Ｖｏ＝Ｖｏｐ−Ｖｏｍ＝Ｃｓａ／Ｃｆａ×｛（Ｖｉｐ−Ｖｒｅｆ１）−（Ｖｉｍ−Ｖｒｅｆ１）｝＝Ｃｓａ／Ｃｆａ×（Ｖｉｐ−Ｖｉｍ）………………（ａ）
なお、前記（ａ）式において、Ｃｓａはサンプリング用コンデンサＣｓ１０１及びＣｓ１０２の各容量値を、Ｃｆａは帰還用コンデンサＣｆ１０１及びＣｆ１０２の各容量値をそれぞれ示している。
前記（ａ）式により、スイッチトキャパシタ回路１０１のゲインは容量値Ｃｓａと容量値Ｃｆａとの比で決まるため、容量値Ｃｓａ及びＣｆａを適当に選ぶことによってゲインを設定することができる。
特開２００２−５７９４５号公報 特開２００６−１７４０９１号公報

しかし、図７のような構成では、ゲイン設定値が大きい場合は容量値Ｃｆａが小さくなって差動増幅器１０１の負荷容量が小さくなるため、差動増幅器１０１の位相余裕が不足することになり動作が不安定になるという問題があった。
また、ゲイン設定値が小さい場合には容量値Ｃｆａが大きくなるため、差動増幅器１０１の負荷容量が大きくなり、該負荷容量を充電するための電流が不足することから、スイッチング周波数を低下させる必要が生じ、動作速度の低下につながるという問題があった。

本発明は、このような問題を解決するためになされたものであり、動作速度を低下させることなく安定した動作を行うことができる、スイッチトキャパシタ回路を使用した差動増幅回路を得ることを目的とする。

この発明に係る差動増幅回路は、１対の第１入力端子及び第２入力端子に入力された差動入力信号をサンプリングし増幅して得られた差動信号を、対応する１対の第１出力端子及び第２出力端子から出力する、スイッチトキャパシタ回路を使用した差動増幅回路において、
各非反転入力端が接続されると共に各反転入力端が接続され、各非反転出力端が接続されると共に各反転出力端が接続された複数の差動増幅器と、
前記差動入力信号をサンプリングするサンプリング動作中、前記第１入力端子と前記各反転入力端の接続部との間に接続される第１サンプリング用コンデンサと、
前記差動入力信号をサンプリングするサンプリング動作中、前記第２入力端子と前記各非反転入力端の接続部との間に接続される第２サンプリング用コンデンサと、
前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各非反転出力端の接続部と前記各反転入力端の接続部との間に接続される容量可変の第１帰還用コンデンサと、
前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各反転出力端の接続部と前記各非反転入力端の接続部との間に接続される容量可変の第２帰還用コンデンサと、
を備え、
前記各差動増幅器は、前記第１帰還用コンデンサ及び前記第２帰還用コンデンサの容量値に応じて選択的に作動するものである。

具体的には、前記第１サンプリング用コンデンサの一端が前記各反転入力端の接続部に接続されると共に、前記第２サンプリング用コンデンサの一端が前記各非反転入力端の接続部に接続され、
前記サンプリング動作中は、前記第１サンプリング用コンデンサの他端を前記第１入力端子に接続すると共に前記第２サンプリング用コンデンサの他端を前記第２入力端子に接続し、前記サンプリング動作が終了すると、前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサにおける前記第１入力端子及び第２入力端子への接続を遮断すると共に前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサの前記各他端を接続する第１スイッチ回路と、
前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する場合は、前記第１帰還用コンデンサを前記各非反転出力端の接続部と前記各反転入力端の接続部との間に接続すると共に、前記第２帰還用コンデンサを前記各反転出力端の接続部と前記各非反転入力端の接続部との間に接続する第２スイッチ回路と、
を備えるようにした。

また、前記第１サンプリング用コンデンサの一端が前記各反転入力端の接続部に接続されると共に、前記第２サンプリング用コンデンサの一端が前記各非反転入力端の接続部に接続され、前記第１帰還用コンデンサは前記各非反転出力端の接続部と前記各反転入力端の接続部との間に、前記第２帰還用コンデンサは前記各反転出力端の接続部と前記各非反転入力端の接続部との間にそれぞれ接続され、
前記サンプリング動作中は、前記第１サンプリング用コンデンサの他端を前記第１入力端子に接続すると共に前記第２サンプリング用コンデンサの他端を前記第２入力端子に接続し、前記サンプリング動作が終了すると、前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサにおける前記第１入力端子及び第２入力端子への接続を遮断すると共に前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサの前記各他端を接続する第１スイッチ回路と、
前記サンプリング動作中は、前記第１帰還用コンデンサ及び第２帰還用コンデンサの各両端をそれぞれ短絡し、前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する場合は、前記第１帰還用コンデンサ及び第２帰還用コンデンサに対する前記短絡をそれぞれ解除する第２スイッチ回路と、
を備えるようにしてもよい。

また、前記第１帰還用コンデンサ及び第２帰還用コンデンサは、並列に接続された複数のコンデンサからそれぞれなり、前記第１帰還用コンデンサの該各コンデンサを選択的に前記各非反転出力端の接続部と前記各反転入力端の接続部との間に接続すると共に、前記第２帰還用コンデンサの該各コンデンサを選択的に前記各反転出力端の接続部と前記各非反転入力端の接続部との間に接続して前記第１帰還用コンデンサ及び前記第２帰還用コンデンサの各容量値を変える第３スイッチ回路を備えるようにした。

また、前記第１帰還用コンデンサ及び第２帰還用コンデンサの容量値に比例した数の前記差動増幅器が作動するようにした。

また、前記第１帰還用コンデンサ及び第２帰還用コンデンサは、前記差動入力信号をサンプリングして増幅する際のゲインの設定値に応じてそれぞれ容量値が変えられると共に、前記各差動増幅器は、該ゲインの設定値に応じて選択的に作動するようにした。

また、この発明に係る差動増幅回路は、１対の第１入力端子及び第２入力端子に入力された差動入力信号をサンプリングし増幅して得られた差動信号を、対応する１対の第１出力端子及び第２出力端子から出力する、スイッチトキャパシタ回路を使用した差動増幅回路において、
複数の差動増幅器と、
前記差動入力信号をサンプリングするサンプリング動作中、前記第１入力端子と該各差動増幅器の反転入力端との間にそれぞれ接続される各第１サンプリング用コンデンサと、
前記サンプリング動作中、前記第２入力端子と前記各差動増幅器の非反転入力端との間にそれぞれ接続される各第２サンプリング用コンデンサと、
前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各差動増幅器の非反転出力端と反転入力端との間にそれぞれ接続される各第１帰還用コンデンサと、
前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各差動増幅器の反転出力端と非反転入力端との間にそれぞれ接続される各第２帰還用コンデンサと、
を備え、
前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続された前記差動増幅器が作動すると共に、前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続されなかった前記差動増幅器が動作を停止するものである。

また、前記サンプリング動作中は、前記各第１サンプリング用コンデンサを前記第１入力端子と前記各差動増幅器の反転入力端との間にそれぞれ接続すると共に前記各第２サンプリング用コンデンサを前記第２入力端子と前記各差動増幅器の非反転入力端との間にそれぞれ接続し、前記サンプリング動作が終了すると、前記各第１サンプリング用コンデンサと前記各第２サンプリングコンデンサにおける前記第１入力端子及び第２入力端子との接続をそれぞれ遮断して、対応する前記第１サンプリング用コンデンサ及び前記第２サンプリング用コンデンサの該遮断した各端部をそれぞれ接続する第１スイッチ回路と、
前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各第１帰還用コンデンサを、対応する前記各差動増幅器の非反転出力端と反転入力端との間にそれぞれ接続すると共に、前記各第２帰還用コンデンサを、対応する前記各差動増幅器の反転出力端と非反転入力端との間にそれぞれ接続する第２スイッチ回路と、
を備え、
前記第２スイッチ回路によって前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続された前記差動増幅器が作動すると共に、前記第２スイッチ回路によって前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続されなかった前記差動増幅器は動作を停止するようにした。

また、前記各差動増幅器は、前記差動入力信号をサンプリングして増幅する際のゲインの設定値に応じて選択的に作動し、前記第２スイッチ回路は、該作動した差動増幅器に対してのみ、対応する前記第１帰還用コンデンサ及び第２帰還用コンデンサをそれぞれ接続するようにした。

具体的には、前記各差動増幅器は、供給されるバイアス電流の有無に応じて作動又は動作を停止するようにした。

本発明の差動増幅回路によれば、ゲインの設定によって変動する第１帰還用コンデンサ及び第２帰還用コンデンサの各容量値に最適な差動増幅器のみが作動するようにしたことから、差動増幅器の位相余裕を確保することができ動作速度を低下させることなく安定した動作を行うことができると共に、第１帰還用コンデンサ及び第２帰還用コンデンサの各容量値が小さい場合は同時に作動する差動増幅器の数を少なくすることができるため消費電流を抑制することができる。

また、第１帰還用コンデンサ及び第２帰還用コンデンサの各容量値と、作動する差動増幅器の数がゲインの設定値と連動するようにしたことから、設定されたゲインに最適な帰還容量と差動増幅器の組み合わせが可能になる。

また、各差動増幅器は、供給されるバイアス電流の有無に応じて作動又は動作を停止するようにして、差動増幅器内部のトランジスタをオフさせて差動増幅器の動作を停止させるようにしたことから、余計なスイッチ等の回路を付加する必要がなく前記トランジスタをオフさせるため、出力端への寄生容量を小さくすることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における差動増幅回路の回路例を示した図である。
図１において、差動増幅回路１は、スイッチトキャパシタ回路を使用して、入力端子ＩＮｐ及びＩＮｍに入力された差動入力信号Ｖｉｐ，Ｖｉｍをサンプリングして増幅し差動信号Ｖｏｐ，Ｖｏｍとして出力端子ＯＵＴｐ，ＯＵＴｍから出力するものである。
差動増幅回路１は、第１差動増幅器２、第２差動増幅器３、スイッチＳＷ１〜ＳＷ１５、サンプリング用コンデンサＣｓ１，Ｃｓ２及び帰還用コンデンサＣｆ１〜Ｃｆ４で構成されている。

なお、入力端子ＩＮｐは第１入力端子を、入力端子ＩＮｍは第２入力端子を、出力端子ＯＵＴｐは第１出力端子を、出力端子ＯＵＴｍは第２出力端子をそれぞれなす。また、サンプリング用コンデンサＣｓ１は第１サンプリング用コンデンサを、サンプリング用コンデンサＣｓ２は第２サンプリング用コンデンサを、帰還用コンデンサＣｆ１及びＣｆ３は第１帰還用コンデンサを、帰還用コンデンサＣｆ２及びＣｆ４は第２帰還用コンデンサをそれぞれなす。また、スイッチＳＷ１〜ＳＷ３は第１スイッチ回路を、スイッチＳＷ４〜ＳＷ１０及びＳＷ１３〜ＳＷ１５は第２スイッチ回路を、スイッチＳＷ１１及びＳＷ１２は第３スイッチ回路をそれぞれなす。

スイッチＳＷ１の一端は入力端子ＩＮｐに接続され、スイッチＳＷ１の他端と第１差動増幅器２の反転入力端との間にサンプリング用コンデンサＣｓ１が接続されている。同様に、スイッチＳＷ２の一端は入力端子ＩＮｍに接続され、スイッチＳＷ２の他端と第１差動増幅器２の非反転入力端との間にサンプリング用コンデンサＣｓ２が接続されている。スイッチＳＷ１とサンプリング用コンデンサＣｓ１の接続部と、スイッチＳＷ２とサンプリング用コンデンサＣｓ２の接続部との間にスイッチＳＷ３が接続されている。帰還用コンデンサＣｆ１の一端は第１差動増幅器２の反転入力端に接続され、所定の基準電圧Ｖｒｅｆ１と第１差動増幅器２の反転入力端との間にはスイッチＳＷ４が接続されている。帰還用コンデンサＣｆ１の他端は、スイッチＳＷ６によって所定の第２基準電圧Ｖｒｅｆ２か又は第１差動増幅器２の非反転出力端のいずれかに接続される。

また、帰還用コンデンサＣｆ２の一端は第１差動増幅器２の非反転入力端に接続され、所定の基準電圧Ｖｒｅｆ１と第１差動増幅器２の非反転入力端との間にはスイッチＳＷ５が接続されている。帰還用コンデンサＣｆ２の他端は、スイッチＳＷ７によって所定の第２基準電圧Ｖｒｅｆ２か又は第１差動増幅器２の反転出力端のいずれかに接続される。第１差動増幅器２の非反転出力端と反転出力端との間にスイッチＳＷ８が接続され、第１差動増幅器２の非反転出力端は出力端子ＯＵＴｐに、第１差動増幅器２の反転出力端は出力端子ＯＵＴｍにそれぞれ接続されている。また、第１差動増幅器２には、所定のバイアス電圧ＰＤ１が入力されている。

一方、第２差動増幅器３において、反転入力端は第１差動増幅器２の反転入力端に、非反転入力端は第１差動増幅器２の非反転入力端にそれぞれ接続され、第２差動増幅器３には所定のバイアス電圧ＰＤ２が入力されている。帰還用コンデンサＣｆ３の一端は第２差動増幅器３の反転入力端に接続され、基準電圧Ｖｒｅｆ１と第２差動増幅器３の反転入力端との間にはスイッチＳＷ９が接続されている。帰還用コンデンサＣｆ３の他端は、スイッチＳＷ１１の一端に接続され、スイッチＳＷ１１の他端は、スイッチＳＷ１３によって第２基準電圧Ｖｒｅｆ２か又は第２差動増幅器３の非反転出力端のいずれかに接続される。

また、帰還用コンデンサＣｆ４の一端は第２差動増幅器３の非反転入力端に接続され、基準電圧Ｖｒｅｆ１と第２差動増幅器３の非反転入力端との間にはスイッチＳＷ１０が接続されている。帰還用コンデンサＣｆ４の他端は、スイッチＳＷ１２の一端に接続され、スイッチＳＷ１２の他端は、スイッチＳＷ１４によって第２基準電圧Ｖｒｅｆ２か又は第２差動増幅器３の反転出力端のいずれかに接続される。第２差動増幅器３の非反転出力端と反転出力端との間にスイッチＳＷ１５が接続され、第２差動増幅器３の非反転出力端は出力端子ＯＵＴｐに、第２差動増幅器３の反転出力端は出力端子ＯＵＴｍにそれぞれ接続されている。なお、図１では、各スイッチＳＷ１〜ＳＷ１５の動作制御を行う制御回路は省略している。

ここで、図２は、図１の第１差動増幅器２の回路例を示した図である。なお、第１差動増幅器２及び第２差動増幅器３は同じ回路構成をなしていることから、第１差動増幅器２の場合を例にして説明し、第２差動増幅器３の場合は第１差動増幅器２と同様であるのでその説明を省略する。
図２において、第１差動増幅器２は、ＰＭＯＳトランジスタＭ１〜Ｍ４及びＮＭＯＳトランジスタＭ５〜Ｍ９で構成され、ＮＭＯＳトランジスタＭ６及びＭ８は差動対をなしている。ＰＭＯＳトランジスタＭ１及びＭ３の各ソースは接続され、該接続部は電源電圧Ｖｄｄに接続されており、ＰＭＯＳトランジスタＭ１及びＭ３の各ゲートには所定のバイアス電圧Ｖｂ１がそれぞれ入力されている。

ＰＭＯＳトランジスタＭ１のドレインはＰＭＯＳトランジスタＭ２のソースに、ＰＭＯＳトランジスタＭ３のドレインはＰＭＯＳトランジスタＭ４のソースにそれぞれ接続され、ＰＭＯＳトランジスタＭ２及びＭ４の各ゲートには所定のバイアス電圧Ｖｂ２がそれぞれ入力されている。ＰＭＯＳトランジスタＭ２のドレインはＮＭＯＳトランジスタＭ５のドレインに接続され、該接続部が反転出力端（Ｏｍ）をなし、ＰＭＯＳトランジスタＭ４のドレインはＮＭＯＳトランジスタＭ７のドレインに接続され、該接続部が非反転出力端（Ｏｐ）をなす。ＮＯＳトランジスタＭ５及びＭ７各ゲートには所定のバイアス電圧Ｖｂ３それぞれ入力されている。

ＮＭＯＳトランジスタＭ５のソースはＮＭＯＳトランジスタＭ６のドレインに、ＮＭＯＳトランジスタＭ７のソースはＮＭＯＳトランジスタＭ８のドレインにそれぞれ接続され、ＮＭＯＳトランジスタＭ６のゲートが非反転入力端（Ｉｎｐ）をなし、ＮＭＯＳトランジスタＭ８のゲートが反転入力端（Ｉｎｍ）をなしている。ＮＭＯＳトランジスタＭ６及びＭ８の各ソースは接続され、該接続部と接地電圧との間にＮＭＯＳトランジスタＭ９が接続されている。通常、ＮＭＯＳトランジスタＭ９のゲートには外部から所定のバイアス電圧ＰＤ１が入力されており、ＮＭＯＳトランジスタＭ９は差動対に定電流を供給する定電流源をなしている。また、第１差動増幅器２の動作を停止させるパワーダウン時は、バイアス電圧ＰＤ１の入力が停止してＮＭＯＳトランジスタＭ９のゲートがローレベルになり、ＮＭＯＳトランジスタＭ９はオフして遮断状態になると共に、各ＰＭＯＳトランジスタＭ１〜Ｍ４及び各ＮＭＯＳトランジスタＭ５，Ｍ７をそれぞれオフさせて遮断状態にするようにバイアス電圧Ｖｂ１〜Ｖｂ３が入力される。

図３は、図１の第１差動増幅器２の他の回路例を示した図である。なお、第１差動増幅器２及び第２差動増幅器３は同じ回路構成をなしていることから、第１差動増幅器２の場合を例にして説明し、第２差動増幅器３の場合は第１差動増幅器２と同様であるのでその説明を省略する。また、図３では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図３における図２との相違点は、ＮＭＯＳトランジスタＭ１０及びＭ１１を追加したことと、ＮＭＯＳトランジスタＭ６及びＭ８の各ドレインの接続を変えたことにある。

図３において、第１差動増幅器２は、ＰＭＯＳトランジスタＭ１〜Ｍ４及びＮＭＯＳトランジスタＭ５〜Ｍ１１で構成され、ＮＭＯＳトランジスタＭ６及びＭ８は差動対をなしている。また、ＰＭＯＳトランジスタＭ１のドレインとＰＭＯＳトランジスタＭ２のソースとの接続部にＮＭＯＳトランジスタＭ６のドレインが接続され、ＰＭＯＳトランジスタＭ３のドレインとＰＭＯＳトランジスタＭ４のソースとの接続部にＮＭＯＳトランジスタＭ８のドレインが接続されている。

また、ＮＭＯＳトランジスタＭ５のソースと接地電圧との間にＮＭＯＳトランジスタＭ１０が、ＮＭＯＳトランジスタＭ７のソースと接地電圧との間にＮＭＯＳトランジスタＭ１１がそれぞれ接続され、ＮＭＯＳトランジスタＭ１０及びＭ１１の各ゲートには所定のバイアス電圧ＰＤ１がそれぞれ入力されている。第１差動増幅器２の動作を停止させるパワーダウン時は、バイアス電圧ＰＤ１の入力が停止してＮＭＯＳトランジスタＭ９〜Ｍ１１の各ゲートがローレベルになり、ＮＭＯＳトランジスタＭ９〜Ｍ１１はそれぞれオフして遮断状態になる。同時に、各ＰＭＯＳトランジスタＭ１〜Ｍ４及び各ＮＭＯＳトランジスタＭ５，Ｍ７をそれぞれオフさせて遮断状態にするようにバイアス電圧Ｖｂ１〜Ｖｂ３が入力される。

このような構成において、図１の差動増幅回路１の動作について説明する。
ゲインが比較的高いときには、第１差動増幅器２だけが作動して第２差動増幅器３はパワーダウンしている。このような状態では、サンプリング動作時にスイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５及びＳＷ８がそれぞれオンしており、スイッチＳＷ３、ＳＷ９、ＳＷ１０、ＳＷ１１、ＳＷ１２及びＳＷ１５はそれぞれオフしている。また、スイッチＳＷ６、ＳＷ７、ＳＷ１３及びＳＷ１４は、帰還用コンデンサＣｆ１，Ｃｆ２及びスイッチＳＷ１１，ＳＷ１２の各端部をそれぞれ第２基準電圧Ｖｒｅｆ２に接続する。このとき、入力端子ＩＮｐ及びＩＮｍには、ＣＣＤからの信号Ｖｉｐ及びＶｉｍがそれぞれ対応して入力されており、サンプリング用コンデンサＣｓ１には入力信号Ｖｉｐと第１基準電圧Ｖｒｅｆ１との電圧差に応じた電荷が、サンプリング用コンデンサＣｓ２には、入力信号Ｖｉｍと第１基準電圧Ｖｒｅｆ１との電圧差に応じた電荷がそれぞれ保存される。

次に、サンプリング動作が終わって差動信号を出力する状態になると、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５及びＳＷ８がそれぞれオフして遮断状態になり、スイッチＳＷ３がオンして導通状態になる。また、スイッチＳＷ６、ＳＷ７、ＳＷ１３及びＳＷ１４によって、帰還用コンデンサＣｆ１の端部は第１差動増幅器２の非反転出力端に、帰還用コンデンサＣｆ２の端部は第１差動増幅器２の反転出力端にそれぞれ接続され、スイッチＳＷ１１の端部は第２差動増幅器３の非反転出力端に、スイッチＳＷ１２の端部は第２差動増幅器３の反転出力端にそれぞれ接続される。また、スイッチＳＷ９、ＳＷ１０及びＳＷ１５はそれぞれオフして遮断状態のままであり、スイッチＳＷ１１及びＳＷ１２もそれぞれオフして遮断状態である。

このとき、サンプリング用コンデンサＣｓ１とＣｓ２において、各一端はスイッチＳＷ３を介して接続され、各他端は同電圧になるために電荷が対応する帰還用コンデンサＣｆ１及びＣｆ２へと移動し、第１差動増幅器２の各出力端の電圧差（Ｖｏｐ−Ｖｏｍ）は、下記（１）式のようになる。
Ｖｏ＝Ｖｏｐ−Ｖｏｍ＝Ｃｓ／Ｃｆ×｛（Ｖｉｐ−Ｖｒｅｆ１）−（Ｖｉｍ−Ｖｒｅｆ１）｝＝Ｃｓ／Ｃｆ×（Ｖｉｐ−Ｖｉｍ）………………（１）
なお、Ｃｓはサンプリング用コンデンサＣｓ１及びＣｓ２の各容量値を、Ｃｆは帰還用コンデンサＣｆ１及びＣｆ２の各容量値をそれぞれ示している。

次に、比較的ゲインが低い場合について説明する。
ゲインが比較的低いときには、スイッチＳＷ１１及びＳＷ１２がそれぞれオンして導通状態になり、第１差動増幅器２だけでなく第２差動増幅器３も作動する。この場合、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５、ＳＷ８、ＳＷ９、ＳＷ１０及びＳＷ１５もそれぞれオンして導通状態になり、スイッチＳＷ３がオフして遮断状態になる。このとき、入力端子ＩＮｐ及びＩＮｍにはＣＣＤからの差動信号Ｖｉｐ，Ｖｉｍが入力されており、サンプリング用コンデンサＣｓ１には入力信号Ｖｉｐと第１基準電圧Ｖｒｅｆ１との電圧差に応じた電荷が保存され、サンプリング用コンデンサＣｓ２には入力信号Ｖｉｍと第１基準電圧Ｖｒｅｆ１との電圧差に応じた電荷が保存される。

次に、サンプリングが終わって差動信号を出力する状態になると、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５、ＳＷ８、ＳＷ９、ＳＷ１０及びＳＷ１５はそれぞれオフして遮断状態になり、スイッチＳＷ３がオンして導通状態になる。このため、スイッチＳＷ６、ＳＷ７、ＳＷ１３及びＳＷ１４によって、帰還用コンデンサＣｆ１の端部は第１差動増幅器２の非反転出力端に、帰還用コンデンサＣｆ２の端部は第１差動増幅器２の反転出力端にそれぞれ接続され、スイッチＳＷ１１の端部は第２差動増幅器３の非反転出力端に、スイッチＳＷ１２の端部は第２差動増幅器３の反転出力端にそれぞれ接続される。

第１差動増幅器２及び第２差動増幅器３は、各反転入力端が接続されると共に各非反転入力端が接続されており、各反転出力端が接続されると共に各非反転出力端が接続されている。また帰還用コンデンサＣｆ１〜Ｃｆ４は、対応する第１差動増幅器２及び第２差動増幅器３に接続されたときに、位相余裕が確保できる容量値を有しており、第１差動増幅器２及び第２差動増幅器３の各出力電流は、対応する帰還用コンデンサＣｆ１〜Ｃｆ４を充電するために必要な電流値以上の余裕のある電流値になるように設定されている。
なお、図１では、スイッチと差動増幅器との組み合わせが２つずつである場合を例にして示したが、これは一例であり、スイッチと差動増幅器との組み合わせが４つずつであったり、又はコンデンサ２組と差動増幅器４つ等のように様々な組み合わせが考えられる。また、図１のスイッチＳＷ１５をなくしてスイッチＳＷ８がスイッチＳＷ１５を兼ねるようにしてもよく、この場合、スイッチＳＷ４〜ＳＷ１０、ＳＷ１３及びＳＷ１４が第２スイッチ回路をなす。

また、図１の第２差動増幅器３に接続される各コンデンサ及び各スイッチをそれぞれ第１差動増幅器２に接続するようにしてもよく、このようにした場合、図１は図４のようになる。なお、図４において、図１と同じもの又は同様のものは同じ符号で示している。図４では、スイッチＳＷ６が図１のスイッチＳＷ１３を、スイッチＳＷ７が図１のスイッチＳＷ１４を、スイッチＳＷ８が図１のスイッチＳＷ１５をそれぞれ兼ねている。図４における各スイッチの動作は図１の場合と同様であるのでその説明を省略する。

このように、本発明の第１の実施の形態における差動増幅回路は、ゲインが比較的高いときには、スイッチＳＷ１１及びＳＷ１２をそれぞれオフさせて遮断状態にすると共に、第２差動増幅器３をパワーダウンさせて第１差動増幅器２だけが作動するようにし、ゲインが比較的低いときには、スイッチＳＷ１１及びＳＷ１２をそれぞれオンさせて導通状態にすると共に、第１差動増幅器２だけでなく第２差動増幅器３も作動させるようにした。このことから、差動増幅器の位相余裕を確保することができ動作速度を低下させることなく安定した動作を行うことができると共に、容量値が小さい場合は同時に作動する差動増幅器の数が少なくなるため消費電流を抑制することができる。

第２の実施の形態．
前記第１の実施の形態では、外部から入力される基準電圧Ｖｒｅｆ１及びＶｒｅｆ２を使用したが、基準電圧Ｖｒｅｆ１及びＶｒｅｆ２の代わりに各差動増幅器の入力端と出力端をショートするスイッチを設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図５は、本発明の第２の実施の形態における差動増幅回路の回路例を示した図である。なお、図５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。

図５における図１との相違点は、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２及びスイッチＳＷ６，ＳＷ７，ＳＷ１３〜ＳＷ１５をなくし、スイッチＳＷ４を第１差動増幅器２の非反転出力端と反転入力端との間に、スイッチＳＷ５を第１差動増幅器２の反転出力端と非反転入力端との間に、スイッチＳＷ９を第２差動増幅器３の非反転出力端と反転入力端との間に、スイッチＳＷ１０を第２差動増幅器３の反転出力端と非反転入力端との間にそれぞれ接続したことにある。これに伴って、図１の差動増幅回路１を差動増幅回路１ａにした。
図５において、差動増幅回路１ａは、入力端子ＩＮｐ及びＩＮｍに入力された差動入力信号Ｖｉｐ，Ｖｉｍをサンプリングして増幅し該差動信号Ｖｏｐ，Ｖｏｍとして出力端子ＯＵＴｐ，ＯＵＴｍから出力する。

差動増幅回路１ａは、第１差動増幅器２、第２差動増幅器３、スイッチＳＷ１〜ＳＷ５，ＳＷ８〜ＳＷ１２、サンプリング用コンデンサＣｓ１，Ｃｓ２及び帰還用コンデンサＣｆ１〜Ｃｆ４で構成されている。なお、この場合、スイッチＳＷ４、ＳＷ５及びＳＷ８〜ＳＷ１０は第２スイッチ回路をなす。
第１差動増幅器２の非反転出力端と反転入力端との間には、帰還用コンデンサＣｆ１とスイッチＳＷ４が並列に接続され、第１差動増幅器２の反転出力端と非反転入力端との間には、帰還用コンデンサＣｆ２とスイッチＳＷ５が並列に接続されている。また、第２差動増幅器３の非反転出力端と反転入力端との間には、帰還用コンデンサＣｆ３とスイッチＳＷ１１の直列回路が接続されると共にスイッチＳＷ９が接続され、第２差動増幅器２の反転出力端と非反転入力端との間には、帰還用コンデンサＣｆ４とスイッチＳＷ１２の直列回路が接続されると共にスイッチＳＷ１０が接続されている。

このような構成において、図５の差動増幅回路１ａの動作について説明する。
ゲインが比較的高いときには、第１差動増幅器２だけが作動して第２差動増幅器３はパワーダウンしている。このような状態では、サンプリング動作時にスイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５及びＳＷ８がそれぞれオンしており、スイッチＳＷ３、ＳＷ９、ＳＷ１０、ＳＷ１１及びＳＷ１２はそれぞれオフしている。このとき、入力端子ＩＮｐ及びＩＮｍには、ＣＣＤからの信号Ｖｉｐ及びＶｉｍがそれぞれ対応して入力されており、スイッチＳＷ８がオンして導通状態になることにより、第１差動増幅器２及び第２差動増幅器３において、それぞれ反転出力端と非反転出力端が短絡される。このときの各反転出力端と非反転出力端の電圧をＶｏとすると、サンプリング用コンデンサＣｓ１には入力信号Ｖｉｐと電圧Ｖｏとの電圧差に応じた電荷が、サンプリング用コンデンサＣｓ２には、入力信号Ｖｉｍと電圧Ｖｏとの電圧差に応じた電荷がそれぞれ保存される。

次に、サンプリングが終わって差動信号を出力する状態になると、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５及びＳＷ８がそれぞれオフして遮断状態になり、スイッチＳＷ３がオンして導通状態になる。また、スイッチＳＷ９及びＳＷ１０はそれぞれオフして遮断状態のままであり、スイッチＳＷ１１及びＳＷ１２もそれぞれオフして遮断状態である。
このとき、サンプリング用コンデンサＣｓ１とＣｓ２において、各一端はスイッチＳＷ３を介して接続され、各他端は同電圧になるために電荷が対応する帰還用コンデンサＣｆ１及びＣｆ２へと移動し、第１差動増幅器２の各出力端の電圧差（Ｖｏｐ−Ｖｏｍ）は、下記（２）式のようになる。
Ｖｏ＝Ｖｏｐ−Ｖｏｍ＝Ｃｓ／Ｃｆ×｛（Ｖｉｐ−Ｖｏ）−（Ｖｉｍ−Ｖｏ）｝＝Ｃｓ／Ｃｆ×（Ｖｉｐ−Ｖｉｍ）………………（２）

次に、比較的ゲインが低い場合について説明する。
ゲインが比較的低いときには、スイッチＳＷ１１及びＳＷ１２がそれぞれオンして導通状態になり、第１差動増幅器２だけでなく第２差動増幅器３も作動する。この場合、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５、ＳＷ８、ＳＷ９及びＳＷ１０もそれぞれオンして導通状態になり、スイッチＳＷ３がオフして遮断状態になる。このとき、入力端子ＩＮｐ及びＩＮｍにはＣＣＤからの差動信号Ｖｉｐ，Ｖｉｍが入力されており、サンプリング用コンデンサＣｓ１には入力信号Ｖｉｐと電圧Ｖｏとの電圧差に応じた電荷が保存され、サンプリング用コンデンサＣｓ２には入力信号Ｖｉｍと電圧Ｖｏとの電圧差に応じた電荷が保存される。

次に、サンプリングが終わって差動信号を出力する状態になると、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ５、ＳＷ８、ＳＷ９及びＳＷ１０はそれぞれオフして遮断状態になり、スイッチＳＷ３がオンして導通状態になる。このため、第１差動増幅器２の非反転出力端と反転入力端との間には帰還用コンデンサＣｆ１が接続され、第１差動増幅器２の反転出力端と非反転入力端との間には帰還用コンデンサＣｆ２が接続される。また、第２差動増幅器３の非反転出力端と反転入力端との間には帰還用コンデンサＣｆ３とスイッチＳＷ１１の直列回路が接続され、第２差動増幅器２の反転出力端と非反転入力端との間には帰還用コンデンサＣｆ４とスイッチＳＷ１２の直列回路が接続される。

第１差動増幅器２及び第２差動増幅器３は、各反転入力端が接続されると共に各非反転入力端が接続されており、各反転出力端が接続されると共に各非反転出力端が接続されている。また帰還用コンデンサＣｆ１〜Ｃｆ４は、対応する第１差動増幅器２及び第２差動増幅器３に接続されたときに、位相余裕が確保できる値であり、第１差動増幅器２及び第２差動増幅器３の各出力電流は、対応する帰還用コンデンサＣｆ１〜Ｃｆ４を充電するために必要な電流値以上の余裕のある電流値になるように設定されている。
なお、図５では、スイッチと差動増幅器との組み合わせが２つずつである場合を例にして示したが、これは一例であり、スイッチと差動増幅器との組み合わせが４つずつであったり、又はコンデンサ２組と差動増幅器４つ等のように様々な組み合わせが考えられる。

また、図５の第２差動増幅器３においても、スイッチＳＷ１〜ＳＷ３及びサンプリング用コンデンサＣｓ１，Ｃｓ２に相当するスイッチＳＷ１ａ〜ＳＷ３ａ及びサンプリング用コンデンサＣｓ１ａ，Ｃｓ２ａを接続するようにしてもよく、このようにした場合、図５は図６のようになり、スイッチＳＷ１１及びＳＷ１２をなくすことができ、回路を簡素化することができ、スイッチＳＷ１１及びＳＷ１２を付加することによる歪を抑制することができる。

なお、図６では、図５と同じもの又は同様のものは同じ符号で示しており、スイッチＳＷ１ａ〜ＳＷ３ａの動作はスイッチＳＷ１〜ＳＷ３と同じであるのでその説明を省略する。また、この場合、スイッチＳＷ１〜ＳＷ３及びＳＷ１ａ〜ＳＷ３ａは第１スイッチ回路をなし、サンプリング用コンデンサＣｓ１及びＣｓ１ａはそれぞれ第１サンプリング用コンデンサを、サンプリング用コンデンサＣｓ２及びＣｓ２ａはそれぞれ第２サンプリング用コンデンサをなす。

このように、本第２の実施の形態における差動増幅回路は、前記第１の実施の形態と同様に、ゲインが比較的高いときには、スイッチＳＷ１１及びＳＷ１２をそれぞれオフさせて遮断状態にして第２差動増幅器３をパワーダウンさせ第１差動増幅器２だけが作動するようにし、ゲインが比較的低いときには、スイッチＳＷ１１及びＳＷ１２をそれぞれオンさせて導通状態にし、第１差動増幅器２だけでなく第２差動増幅器３も作動させるようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。

本発明の第１の実施の形態における差動増幅回路の回路例を示した図である。 図１の第１差動増幅器２の回路例を示した図である。 図１の第１差動増幅器２の他の回路例を示した図である。 本発明の第１の実施の形態における差動増幅回路の他の回路例を示した図である。 本発明の第２の実施の形態における差動増幅回路の回路例を示した図である。 本発明の第２の実施の形態における差動増幅回路の他の回路例を示した図である。 スイッチトキャパシタ回路を使用した差動増幅回路の従来例を示した図である。

符号の説明

１，１ａ 差動増幅回路
２ 第１差動増幅器
３ 第２差動増幅器
ＳＷ１〜ＳＷ１５，ＳＷ１ａ，ＳＷ２ａ，ＳＷ３ａ スイッチ
Ｃｓ１，Ｃｓ２，Ｃｓ１ａ，Ｃｓ２ａ サンプリング用コンデンサ
Ｃｆ１〜Ｃｆ４ 帰還用コンデンサ

Claims (10)

1. １対の第１入力端子及び第２入力端子に入力された差動入力信号をサンプリングし増幅して得られた差動信号を、対応する１対の第１出力端子及び第２出力端子から出力する、スイッチトキャパシタ回路を使用した差動増幅回路において、
   各非反転入力端が接続されると共に各反転入力端が接続され、各非反転出力端が接続されると共に各反転出力端が接続された複数の差動増幅器と、
   前記差動入力信号をサンプリングするサンプリング動作中、前記第１入力端子と前記各反転入力端の接続部との間に接続される第１サンプリング用コンデンサと、
   前記差動入力信号をサンプリングするサンプリング動作中、前記第２入力端子と前記各非反転入力端の接続部との間に接続される第２サンプリング用コンデンサと、
   前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各非反転出力端の接続部と前記各反転入力端の接続部との間に接続される容量可変の第１帰還用コンデンサと、
   前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各反転出力端の接続部と前記各非反転入力端の接続部との間に接続される容量可変の第２帰還用コンデンサと、
   を備え、
   前記各差動増幅器は、前記第１帰還用コンデンサ及び前記第２帰還用コンデンサの容量値に応じて選択的に作動することを特徴とする差動増幅回路。
2. 前記第１サンプリング用コンデンサの一端が前記各反転入力端の接続部に接続されると共に、前記第２サンプリング用コンデンサの一端が前記各非反転入力端の接続部に接続され、
   前記サンプリング動作中は、前記第１サンプリング用コンデンサの他端を前記第１入力端子に接続すると共に前記第２サンプリング用コンデンサの他端を前記第２入力端子に接続し、前記サンプリング動作が終了すると、前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサにおける前記第１入力端子及び第２入力端子への接続を遮断すると共に前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサの前記各他端を接続する第１スイッチ回路と、
   前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する場合は、前記第１帰還用コンデンサを前記各非反転出力端の接続部と前記各反転入力端の接続部との間に接続すると共に、前記第２帰還用コンデンサを前記各反転出力端の接続部と前記各非反転入力端の接続部との間に接続する第２スイッチ回路と、
   を備えることを特徴とする請求項１記載の差動増幅回路。
3. 前記第１サンプリング用コンデンサの一端が前記各反転入力端の接続部に接続されると共に、前記第２サンプリング用コンデンサの一端が前記各非反転入力端の接続部に接続され、前記第１帰還用コンデンサは前記各非反転出力端の接続部と前記各反転入力端の接続部との間に、前記第２帰還用コンデンサは前記各反転出力端の接続部と前記各非反転入力端の接続部との間にそれぞれ接続され、
   前記サンプリング動作中は、前記第１サンプリング用コンデンサの他端を前記第１入力端子に接続すると共に前記第２サンプリング用コンデンサの他端を前記第２入力端子に接続し、前記サンプリング動作が終了すると、前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサにおける前記第１入力端子及び第２入力端子への接続を遮断すると共に前記第１サンプリング用コンデンサ及び第２サンプリング用コンデンサの前記各他端を接続する第１スイッチ回路と、
   前記サンプリング動作中は、前記第１帰還用コンデンサ及び第２帰還用コンデンサの各両端をそれぞれ短絡し、前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する場合は、前記第１帰還用コンデンサ及び第２帰還用コンデンサに対する前記短絡をそれぞれ解除する第２スイッチ回路と、
   を備えることを特徴とする請求項１記載の差動増幅回路。
4. 前記第１帰還用コンデンサ及び第２帰還用コンデンサは、並列に接続された複数のコンデンサからそれぞれなり、前記第１帰還用コンデンサの該各コンデンサを選択的に前記各非反転出力端の接続部と前記各反転入力端の接続部との間に接続すると共に、前記第２帰還用コンデンサの該各コンデンサを選択的に前記各反転出力端の接続部と前記各非反転入力端の接続部との間に接続して前記第１帰還用コンデンサ及び前記第２帰還用コンデンサの各容量値を変える第３スイッチ回路を備えることを特徴とする請求項１、２又は３記載の差動増幅回路。
5. 前記第１帰還用コンデンサ及び第２帰還用コンデンサの容量値に比例した数の前記差動増幅器が作動することを特徴とする請求項１、２、３又は４記載の差動増幅回路。
6. 前記第１帰還用コンデンサ及び第２帰還用コンデンサは、前記差動入力信号をサンプリングして増幅する際のゲインの設定値に応じてそれぞれ容量値が変えられると共に、前記各差動増幅器は、該ゲインの設定値に応じて選択的に作動することを特徴とする請求項５記載の差動増幅回路。
7. １対の第１入力端子及び第２入力端子に入力された差動入力信号をサンプリングし増幅して得られた差動信号を、対応する１対の第１出力端子及び第２出力端子から出力する、スイッチトキャパシタ回路を使用した差動増幅回路において、
   複数の差動増幅器と、
   前記差動入力信号をサンプリングするサンプリング動作中、前記第１入力端子と該各差動増幅器の反転入力端との間にそれぞれ接続される各第１サンプリング用コンデンサと、
   前記サンプリング動作中、前記第２入力端子と前記各差動増幅器の非反転入力端との間にそれぞれ接続される各第２サンプリング用コンデンサと、
   前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各差動増幅器の非反転出力端と反転入力端との間にそれぞれ接続される各第１帰還用コンデンサと、
   前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各差動増幅器の反転出力端と非反転入力端との間にそれぞれ接続される各第２帰還用コンデンサと、
   を備え、
   前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続された前記差動増幅器が作動すると共に、前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続されなかった前記差動増幅器が動作を停止することを特徴とする差動増幅回路。
8. 前記サンプリング動作中は、前記各第１サンプリング用コンデンサを前記第１入力端子と前記各差動増幅器の反転入力端との間にそれぞれ接続すると共に前記各第２サンプリング用コンデンサを前記第２入力端子と前記各差動増幅器の非反転入力端との間にそれぞれ接続し、前記サンプリング動作が終了すると、前記各第１サンプリング用コンデンサと前記各第２サンプリングコンデンサにおける前記第１入力端子及び第２入力端子との接続をそれぞれ遮断して、対応する前記第１サンプリング用コンデンサ及び前記第２サンプリング用コンデンサの該遮断した各端部をそれぞれ接続する第１スイッチ回路と、
   前記サンプリング動作が終了して前記第１出力端子及び第２出力端子から前記差動信号を出力する際に、前記各第１帰還用コンデンサを、対応する前記各差動増幅器の非反転出力端と反転入力端との間にそれぞれ接続すると共に、前記各第２帰還用コンデンサを、対応する前記各差動増幅器の反転出力端と非反転入力端との間にそれぞれ接続する第２スイッチ回路と、
   を備え、
   前記第２スイッチ回路によって前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続された前記差動増幅器が作動すると共に、前記第２スイッチ回路によって前記第１帰還用コンデンサ及び第２帰還用コンデンサが接続されなかった前記差動増幅器は動作を停止することを特徴とする請求項７記載の差動増幅回路。
9. 前記各差動増幅器は、前記差動入力信号をサンプリングして増幅する際のゲインの設定値に応じて選択的に作動し、前記第２スイッチ回路は、該作動した差動増幅器に対してのみ、対応する前記第１帰還用コンデンサ及び第２帰還用コンデンサをそれぞれ接続することを特徴とする請求項８記載の差動増幅回路。
10. 前記各差動増幅器は、供給されるバイアス電流の有無に応じて作動又は動作を停止することを特徴とする請求項１、２、３、４、５、６、７、８又は９記載の差動増幅回路。

Images