JP2010039463A - ドット反転駆動システムの極性切換構造 - Google Patents

ドット反転駆動システムの極性切換構造 Download PDF

Info

Publication number
JP2010039463A
JP2010039463A JP2009005826A JP2009005826A JP2010039463A JP 2010039463 A JP2010039463 A JP 2010039463A JP 2009005826 A JP2009005826 A JP 2009005826A JP 2009005826 A JP2009005826 A JP 2009005826A JP 2010039463 A JP2010039463 A JP 2010039463A
Authority
JP
Japan
Prior art keywords
transistor
type well
doped region
switching structure
polarity switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009005826A
Other languages
English (en)
Other versions
JP4839383B2 (ja
Inventor
Min-Nan Liao
敏男 廖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Publication of JP2010039463A publication Critical patent/JP2010039463A/ja
Application granted granted Critical
Publication of JP4839383B2 publication Critical patent/JP4839383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36Unipolar devices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • H10P95/92

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ドット反転駆動システムの極性切換構造の提供。
【解決手段】 ドット反転駆動システムの極性切換構造は、第一トランジスタと第二トランジスタがどちらもP型ウェルに設置され、N型ウェルはP型ウェル内に設置して第一トランジスタと第二トランジスタの間に位置する。N型ウェルは第三トランジスタと第四トランジスタを含み、そのうち、第三トランジスタの一端は第一トランジスタの一端を結合して第一入力端を形成する。第四トランジスタの一端は第二トランジスタの一端を結合して第二入力端を形成する。更に第一トランジスタの別一端、第二トランジスタの別一端、第三トランジスタの別一端及び第四トランジスタの別一端は相互に結合して一出力端を形成する。
【選択図】図7

Description

本発明は、ディスプレイ装置のドット反転駆動システムに関し、特にドット転換駆動システムの極性切換システムに係わる。
現在、科学技術が進歩し、IT商品の種類は次々に出され、多くのユーザーの異なる要求に応えている。以前、ディスプレイは陰極線管(Cathode Ray Tube,CRT)ディスプレイであったが、その体積は大きく、電気消費量も高く、且つ電磁波などの輻射線が発生するため長時間使用するとユーザーの健康を害する恐れがあった。そのため、現在、市場でのディスプレイは旧型のCRTディスプレイから徐々に液晶ディスプレイ(Liquid Crystal Display,LCD)へ取って代わりつつある。液晶ディスプレイはコンパクトで、低輻射及び電気量が低いという長所があるため、現在の市場での主流となっている。
液晶ディスプレイで使用する液晶材は、異なる位置と異なる方向に於いて、異なる屈折率及び誘電係数を備え、屈折率の違いが液晶に偏光に変える能力を備えさせ、誘電係数の違いが液晶に電場の影響に依り異なる角度の回転を発生させる。そのため、液晶材の光偏振を変える能力、偏光フィルターを更に設置することで光線の通過量を制御することができる。液晶本体は導電せず、且つ液晶分子内のプラス電荷とマイナス電荷は互いに分かれている。しかし、液晶分子に電場を与えると、液晶直立ができ、液晶を制御することができる。他に直電流を与えた場合、液晶分子内の電荷は固定され、双極子(Dopole)を形成する。正負電荷が液晶分子両端に固定された時、液晶の反応速度は遅くなる。そのため液晶を動作させる場合、交流電気方式で駆動しなければならない。仮に液晶コンデンサー内に貯蔵した残留電荷が直流成分であった場合、液晶分子内の正負電荷は液晶分子の両端で固定され、液晶傾斜角度を切り換えた時、液晶分子の反応速度は遅くなり、表示画像には残影と画面のちらつき(フリッカー)現象が発生する。液晶コンデンサーの上板と下板の中間層に液晶材を挟み、交流電流にすると、液晶コンデンサーの上板と下板の間の電場方向は、途切れることなく変化し続ける。そのうち、液晶ディスプレイの交流駆動方法には通常フレーム反転(Frame Inversion)、ライン反転(Line Inversion)、コラム反転、(Column/Data/Source Inversion)ドット反転(Dot Inversion)の四種がある。
上述のとおり、一般に液晶ディスプイはライン反転とドット反転が用いられる。図1及び図2に示すのは、公知技術のライン反転駆動システムの構造概略図である。図に示すとおり、ライン反転の駆動方式は、液晶分子を駆動する場合、任意の隣り合う水平走査線上の液晶コンデンサーに充電された電圧極性は互いに相反する。この時、共通する電極信号は周波数が変わって水平走査周波数の二分の一となり、それはディスプレイが毎秒左から右への水平ライン数である。各水平ライン上の液晶コンデンサーは充電された極性によって周波数が変換されてフレーム反転と同じく走査周波数の二分の一になる。そのため、各水平走査線のちらつき(フリッカー)周波数とフレーム反転のちらつき周波数は同じである。依って隣接する水平走査線の極性は何時でも反対になり、画面全体が垂直方向の液晶コンデンサーに於いて高周波数の極性交換を備え、このような平均の結果、画面のちらつき(フリッカー)現象が下げられる。
図3と図4は、公知技術のドット反転駆動システムの極性切換構造である。図に示すとおり、ドット反転の駆動方式は、任意の一液晶コンデンサーの極性とその四方その他の液晶コンデンサーは互いに相反する。ドット反転はライン反転とコラム反転駆動方式を組み合わせたものであるとみなすことができる。この時ソース駆動チップの設置方式はコラム反転駆動と同じで、上半部駆動チップの信号出力極性は下半部と相反する。一水平走査周期を一回通る毎にその信号極性は一回変換し、一垂直走査周期を一回通る毎に、信号極性は再び変換される。各液晶コンデンサーの充電放電極性の交換周波数は、垂直走査周波数の二分の一を維持し、垂直方向と水平方向上の液晶コンデンサーの極性は同じではない。画面の垂直方向と水平方向の液晶コンデンサー極性変換周波数が高周波数交換されるため画面の視覚効果は良好であり、画面のちらつき現象を更に下げることができる。
しかしながら、一般の小サイズの薄型トランジスタ駆動液晶ディスプレイ(Thin-Film Transistor Liquid-Crystal Display;TFT-LCD)内の駆動チップは製造工程技術に制限があり、ライン反転方式の駆動しかできず、またライン反転は表示効果の上で筋状のちらつき現象が現れる。薄型トランジスタ駆動液晶ディスプレイにとって、ドット反転方式が筋状のちらつき現象を除去できるのであるが、ドット反転駆動方式にするにはソースドライバー(source driver)出力が電圧差10〜12ボルトにして切り換えなければならない。但し、現在量産されている製造工程に於けるソースドライバーが使用する中圧素子は5〜6.5ボルトの耐圧能力しかないため、一般使用においてドット反転に必要な10〜12ボルトでの応用は困難である。
解決しようとする問題点は、一般の小サイズ薄型トランジスタ駆動液晶ディスプレイ内の駆動チップはライン反転方式の駆動しかできず、またライン反転は表示効果の上で筋状のちらつき現象が現れる。ドット反転方式が筋状のちらつき現象を除去できるのであるが、現在中圧素子は5〜6.5ボルトの耐圧能力しかないため、一般使用においてドット反転に必要な10〜12ボルトでの応用は困難である点である。
このため、上述の問題に対して、一種の新規ドット反転駆動システムの極性切換システムを提供する。それは、P型ウェルとN型ウェルの間に電圧の切換を作り、耐圧5ボルト前後の素子で正負電圧差を10ボルト前後に切り換えてディスプレイパネルを駆動することによって、上述の問題を解決する。
ドット反転駆動システムの極性切換構造は、第一トランジスタと第二トランジスタがどちらもP型ウェルに設置され、N型ウェルはP型ウェル内に設置して第一トランジスタと第二トランジスタの間に位置する。N型ウェルは第三トランジスタと第四トランジスタを含み、そのうち、第三トランジスタの一端は第一トランジスタの一端を結合して第一入力端を形成する。第四トランジスタの一端は第二トランジスタの一端を結合して第二入力端を形成する。更に第一トランジスタの別一端、第二トランジスタの別一端、第三トランジスタの別一端及び第四トランジスタの別一端は相互に結合して出力端を形成することを最も主要な特徴とする。
本発明のドット反転駆動システムの極性切換構造は、P型ウェルとN型ウェルの電圧極性を切り換えることによって大範囲の電圧差で出力できるという利点がある。
公知技術のライン反転の構造概略図である。 公知技術のライン反転の構造概略図である。 公知技術のドット反転の構造概略図である。 公知技術のドット反転の構造概略図である。 本発明の一良好な実施例のソースドライバーの概略図である。 本発明一良好な実施例の切換回路の概略図である。 本発明の一良好な実施例の切換回路の構造概略図である。 本発明の一良好な実施例の切換回路の出力電圧表である。
一種の新しいドット反転駆動システムの極性切換構造を提供する。それはP型ウェルとN型ウェルの電圧極性を切り換えることによって、大範囲の電圧差の出力を達成することを本発明の目的の一つとする。
本発明のドット反転駆動システムの極性切換構造は、P型ウェル、第一トランジスタ、第二トランジスタ、N型ウェル、第三トランジスタ及び第四トランジスタを含む。第一トランジスタと第二トランジスタはどちらもP型ウェルに設置し、N型ウェルはP型ウェル内に設置し、更に第一トランジスタと第二トランジスタの間に位置する。第三トランジスタはN型ウェルに設置して更に第三トランジスタの一端は第一トランジスタの一端を結合して一入力端を形成する。第四トランジスタはN型ウェルに設置して更に第四トランジスタの一端は第二トランジスタの一端を結合して第二入力端を形成する。そのうち、第一トランジスタの別一端、第二トランジスタの別一端、第三トランジスタの別一端及び第四トランジスタの別一端は相互に結合して出力端を形成する。
本発明の構造特徴及びその効果を説明するため、実施例を挙げて、図と共に詳細に説明する。
図5は本発明一実施例のソースドライバーの概略図である。図に示すとおり、本発明のソースドライバーは、第一ガンマ(Gamma)回路10、第二ガンマ(Gamma)回路11、第一デジタル-アナログ変換モジュール12、第二デジタル-アナログ変換モジュール13、メモリー14及び切換モジュール16を含む。第一ガンマ(Gamma)回路10と第二ガンマ(Gamma)回路11は、Gamma曲線に基づき、64電圧レベルにカットする。そのうち、第一ガンマ(Gamma)回路10は64個の正電圧レベルにカットして0〜5ボルトの電圧範囲に設定する。第二ガンマ(Gamma)回路11は64個の負電圧レベルにカットして0〜5ボルトの電圧範囲に設定する。更に第一ガンマ(Gamma)回路10と第二ガンマ(Gamma)回路11は、それぞれ正電圧レベル信号と負電圧レベル信号を第一第一デジタル-アナログ変換モジュール12と第二デジタル-アナログ変換モジュール13へ伝送し、第一デジタル-アナログ変換モジュールと第二デジタル-アナログ変換モジュール13は、それぞれ64組のデジタル-アナログ変換回路を含み、それぞれ受信して64個の異なる電圧レベルを変換する。
上述に続いて、第一デジタル-アナログ変換モジュール12と第二デジタル-アナログ変換モジュール13は、ガンマ(Gamma)回路が伝送した信号を受け取る他に、更にメモリー14に保存している信号を読み取り、第一デジタル-アナログ変換モジュール12と第二デジタル-アナログ変換モジュール13内のどの一デジタル-アナログ変換回路が電圧信号を反転するかを知ることができる。即ちメモリー14はディスプレイ装置が表示したいビデオ信号を保存し、第一デジタル-アナログ変換モジュール12と第二デジタル-アナログ変換モジュール13によってビデオ信号を読み取り、第一デジタル-アナログ変換モジュール12と第二デジタル-アナログ変換モジュール13内で転換するべき或る一個の電圧レベルの極性に対応する或る一個のデジタル-アナログ変換回路がどれかを判定することができる。更に切換モジュール16がメモリー14に保存しているビデオ信号に対応することによって、それぞれ64個の電圧レベルに対して極性を反転し、更にデジタル-アナログ変換回路が反転した後の信号をソースラインへ伝送し、ディスプレイパネルに影像を表示する。そのうち、ドット反転駆動システム下のソースドライバーの電圧出力範囲は10ボルト前後であるが、一般の製造過程の中圧素子を使用するなら5ボルト前後だけであり、本発明の切換モジュール16は、トランジスタ内のウェル(Well)切換によって5ボルトから10ボルトに切り換える目的を達成する。以下は切換モジュール16内の切換回路について説明する。
図6と図7に示すのは、本発明一実施例の切換回路の概略図と構造図である。図に示すとおり、本発明のドット反転駆動システムの極性切換構造は、P型ウェル161、第一トランジスタ162、第二トランジスタ163、N型ウェル164、第三トランジスタ165と第四トランジスタ166を含む。第一トランジスタ162は、P型ウェル161内に設置し、第二トランジスタ163はP型ウェル161内に設置し、N型ウェル164はP型ウェル161内に設置し、更に第一トランジスタ162と第二トランジスタ163の間に位置する。第三トランジスタ165はN型ウェル164内に設置し、第三トランジスタ165の一端は第一トランジスタ162の一端に結合して第一入力端Aを形成する。第四トランジスタ166はN型ウェル内に設置し、第四トランジスタ166の一端は第二トランジスタ163の一端に結合して第二入力端Bを形成する。そのうち、第一トランジスタ162の別一端、第二トランジスタの別一端、第三トランジスタ165の別一端及び第四トランジスタの別一端は相互に結合して一出力端を形成し、更に該出力端は一出力パッド(Output PAD)に連接する。
上述のとおり、本発明の極性切換構造は第一入力端Aで一第一入力信号を受信した時、第二入力端Bは第二入力信号を受信し、第一入力信号が第一入力範囲に位置すると、第二入力信号は低レベル信号となる。そのうち、第一入力範囲は0〜5ボルトで、切換構造をP型ウェル161によって正電圧出力に切り換える。仮に第二入力信号が第二入力範囲に位置すると、第一入力信号は低レベル信号となる。そのうち、仮に第二入力範囲が0〜5ボルトであると、即座に切換構造はN型ウェル164によって負電圧出力に切り換える。このようにして本発明の切換構造は、P型ウェル161とN型ウェル164の電圧極性によって大きな範囲の電圧差で出力することができる。また図8に示すとおり、P型ウェル161を切り換えることによって正電圧範囲(+V0〜V63)出力となり、即ち正電圧0〜5vの極性出力とN型ウェル164の負電圧範囲(−V0〜V63)出力となり、即ち負電圧0〜−5Vの極性出力が出力端(PAD)で電圧差10V出力を達成する。
更に第一トランジスタ162は、第一ゲート酸化層1620、第一N型ドープ領域1622と第二N型ドープ領域1624を含む。第一ゲート酸化層1620はP型ウェル161上方に位置し、第一N型ドープ領域はP型ウェル161内に位置して更に第一ゲート酸化層1620の一側面辺に位置する。第二N型ドープ領域1624はP型ウェル161内に位置し、第一ゲート酸化層1620の別一側辺に位置する。同様に、第二トランジスタ163は第二ゲート酸化層1630、第三N型ドープ領域1632と第四N型ドープ領域1634を含む。第二ゲート酸化層1630はP型ウェル161上方に位置し、第三N型ドープ領域1632はP型ウェル161内に位置し、更に第二ゲート酸化層1630の一側辺に位置し、第四N型ドープ領域1634はP型ウェル161内に位置し、第二ゲート酸化層1630の別一側辺に位置する。
また、第三トランジスタ165は、第三ゲート酸化層1650、第一P型ドープ領域1652、及び第二P型ドープ領域1654を含む。第三ゲート酸化層1650はN型ウェル164上方に位置し、第一P型ドープ領域1652はN型ウェル164内に位置して第三ゲート酸化層1650の一側辺に位置する。第二P型ドープ領域1654はN型ウェル内に位置して更に第三ゲート酸化層1650の別一側辺に位置する。同様に第四トランジスタ166は第四ゲート酸化層1660、第三P型ドープ領域1662と第四P型ドープ領域1664を含む。第四ゲート酸化層1660はN型ウェル164上方に位置し、第三P型ドープ領域1662はN型ウェル内に位置して第四ゲート酸化層1660の一側辺に位置する。第四P型ドープ領域1664はN型ウェル164内に位置して第四ゲート酸化層1660の別一側辺に位置する。上述に基づき、第二N型ドープ領域1624は第一P型ドープ領域1652を結合し、第二P型ドープ領域1654は第三P型ドープ領域1662を結合し、第四P型ドープ領域1664は第三N型ドープ領域1632を結合する。また第一N型ドープ領域1622、第二P型ドープ領域1654、第三P型ドープ領域1662は第四P型ドープ領域1664と結合する。
この他、本発明の極性切換構造は更に基底167と隔離層168を含む。基底167はP型ウェル161の下方に位置してディスプレイ装置内のその他の回路として使用し、隔離層168は基底167とP型ウェル161の間に位置してその他の回路と隔離しその他回路の影響を防止する。
上述に示すとおり、本発明のドット反転駆動システムの切換構造は切換P型ウェルとN型ウェルの電圧極性によって5ボルトの中圧素子を利用することができ、電圧差10ボルトの出力を使用することが可能になる。
10 第一ガンマ(Gamma)回路
11 第二ガンマ(Gamma)回路
12 第一デジタル-アナログ変換モジュール
13 第二デジタル-アナログ変換モジュール
14 メモリー
16 切換モジュール
160 切換回路
161 P型ウェル
162 第一トランジスタ
1620 第一ゲート酸化層
1622 第一N型ドープ領域
1624 第二N型ドープ領域
163 第二トランジスタ
1630 第二ゲート酸化層
1632 第三N型ドープ領域
1634 第四N型ドープ領域
164 N型ウェル
165 第三トランジスタ
1650 第三ゲート酸化層
1652 第一P型ドープ領域
1654 第二P型ドープ領域
166 第四トランジスタ
1660 第四ゲート酸化層
1662 第三P型ドープ領域
1664 第四P型ドープ領域
167 基底
168 隔離層

Claims (14)

  1. P型ウェルと、
    P型ウェルに設置した第一トランジスタと、
    P型ウェルに設置した第二トランジスタと、
    P型ウェル内に設置し、該第一トランジスタと該第二トランジスタの間に位置するN型ウェルと、
    N型ウェルの一端に設置し、一端は第一トランジスタの一端を結合して第一入力端を形成する第三トランジスタと、
    N型ウェルに設置し、一端は第二トランジスタの一端を結合して第二入力端を形成する第四トランジスタを含むドット反転駆動システムの極性切換構造において、そのうち、
    該第一トランジスタの別一端、該第二トランジスタの別一端、該第三トランジスタの別一端と該第四トランジスタの別一端は相互に結合して出力端を形成することを特徴とするドット反転駆動システムの極性切換構造。
  2. 前記第一入力端は、第一入力信号を受信し、該第二入力端は第二入力信号を受信し、該第一入力信号が第一入力範囲にある時、該第二入力信号は低レベル信号であることを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  3. 前記第一入力範囲は、0〜5ボルトであることを特徴とする請求項2記載のドット反転駆動システムの極性切換構造。
  4. 前記第一入力端は第一入力信号を受信し、該第二入力端が第二入力信号を受信し、該第二入力信号が第二入力範囲にある時、該第一入力信号は低レベル信号となることを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  5. 前記第二入力範囲は、0〜5ボルトであることを特徴とする請求項4記載のドット反転駆動システムの極性切換構造。
  6. 前記第一トランジスタは、
    該P型ウェルの上方に位置するゲート酸化層と、
    該P型ウェル内に位置し該ゲート酸化層の一側辺に位置する第一N型ドープ領域と、
    P型ウェル内に位置し、更に該ゲート酸化層の別一側辺に位置する第二N型ドープ領域を含み、そのうち、
    該第一N型ドープ領域は該第三トランジスタを結合し、該第二N型ドープ領域は該第二トランジスタ、該第三トランジスタ及び該第四トランジスタを結合することを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  7. 前記第二トランジスタは、
    該P型ウェルの上方に位置するゲート酸化層と、
    該P型ウェル内に位置し該ゲート酸化層の一側辺に位置する第一N型ドープ領域と、
    P型ウェル内に位置し、更に該ゲート酸化層の別一側辺に位置する第二N型ドープ領域を含み、そのうち、
    該第一N型ドープ領域は該第四トランジスタを結合し、該第二N型ドープ領域は該第一トランジスタ、該第三トランジスタ及び該第四トランジスタを結合することを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  8. 前記第三トランジスタは、
    該N型ウェルの上方に位置するゲート酸化層と、
    該N型ウェル内に位置し該ゲート酸化層の一側辺に位置する第一P型ドープ領域と、
    N型ウェル内に位置し、更に該ゲート酸化層の別一側辺に位置する第二P型ドープ領域を含み、そのうち、
    該第一P型ドープ領域は該第一トランジスタを結合し、該第二P型ドープ領域は該第一トランジスタ、該第二トランジスタ及び該第四トランジスタを結合することを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  9. 前記第四トランジスタは、
    該N型ウェルの上方に位置するゲート酸化層と、
    該N型ウェル内に位置し該ゲート酸化層の一側辺に位置する第一P型ドープ領域と、
    N型ウェル内に位置し、更に該ゲート酸化層の別一側辺に位置する第二P型ドープ領域を含み、そのうち、
    該第一P型ドープ領域は該第二トランジスタを結合し、該第二P型ドープ領域は該第一トランジスタ、該第二トランジスタ及び該第三トランジスタを結合することを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  10. 前記極性切換構造は、更に
    該P型ウェルの下方に位置する基底と、
    該基底と該P型ウェルの間に位置する隔離層を含むことを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  11. 前記出力端は、出力パッド(output pad)を結合することを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  12. 前記第一トランジスタ、第二トランジスタ、第三トランジスタ及び第四トランジスタは、モス電界効果トランジスタ(MOSFET)とすることを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  13. 前記第一トランジスタと第三トランジスタは、相補型MOS(CMOS)を形成することを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
  14. 前記第二トランジスタと第四トランジスタは、相補型MOS(CMOS)を形成することを特徴とする請求項1記載のドット反転駆動システムの極性切換構造。
JP2009005826A 2008-07-31 2009-01-14 ドット反転駆動システムの極性切換構造 Active JP4839383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097129091 2008-07-31
TW97129091A TWI474305B (zh) 2008-07-31 2008-07-31 The polarity switching structure of point conversion system

Publications (2)

Publication Number Publication Date
JP2010039463A true JP2010039463A (ja) 2010-02-18
JP4839383B2 JP4839383B2 (ja) 2011-12-21

Family

ID=41607684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009005826A Active JP4839383B2 (ja) 2008-07-31 2009-01-14 ドット反転駆動システムの極性切換構造

Country Status (4)

Country Link
US (1) US8710571B2 (ja)
JP (1) JP4839383B2 (ja)
KR (1) KR101044882B1 (ja)
TW (1) TWI474305B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9143148B2 (en) 2013-03-26 2015-09-22 Seiko Epson Corporation Amplification circuit, source driver, electrooptical device, and electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096859A (zh) * 2015-07-29 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示器的驱动方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000516769A (ja) * 1996-08-16 2000-12-12 ノースロップ グラマン コーポレーション 超低電力―遅延積nnn/pppロジック装置
JP2002158293A (ja) * 2000-11-16 2002-05-31 Sharp Corp 半導体装置及び携帯電子機器
JP2002209375A (ja) * 2001-01-10 2002-07-26 Seiko Epson Corp 電圧変換回路
JP2006292807A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 液晶表示駆動用半導体集積回路
JP2007003563A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 液晶表示装置の駆動回路
WO2008076406A2 (en) * 2006-12-14 2008-06-26 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes using large scale fet arrays
US20080316076A1 (en) * 2007-06-19 2008-12-25 Telefonaktiebolaget Lm Ericsson (Publ) Direct RF D-to-A Conversion

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1040321A (en) * 1974-07-23 1978-10-10 Alfred C. Ipri Polycrystalline silicon resistive device for integrated circuits and method for making same
US5028978A (en) * 1990-09-27 1991-07-02 Hall John H Complementary bipolar complementary CMOS (CBiCMOS) transmission gate
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
US6100557A (en) * 1996-10-10 2000-08-08 Macronix International Co., Ltd. Triple well charge pump
KR100223671B1 (ko) * 1996-12-06 1999-10-15 윤종용 다중 전원전압을 가지는 반도체 메모리 장치
JPH11133926A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
KR100304502B1 (ko) * 1998-03-27 2001-11-30 김영환 액정표시장치 소스구동회로
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft-lcd 구동 회로
WO2000016153A1 (en) * 1998-09-10 2000-03-23 Seiko Epson Corporation Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus comprising the panel, and method for manufacturing substrate for liquid crystal panel
WO2000045437A1 (en) * 1999-01-26 2000-08-03 Hitachi, Ltd. Method of setting back bias of mos circuit, and mos integrated circuit
JP2002033451A (ja) * 2000-07-14 2002-01-31 Fujitsu Ltd 半導体集積回路
JP3506235B2 (ja) * 2000-08-18 2004-03-15 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
JP4049988B2 (ja) * 2000-11-24 2008-02-20 株式会社東芝 論理回路
CN1212598C (zh) * 2001-04-26 2005-07-27 凌阳科技股份有限公司 液晶显示器的源驱动放大器
TW548835B (en) * 2001-08-30 2003-08-21 Sony Corp Semiconductor device and production method thereof
TW569444B (en) * 2001-12-28 2004-01-01 Sanyo Electric Co Charge pump device
JP2003197791A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003197790A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4155396B2 (ja) * 2002-12-26 2008-09-24 株式会社 日立ディスプレイズ 表示装置
US7342566B2 (en) * 2003-03-04 2008-03-11 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and driving method thereof
US6970033B1 (en) * 2003-11-26 2005-11-29 National Semiconductor Corporation Two-by-two multiplexer circuit for column driver
US7027316B2 (en) * 2003-12-29 2006-04-11 Micron Technology, Inc. Access circuit and method for allowing external test voltage to be applied to isolated wells
JP4847702B2 (ja) * 2004-03-16 2011-12-28 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
JP4584131B2 (ja) * 2005-04-18 2010-11-17 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動回路
US7330066B2 (en) * 2005-05-25 2008-02-12 Himax Technologies Limited Reference voltage generation circuit that generates gamma voltages for liquid crystal displays
US7368789B1 (en) * 2005-06-13 2008-05-06 Actel Corporation Non-volatile programmable memory cell and array for programmable logic array
TWI285362B (en) * 2005-07-12 2007-08-11 Novatek Microelectronics Corp Source driver and the internal data transmission method thereof
WO2007047429A1 (en) * 2005-10-12 2007-04-26 Spinnaker Semiconductor, Inc. A cmos device with zero soft error rate
US7298010B1 (en) * 2006-02-21 2007-11-20 Sandia Corporation Radiation-hardened transistor and integrated circuit
US7443231B2 (en) * 2006-08-09 2008-10-28 Elite Semiconductor Memory Technology Inc. Low power reference voltage circuit
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2008170993A (ja) * 2007-01-15 2008-07-24 Lg Display Co Ltd 液晶表示装置とその駆動方法
TW201001911A (en) * 2008-06-18 2010-01-01 Genesys Logic Inc Transmission gate with body effect compensation circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000516769A (ja) * 1996-08-16 2000-12-12 ノースロップ グラマン コーポレーション 超低電力―遅延積nnn/pppロジック装置
JP2002158293A (ja) * 2000-11-16 2002-05-31 Sharp Corp 半導体装置及び携帯電子機器
JP2002209375A (ja) * 2001-01-10 2002-07-26 Seiko Epson Corp 電圧変換回路
JP2006292807A (ja) * 2005-04-06 2006-10-26 Renesas Technology Corp 液晶表示駆動用半導体集積回路
JP2007003563A (ja) * 2005-06-21 2007-01-11 Nec Electronics Corp 液晶表示装置の駆動回路
WO2008076406A2 (en) * 2006-12-14 2008-06-26 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes using large scale fet arrays
US20080316076A1 (en) * 2007-06-19 2008-12-25 Telefonaktiebolaget Lm Ericsson (Publ) Direct RF D-to-A Conversion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9143148B2 (en) 2013-03-26 2015-09-22 Seiko Epson Corporation Amplification circuit, source driver, electrooptical device, and electronic device

Also Published As

Publication number Publication date
TWI474305B (zh) 2015-02-21
KR101044882B1 (ko) 2011-06-28
KR20100014152A (ko) 2010-02-10
US8710571B2 (en) 2014-04-29
TW201005720A (en) 2010-02-01
JP4839383B2 (ja) 2011-12-21
US20100026356A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
TWI404039B (zh) 液晶顯示裝置
KR101323090B1 (ko) 액정표시장치와 그 구동방법
KR100272723B1 (ko) 평면표시장치
CN101000414B (zh) 液晶显示器
KR101330415B1 (ko) 액정표시장치와 그 구동방법
US7800705B2 (en) Liquid crystal display having electrically floating thin film transistor within sub pixel unit
US20110122055A1 (en) Liquid crystal display with double data lines
CN116250032B (zh) 显示面板和显示装置
WO2014000381A1 (zh) 阵列基板、显示装置和驱动所述阵列基板的方法
JP2008033312A (ja) 画像表示システムとその駆動方法
KR100440360B1 (ko) 액정표시장치및그구동방법
TWI412852B (zh) 具有電荷分享架構之顯示面板之畫素結構及其驅動方法
CN101004502A (zh) 液晶显示器结构
KR101585687B1 (ko) 액정표시장치
US7307612B2 (en) Liquid crystal display device having drive circuit
CN111009224A (zh) 显示面板的驱动方法、显示装置
US20050110739A1 (en) Method of driving gates of liquid crystal display
US7969403B2 (en) Driving circuit, driving method, and liquid crystal display using same
KR20040021384A (ko) 액정표시장치용 액정패널의 하부어레이기판
JP4839383B2 (ja) ドット反転駆動システムの極性切換構造
KR20040061205A (ko) 액정표시장치 및 그 구동방법
TW591576B (en) Active matrix display device
KR101604481B1 (ko) 액정표시장치
CN101281330A (zh) 液晶显示器及其显示面板
TW200820183A (en) Method for driving LCD monitors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4839383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20161007

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250