JP2000516769A - 超低電力―遅延積ｎｎｎ／ｐｐｐロジック装置 - Google Patents

Abstract

(57)【要約】 トンラジスタはすべて同じ伝導形のソース、ドレインおよびバルク領域を有する。バルク領域は非常に薄く、５００Å以下、好ましくは約３００Å又は丁度１００Åの厚さを有する。約１００Å未満で、２０Å程度、好ましくは約５〜１０Åの厚さを有する非常に薄い酸化物層がゲート電極をバルク領域から絶縁する。１５０°Ｋ以下、例えば７７°Ｋの温度で動作するとき、２５ミリボルト以下の非常に低いしきい値電圧が達成される。隣接するＮＮＮとＰＰＰ装置によって形成されるギガヘルツ速度補足型ＭＯＳトランジスタは、１００ミリボルト以下の供給電圧で動作する約１Ｅ−１６ジュールの電圧−遅延積を表し、非常に低い電圧で数ギガヘルツの処理速度を得るための特に興味を引くこの技術をもたらす。

Description

【発明の詳細な説明】 超低電力−遅延積ＮＮＮ／ＰＰＰロジック装置 発明の背景 発明の分野 この発明は、同じ伝導形の不純物ですべてドープされたソース、ドレインおよ びチャンネル領域を有する非常に薄いゲート酸化物半導体装置、および一方の装 置の３つの領域がすべて同じ伝導形でもう一方の装置の３つの領域の伝導形とは 逆である補足型（complementary）装置に関する。背景情報 従来の補足型金属酸化物シリコン（ＣＭＯＳ）トランジスタは、同じ伝導形の ソースおよびドレイン領域を備え、その両者間に逆の伝導形のチャンネル領域を 有する。従って、一方のトランジスタはｎｐｎ装置であり、補足型トランジスタ はｐｎｐタイプである。これらの装置は一般的に約５００〜１５００ミリボルト のしきい値電圧を有する。さらに、約１００〜５００オングストローム（Å）の 厚さを有してゲート電極をチャンネル領域から絶縁する酸化物層のために、その ような装置のキャパシタンスは高い。これらの装置に必要な電力とスイッチング 速度は、キャパシタンスとしきい値電圧の両方の直接的な関数であり、それらの 装置はいくつかの適用に対し比較的電力を必 要とすると共に低速度になる。 そのような適用はの１つは、一般的に７７°Ｋで動作する高温超伝導（ＨＴＳ Ｃ）回路と、周囲条件（３００°Ｋ）で動作する従来のシリコン装置との間のイ ンターフェイスである。ＨＴＳＣ回路は潜在的に１Ｅ−１７〜１Ｅ−１６ジュー ル程度の低いＰ＊Ｔａｕ（電力−遅延）積を有する。従来のシリコンＮＰＮ／Ｐ ＮＰロジック族は比較的高いしきい値電圧と低い応答時間のために、それら自体 がそのような電力−遅延積に近くなることがなく、従ってＨＴＳＣ族用のグルー （glue）回路として働かせるにはふさわしくない。 そのため、高速で極めて低電力の半導体装置が一般的に要求され、例えばＨＳ ＴＣ回路と周囲温度で動作するシコン装置との間のインターフェイスとして働く ことができるような装置が特に要求されている。 これに関連して、さらに低いしきい値電圧、とくに約１００ミリボルト程度以 下のしきい値電圧を有するように改良された半導体装置が要求されている。発明の概要 これらの要求やその他は、基板と、両者が同じ導電形を有し間隔をおいて配置 されたソースおよびドレイン領域を有する基板上活性層と、前記同じ伝導形をま た有しソースおよびドレイン領域間に設けられたバルク領域とを備える半導体装 置に関するこの発明により、満たされる。重要な特徴は、バルク領域が約５００ Å以下の、好ましくはわずか約１００Åの厚さを有す ることである。酸化物層はバルク領域とゲート電極との間に設けられる。この発 明の他の重要な特徴は、この酸化物層が１００Å以下の厚さで、わずか約２０Å の厚さであればさらに適当であり、厚さが約５Åと１０Åとの間にあれば好まし いということである。この装置はフェルミレベルを多量不純物レベル又はその近 傍に固定する温度、つまり、約１５０°Ｋ未満から約７７°Ｋまでの温度で動作 するように適用される。電極もまた、ソースおよびドレイン領域に対して設けら れる。補足型装置は、ソース、バルク、ドレイン領域がＮ＋，Ｎ，Ｎ＋であるそ のような装置と、隣接したＰ＋，Ｐ，Ｐ＋装置とを備える。 酸化物層が基板と活性層との間に設けられてバルク領域の厚さをさらに容易に 規定することが好ましい。活性層はシリコンであることが好ましいが、シリコン 炭化物やガリウム砒化物のようなＭＯＳ特性を有する他の材料を用いることがで きる。周知のように、ドープされるポリシリコンはゲート電極を含む電極用の金 属の代わりに用いることができる。 ゲート電圧が零値の時に流れる電流は、ソースおよびドレイン間のバルク領域 の厚さにより、最低値に維持される。ソースおよびドレイン領域間に２００Åの 厚さのバルク領域を組合せることより１００以上のオン／オフ比に容易に応じる ことが可能であること、および、ゲート電極上の（数ミリボルトの）微小な逆バ イアスが、バルク領域におけるチャンネルを完全に消滅させ、ＶＩ（電圧／電流 ）曲線の原点において電流をほぼ零にさせるということを示すことができる。 この発明の好ましい形においては、バルク領域は約３〜１０Ｅ１０電荷／ｃｍ² の不純物−厚さ積を有する。また、ソースおよびドレイン領域間のバルク領域 の長さは、約５００〜２５００Å、好ましくは約１２５０Åである。図面の簡単な説明 この発明の十分な理解は、好ましい実施態様についての以下の説明を添付図と 関連付けて読みときに得ることができる。 図１は先行技術のＣＭＯＳ装置のダイヤグラムである。 図２は図１の先行技術のＣＭＯＳ装置用のエネルギーレベルのダイヤグラムで ある。 図３はこの発明による半導体装置の断面図である。 図４はこの発明によるＮＮＮ装置用エネルギーダイヤグラムである。 図５はこの発明による装置のバルク領域の複数のドーピングレベルについての 温度対フェルミレベルのプロット図である。 図６ａはこの発明によるＮＮＮ装置のしきい値電圧を示すゲート電圧対平方セ ンチメートル当たりの移動電荷のプロット図である。 図６ｂはＮＮＮ装置のしきい値電圧と従来のＮＰＮ装置のしきい値電圧との比 較を示す縮小された同様のプロット図である。 図７はこの発明のＮＮＮ装置におけるバルク材料の複数のドーピングレベルに ついての温度対電子濃度のプロット図である。 図８はこの発明を含む複数の半導体装置についての速度対電 力消費のプロット図である。好ましい実施態様の説明 この発明をさらによく理解するためには、図１に示すような従来のＣＭＯＳ装 置１をまず考慮することが有用である。この装置１は、Ｎ＋ソースおよびドレイ ン領域５と７、およびＰ領域９によって形成されたｎｐｎトランジスタ３を備え る。薄い酸化物層１１がソース、バルク（bulk）およびドレイン領域に渡って延 びている。一般的にこの酸化物層１１は１００〜５００Åの厚さを有する。金属 又はポリシリコンのゲート電極１３はバルク領域９から酸化物層１１により絶縁 されている。ソースとドレイン電極１５と１７はそれぞれ酸化物層１１を介して ソースとドレイン領域の上に配置されている。 端部のＮＰＮトランジスタ３に隣接する補足型のＰＮＰトランジスタ１９は、 Ｎ形基板２５により分離されたＰ＋ソース領域２１とドレイン領域２３を備える 。酸化物層１１はこれらの領域に渡って延び、ゲート電極２７をバルク領域から 基板２５により絶縁する。酸化物層１１を介して配置された電極２９と３１は、 それぞれソースとドレイン電極を形成する。 図２は図１のＮＰＮトランジスタ部分についてのフェルミダイアグラムである 。このダイアグラムにおいて、Ｅ_cは伝導バンド、Ｅ_vは結合バンド、Ｅ_dはドナ ーレベル、Ｅ_Fはフェルミレベルである。ＮＰＮ装置３においてｐ領域９にｐド ーピングすればしきい値電圧が高くなるが、それは電流のオンセットは伝導およ び結合バンドが一般的に約０．５〜０．７５ボルト である２φ_pだけ点３３で示されるように曲がることを要求するという事実によ って示される。上述のように、この高いターンオンゲート電圧によって装置３が 電力を必要とし遅鈍になるが、これはゲートのキャパシタンスが２φ_pボルト程 度まで充電される必要があるからである。 図１の従来のＣＭＯＳ装置に対して、この発明はソース、ドレインおよびバル ク領域に同じ伝導形の材料を利用した装置に関する。つまり、図３に示すように 、補足型装置３５は、基板４３上に形成された活性層４１の中に並んで形成され たＮＮＮトランジスタ３７とＰＰＰトランジスタ３９を備える。好ましくは、酸 化物層４５が基板４３と活性層４１との間に設けられる。ＮＮＮ装置３７は、活 性層４１の中でＮバルク領域５１により分離されたＮ＋ソース領域４７とＮ＋ド レイン領域４９とによって形成される。薄い酸化物層５３はゲート電極５５をバ ルク領域５１から絶縁する。酸化物層５３はまた、ソースおよびドレインコンタ クト５７と５９がそれぞれ形成されたソースおよびドレイン領域４７と４９に渡 って延びている。 ＰＰＰ装置３９は、活性層４１の中にＰバルク領域６５によって分離されたＰ ＋ソース領域６１とＰ＋ドレイン領域６３を備える。ＮＮＮ装置の場合のように 、薄い酸化物層６７はゲート電極６９をバルク領域６５から絶縁し、ソース電極 コンタクト７１とドレイン電極コンタクト７３が形成されたソースおよびドレイ ン領域６１と６３を横切って延びている。 バルク領域５１と６５は非常に薄く、つまり厚さが約５００ Å未満で、好ましくは約３００Åであり、１００Åであってもよい。酸化物層５ ３と６７もまた非常に薄く、つまり約１００Å以下、２０Å程度で好ましくは５ 〜１０Åである。バルク領域５１と６５の長さはソースとドレイン領域間におい て、約５００〜２５００Åであり、好ましくは約５００〜１５００Åであり、１ ２５０Åが適当である。好ましくは、活性層４１はシコンであり、その中にソー スとドレイン領域がフォトリソグラフィ技術によって分散および分離され、バル ク領域を形成する。しかしながら、シリコン炭化物やガリウム砒化物のようなＭ ＯＳ活性を示す他の材料を用いることができる。実例の装置においてソースおよ びドレイン領域４９、６３および４７、６１は約１Ｅ２０電荷／ｃｍ³までドー プされる。バルク領域５１と６５は約１Ｅ＋１６電荷／ｃｍ³のレベルまでドー プされることが可能で、約３〜約３０Ｅ＋１０電荷／ｃｍ²の範囲で不純物厚み 積を生成する。図４のＮＮＮ装置３７用フェルミダイアグラムに示されるように 、フェルミレベルＥ_Fを伝導バンドＥ_Cまで移動させるために必要な電圧降下は２ φの電圧項を含まない。特に、バルク領域５１と６５が約１Ｅ１６／ｃｍ³の範 囲までドープされ、７７ＫにおけるフェルミレベルはドナーレベルＥ_dの上の丁 度近くに存在し、図５において１Ｅ＋１６不純物曲線７７の点７５で示される燐 の伝導バンドＥ_Cから約５０ミリエレクトロンボルトしか離れていない。 最小の印加表面電界によって伝導を容易に引き起こす多量キャリアバンド端か ら既知の微小距離だけ離れて図４における 多量不純物レベルＥ_dの近くにフェルミレベルＥ_Fを固定するために、温度が用い られるということが、本発明の鍵となる原理である。 伝導用のゲート電圧のオンセットは、図２に示す従来のＣＭＯＳ装置に必要な ２φボルトより十分小さい約Ｅ_d／２ボルトに等しい７９におけるバンドの曲り である。 次式は従来のＭＯＳトランジスタにおけるしきい値電圧用の成分を示す。 第１項はバンドの曲りの電圧降下であり、ＮＰＮトランジスタでは約０．８ボ ルトである。第２項は空間電荷電圧降下であり一般的には約１ボルトである。最 後の項は仕事関数差電圧降下であり、ゲート金属又はポリシリコン仕事関数の適 当な調整により無視できる。従って、一般的な従来のＭＯＳ装置のしきい値電圧 は約１．８ボルトの大きさにすることができる。 この発明によるＮＮＮ装置では、伝導しきい値電圧は である。 式２を上記式１と比較すると、式１の第２と第３項がＮＮＮ又はＰＰＰ装置に はなく、式１の第１項２φは、式２において は、Ｅ_dから伝導バンド端へのフェルミレベルの小さな動き、数十ミリボルトに 関連するごくわずかなバンドの曲がりによって置換される。なお、ゲート５５， ６９とバルク領域５１，６５との間に酸化物層４５，６７を置くことは、２０Å 程度の厚さの酸化物に対するこの貢献を通常倍増させる。更に厚い酸化物層は微 小しきい値電圧に対して有害となり得る。 従って、期待されることは、ドナーエネルギーＥ_d程度のしきい値電圧を有す る薄い酸化物ＮＮＮ装置が得られることであり、さらに期待できることは、高電 流と高速度が生じる伝導バンドへフェルミレベルを追いやる低い酸化物電界を有 することである。酸化物層５３の厚さが２０Åで温度が７７Ｋであった時の、ゲ ート電圧に対するＮＮＮトランジスタの移動キャリアの図式計算結果８１が図６ ａに示されている。バルク領域は１Ｅ１６／ｃｍ³までドープされ、２００Åの 厚さを有する。なお、電流は原点からほとんどすぐに立上り、８３において約２ ０ミリボルトのしきい値ゲート電圧を示すような非直線性を有している。その低 いしきい値と同様に重要なことは、ゲート上にわずか６０ミリボルトを印加する だけで３Ｅ１１キャリア／ｃｍ²のチャンネル電子伝導層が８４において達成さ れ、そのような低いゲート電圧に対して大きな値になるということである。１Ｅ １６／ｃｍ³の従来の厚いバルク領域のＮＰＮ装置における２０Åの厚さの酸化 物層と７７Ｋの温度についての図６ｂの曲線８５の挙動と対比する。ＮＮＮ装置 についての曲線８１も比較のために図６ｂに含まれている。式１における２φプ ラス空間電荷の項は、従来の厚膜バルク領域ＮＰＮ装置、図６ｂの右の曲線８５ 、のターンオン電圧を追いやり、２０Åの厚さの酸化物を有するＮＰＮ装置にお いてさえ、しきい値電圧の差が約８８０ミリボルトとなる。これは、ＮＰＮ／Ｐ ＮＰシステムが１００ミリボルト供給電圧ロジックを達成することを本質的に損 なわせる。 文献にはＭＯＳＴ装置におけるしきい値電圧の調整方法が示されている。しか しながら、１）イオン注入、又は２）分離基板電圧操作（当該技術分野で最近公 知になった）のいずれかによってしきい値電圧を約１０ミリボルトの何分の一の 精度まで調整しても、以下に論議するＮＮＮ／ＰＰＰ装置のような精度まで全チ ップのしきい値を正確に制御できないであろう。その論議は、大きなしきい値電 圧の根本原因、特に製造時にウエハーに生じる基板ドーピングの不可避な不均一 性に対するしきい値電圧の依存性を除去する点からなされる。Ｎ／Ｎ／Ｎ構造が 用いられるということと、酸化物とシリコン層の両方が非常に薄いということの 両方によって、基板ドーピングに対するしきい値電圧の感受性が減少する。 温度に対する電子濃度をバルク領域のドーピングの３つのレベルについてプロ ットした図７は、軌跡８７によって示される１Ｅ１６／ｃｍ³の材料が７７Ｋに おいて点８９で部分的に消イオンされることを単純に示している。これは２つの 方法において役立つ。つまり、１）「まさに出発しようとする」伝導バンドエッ ジの近くにＥ_dの近くのフェルミレベルを固定するこ とを助けるのは、この消イオンであり、２）図３のバルク領域５１が更に少なく 伝導し、装置のオンオフ比を増大する。上述のように、これは１Ｅ１６／ｃｍ³ の近くのフェルミレベルをの材料が非常に薄く（１００〜２００Å）ゲート上の 負の２、３ミリボルトにより、基板が電流を遮断することおよびオンオフ比を著 しく増大させることがなくなる場合には、さほど重要ではない。 さらに、図３の層４５のシリコン厚さが、ＮＮＮ装置のバルク層の不純物Ｎ_O に関連するデバイ（debye）長さにより十分に薄く作られていると、ＮＮＮ装置 のしきい値電圧は層４５の厚さとその正確なｎドーピングレベルとの両方にむし ろ鈍感になる。なお、デバイ長さは半導体の文献でよく知られている。これによ って装置を再現性よく製造することが、当該技術分野で現在知られている厚膜ベ ースバルク領域ＭＯＳ装置（〜１０００Å＋）の製造から期待されるものよりも 著しく容易になる。 次は、２０００ｃｍ²／ボルト秒（７７°Ｋにおける）のＮ型チャンネル移動 度μ_n、電荷ｑ、０．２５ミクロンのチャンネル長さＬ、５．０ミクロンのチャ ンネル幅および２０Åの厚さＷ_OXと０．１００ボルトのＶ_suppLyについて．３３ Ｅ−１２ファラッド／ｃｍの透電率ε_OXとを有するゲート酸化物を備えるＮ＋／ Ｎ／Ｎ＋トランジスタの動作性能（ドレイン電流Ｉ、相互コンダクタンスｇ_m、 キャパシタンスＣおよび作動周波数ｆ_oper）の計算である。 ＝１９２マイクロアンペア（図６ａにおける点８４からＱ_mobiLeの値をとる）。 ファンアウトを３とすると、負荷Ｃ_Loadのキャパシタンスは３×Ｃ_gateに等し く、従って約１２ＧＨｚの動作周波数に対して これは、シリコン技術にとって印象的に低い値であり、ここに開示された発明 によって、低くかつ良く整合したしきい値電圧と、ロジックにおいて用いられる 非常に薄いゲート酸化物とのために非常に低い供給電圧で操作できるので、この ように低い値になるのである。 最後に、図８は他の装置に対して競争できるＰ×ＴＡＵ積を示す。 なお、ＣＭＯＳ９１と冷却ＣＭＯＳ９３は約１〜２Ｅ−１３ジュールのＰ×Ｔ ＡＵ積を有し、ここに提供されるロジック９５は、２Ｅ−１６のファンアウトを ３と仮定すると現在のシリコン装置よりも約１０００倍小さいＰ×ＴＡＵ積を有 する。なお、提供される装置の５０ピコ秒の遅延は、ジョセフソン接合ラッチン グシリーズ９７にうまく適合する。換言すれば、この発明において説明したトラ ンジスタの１つ又は２つのステージは、ＪＪ信号を１ミリボルトから、これらの 装置を駆動するために必要な４０ミリボルトまで増幅し、５の要素の遅延におけ る差は単一の５Ｘマルチプレクサにより作られ、この発明から３ＧＨｚトランジ スタを再び用いる。図８はまた、ジョセフソン・ジャンクション・シングル・ク ワンタム・フラックス（ＪＪＳＦＱ）装置９９、ガリウム砒素ＭＥＳＦＥＴ１０ １、冷却 ＭＯＤＦＥＴおよびシリコンバイポーラ装置１０５の性能を示している。 この発明の低電力ＮＮＮ／ＰＰＰ技術は、非常に魅力的なシリコンベースのＰ ×ＴＡＵ積を提供する。低温環境が説明されたが、その説明内容を用いることは 、若干ではあるがさらに高温においても有益である。 好ましいＳＯＩの実施態様が説明されるが、それはそのような構造がＮＮＮと ＰＰＰ装置間の魅力的なＤＣ絶縁と、物理的な基板に対する装置の低いキャパシ タンスとを提供するからである。 ＳＯＩでない形態にもまた、ここに述べたことを利用することができる。 重要なことは、図１におけるゲート１３とチャンネル領域９との間の仕事関数 の差をできるだけ小さくすることである。これは、ポリシリコンゲート１３とＰ チャンネル領域９の基礎ドーピングとが同じ注入によって同時にドーピングされ 、ゲートのドーピングがチャンネルのドーピングより十分高くなるように注入電 圧が十分低く選択されてゲート酸化物電界によるゲートの電圧降下が生じないこ とを保証することを暗示する。これによってＮＮＮＭＯＳＴのしきい値電圧は上 昇するであろう。妥協が必要となる。多くドープされたゲートは、デプリーショ ンを意味しないが仕事関数の差によるより大きな影響を意味する。 薄い２０Åの酸化物層は、電界が低い（１Ｅ５ｖ／ｃｍ）の でトンネル現像を特に許すものではない。なお、酸化物は、電力のみ増大するが 速度（Ｇ_mとキャパシタンスは本質的にＷ_OXにより増加する）に影響を与えるこ となく２０〜３０Åまで増大でき、必要ならば直接ゲート酸化物のトンネル現像 によるゲートの漏洩とうまく取り引きされることが可能である。 この技術の速度を十分に利用するためには、公知の空中に浮かせた低キャパシ タンスの配線が必要となるかも知れない。この発明の特定の実施態様を詳細に説 明したが、開示の全体の内容を参照すれば細部に対する種々の変更を行うことが できるということは当業者の認めるところであろう。従って、開示した特定の構 成は単なる例証であってこの発明の技術の範囲を限定するものではない。この発 明の技術範囲は、添付の請求の範囲の全幅とそのすべての均等物に与えられるべ きである。

Claims (1)

1. 【特許請求の範囲】 １．基板、 同じ伝導形のソース領域およびドレイン領域と、前記ソース領域およびドレイ ン領域間にあって約５００ＱÅ以下の厚さを有し前記同じ伝導形のバルク領域と を有する、前記基板上の活性層、 前記バルク領域にわたる厚さが約１００Å以下の酸化物層、 前記酸化物層の上のゲート電極、および 前記ソースおよびドレイン領域用の電極 を備え、約１５０°Ｋ未満の温度で動作するようにした半導体装置。 ２．前記活性層がシリコン、シリコン炭化物およびガリウム砒化物を含む組から 選択された請求の範囲１記載の半導体装置。 ３．前記活性層と前記基板との間に絶縁層を備えた請求の範囲１記載の半導体装 置。 ４．前記活性層のバルク領域が約１００Åの厚さを有する請求の範囲３記載の半 導体装置。 ５．前記バルク領域が約２００Åの厚さを有する請求の範囲３記載の半導体装置 。 ６．前記酸化物層が約２０Å以下の厚さを有する請求の範囲５記載の半導体装置 。 ７．前記酸化物層が約５〜１０Åの厚さを有する請求の範囲６記載の半導体装置 。 ８．前記バルク領域は、約３〜３０Ｅ１０電荷／ｃｍ²の不純物／厚さ積を有す る請求の範囲７記載の半導体装置。 ９．前記バルク領域は前記ソースとドレイン領域の間で約５００〜２５００Åの 長さを有する請求の範囲８記載の半導体装置。 10．前記バルク領域は約１０００〜１５００Åの長さを有する請求の範囲９記載 の半導体装置。 11．前記バルク領域は前記ソースとドレイン領域の間で約５００〜２５００Åの 長さを有する請求の範囲５記載の半導体装置。 12．前記バルク領域が約１０００〜１５００Åの長さを有する請求の範囲１１記 載の半導体装置。 13．前記バルク領域は約３〜３０Ｅ１０電荷／ｃｍの不純物／厚さ積を有する請 求の範囲５記載の半導体装置。 14．前記活性層は、すべてが第１伝導形の第１ソース領域と第１ドレイン領域と 第１バルク領域と、すべてが第２伝導形の第２ソース領域と第２ドレイン領域と 第２バルク領域とを有し、第１および第２バルク領域は各々５００Å以下の厚さ を有し、１００Å以下の厚さの前記酸化物層が第１バルク領域と第２バルク領域 の両方に渡って設けられ、前記ゲート電極が各酸化物層上に設けられ、電極が第 １および第２のソースおよびドレイン領域用に設けられてなる請求の範囲１記載 の半導体装置。 15．前記活性層はシリコン、シリコン炭化物およびガリウム砒化物を含む組から 選択され、絶縁層が前記活性層と前記基板との間に設けられた請求の範囲１４記 載の半導体装置。 16．第１および第２バルク領域が約３００Åの厚さを有し、約３〜３０Ｅ１０電 荷／ｃｍの不純物／厚さ積を有する請求の範囲１５記載の半導体装置。 17．前記酸化物層が約５〜１５Åの厚さを有する請求の範囲１６記載の半導体装 置。 18．第１および第２バルク領域は各々が約５００〜２５００Åの長さを有する請 求の範囲１７記載の半導体装置。