CN114242783A - 双栅结构的半导体场效应晶体管及其制造方法 - Google Patents
双栅结构的半导体场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN114242783A CN114242783A CN202111286452.7A CN202111286452A CN114242783A CN 114242783 A CN114242783 A CN 114242783A CN 202111286452 A CN202111286452 A CN 202111286452A CN 114242783 A CN114242783 A CN 114242783A
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- gate
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 242
- 239000000758 substrate Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 230000009977 dual effect Effects 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000002041 carbon nanotube Substances 0.000 claims description 8
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 239000011368 organic material Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 15
- 150000004706 metal oxides Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种双栅结构的半导体场效应晶体管及其制造方法，包括第一栅极和第二栅极，分别使得第一栅极和第二栅极作为场效应管结构的底栅和顶栅，并将底栅和顶栅分别设置为MOSFET结构和MESFET结构，由于结合了MOSFET结构和MESFET结构的优势，使得该双栅器件的工作电压范围扩大，增加了栅极对沟道的控制能力，使器件的载流子迁移率、SS等参数得以优化，并使器件的稳定性有所提升。此外，由于MESFET(JFET)器件对栅极偏置的变化更加敏感，使得本申请中的双栅半导体场效应晶体管利用这种特点使得可以应用到传感领域中，增大了应用范围。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种双栅结构的半导体场效应晶体管及其制造方法。
背景技术
当今半导体制造业在摩尔定律的指导下迅速发展，不断地提高集成电路的性能和集成密度，同时，尽可能的减小集成电路的功耗。因此，制备高性能、低功耗的超短沟器件将成为未来半导体制造业的焦点。传统的单栅器件的载流子迁移率、亚阈值摆幅(SS)、稳定性等一般较差，不能适应半导体制造的发展。
为了克服上述一系列问题，现有技术中提出了多种栅结构场效应管，目的是使得加强对于沟道的控制能力，减小泄露电流，并且抑制短沟道效应。
但是，目前各种场效应管器件中，例如，MOSFET器件结构，由于其开关电压较大(一般大于1.5V)，因此只能应用于高压电路中；而对于MESFET(JFET)器件结构，一般只能应用于低压电路中。所以，目前的半导体场效应管器件受限于工作电压，使得在电路中的应用十分有限。
发明内容
本发明主要解决的技术问题是提供一种工作范围广，能够应用在更多领域中的双栅结构的半导体场效应晶体管及其制造方法。
根据第一方面，一种实施例中提供一种双栅结构的半导体场效应晶体管，包括：
基板；
第一栅极，第一栅极位于基板的部分表面上；
底栅绝缘层，底栅绝缘层覆盖在第一栅极上，并与其余部分的玻璃基板表面接触；
有源层，位于底栅绝缘层上方；
第二栅极，位于有源层的上方；
源极层和漏极层，位于第二栅极两侧，且与有源层为欧姆接触。
可选的，第一栅极为欧姆接触金属，第二栅极为高功函数金属。
可选的，底栅绝缘层为氧化铝、氮化硅或氧化硅。
可选的，有源层为单有源层或双有源层；
当有源层为单有源层时，有源层为a-Si、a-IGZO、a-IZO、a-ZTO、a-ITZO、LTPS、有机材料或碳纳米管；当有源层为双有源层时，双有源层为a-IGZO和a-IZO的复合层。
根据第二方面，一种实施例中提供一种双栅结构的半导体场效应晶体管，其特征在于，包括：
基板；
绝缘粘附层，位于基板的部分表面上；
第一栅极，第一栅极覆盖在绝缘粘附层上；
有源层，覆盖第一栅极；
顶栅绝缘层，位于部分有源层上；
第二栅极，位于有源层的上方；
源极层和漏极层，位于第二栅极两侧，且与有源层为欧姆接触。
可选的，第一栅极为高功函数金属，第二栅极为欧姆接触金属。
可选的，绝缘粘附层为氧化铝、氮化硅或氧化硅。
可选的，有源层为单有源层或双有源层；
当有源层为单有源层时，有源层为a-Si、a-IGZO、a-IZO、a-ZTO、a-ITZO、LTPS、有机材料或碳纳米管；当有源层为双有源层时，双有源层为a-IGZO和a-IZO的复合层。
根据第三方面，一种实施例中提供一种双栅结构的半导体场效应晶体管的制造方法，包括：
在基板上生长欧姆金属并图形化，形成第一栅极；
在第一栅极上生长一层底栅绝缘层；
在底栅绝缘层上形成有源层；
在有源层的上方形成第二栅极、源极层和漏极层，第二栅极为肖特基接触，源极层和漏极层为欧姆接触。
根据第四方面，一种实施例中一种双栅结构的半导体场效应晶体管的制造方法，包括：
在基板上沉积绝缘粘附层；
在绝缘粘附层上沉积高功函数金属，形成第一栅极；
在第一栅极上形成有源层，有源层覆盖第一栅极；
在有源层上依次形成顶栅绝缘层和第二栅极；
形成源极层和漏极层，源极层和漏极层分别位于顶栅绝缘层和第二栅极的两侧，源极层和漏极层与有源层为欧姆接触。
依据上述实施例的双栅结构的半导体场效应晶体管及其制造方法，包括第一栅极和第二栅极，分别使得第一栅极和第二栅极作为场效应管结构的底栅和顶栅，并将底栅和顶栅分别设置为MOSFET结构和MESFET结构，由于结合了MOSFET结构和MESFET结构的优势，使得该双栅器件的工作电压范围扩大，增加了栅极对沟道的控制，使器件的载流子迁移率、SS等参数得以优化，并使器件的稳定性有所提升。此外，由于MESFET(JFET)器件对栅极偏置的变化更加敏感，使得本申请中的双栅半导体场效应晶体管利用这种特点使得可以应用到传感领域中，增大了应用范围。
附图说明
图1为现有技术中的MOSFET结构示意图；
图2为现有技术中的MESFET结构示意图；
图3为现有技术中的MOSFET双栅结构示意图；
图4为本发明一实施例提供的双栅结构的半导体场效应晶体管的结构示意图；
图5为本发明另一实施例提供的双栅结构的半导体场效应晶体管的结构示意图；
图6为本发明一实施例提供的双栅结构的半导体场效应晶体管的制造流程图；
图7为本发明再一实施例提供的双栅结构的半导体场效应晶体管的结构示意图；
图8为本发明另一实施例提供的双栅结构的半导体场效应晶体管的制造流程图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管；
MESFET，Metal-Semiconductor Field Effect Transistor，金属半导体场效应晶体管；
JFET，Junction Field-Effect Transistor，结型场效应晶体管；
SS，Subthreshold swing亚阈值摆幅，又称S因子。
可知，目前的场效应管器件存在工作电压受限，应用范围窄的问题。
目前的场效应管包括MOSFET和MESFET(JFET)，MESFET和JFET的栅极结构均为肖特基接触，因此本申请中的MESFET和JFET得结构是可以相互替换的，参考图1所示MOSFET结构示意图，该MOSFET的栅极结构包括基板10上，位于有源层20上方的栅绝缘层31和栅极金属层30，参考图2所示MESFET的栅极结构包括基板10上，位于有源层20上方的栅极金属层30。参考图3所示，现有技术中的双栅结构包括基板10上，位于有源层20上下两侧的栅绝缘层31/41和栅金属层30/40，也就是说现有的双栅结构的有源层20上下两侧都为MOSFET结构，这种结构增加了栅极对沟道的控制，使器件的载流子迁移率、SS等参数优化，并使得器件的稳定性有所提升，但是由于MOSFET中有栅绝缘层，使得栅极结构的控制能力减弱，开关特性相对MESFET(JFET)较差。但是，目前的MESFET(JFET)结构还有很大的问题存在，例如，首先，MESFET(JFET)双栅结构的稳定性会非常差，并不利于应用，并且，MESFET(JFET)器件中，当使用高功函数金属(Pt、Pd等)或P型氧化物半导体(NiO、CuO等)制备MESFET或肖特基二极管时，肖特基电极(栅极金属)的粘附性存在一定问题，这也限制了MESFET(JFET)器件的制造和应用。
在本发明实施例中，提出一种双栅半导体场效应晶体管，将两侧为MOSFET结构的双栅器件中一侧的MOSFET结构替换成了MESFET(JFET)结构，使得器件的SS和开关特性进一步提升，并且结合了MOSFET结构和MESFET(JFET)结构的优势，使得该双栅器件的工作电压范围扩大，增加了栅极对沟道的控制，使器件的载流子迁移率、SS等参数得以优化，并使器件的稳定性有所提升。此外，由于双栅结构的器件能够调控器件的阈值电压，使得器件可以工作在特定的情况下，相比于MOSFET结构的器件，由于MESFET(JFET)结构中没有栅绝缘层，会使的该双栅器件中的SS和开关特性进一步提升，同时，由于MESFET(JFET)器件对栅极偏置的变化更加敏感，因此本申请中的双栅半导体场效应晶体管利用这种特点使得可以应用到传感领域中，增大了应用范围。
第1实施例
参考图4和图5，本实施例中提供一种双栅结构的半导体场效应晶体管，包括：依次层叠的基板100、第一栅极400、底栅绝缘层401、有源层200、以及在有源层200上的第二栅极300、源极501层和漏极502层。
本实施例中的基板100为玻璃基板100，该基板100还可以是塑料基板100或者柔性基板100。
该第一栅极400位于该基板100的部分表面上。
本实施例中，该第一栅极400为欧姆接触金属，与基板100形成欧姆接触。例如，该第一栅极400的材料为金属Mo，在本实施例中作为底栅电极。
该底栅绝缘层401覆盖在该第一栅极400上，并与其余部分的玻璃基板100表面接触。该底栅绝缘层401为绝缘材料，本实施例中为氧化硅、氧化铝或者氮化硅，作为该第一栅极400与有源层200之间的绝缘材料，减少漏电流，使得器件电学性能稳定。
该有源层200位于该氧化层上方，并且位于部分氧化层的上表面。
该有源层200可以是单有源层也可以是双有源层，例如，当该有源层200为单有源层时，该有源层200为a-Si、a-IGZO、a-IZO、a-ZTO、a-ITZO、LTPS、有机材料或碳纳米管，如图4所示。
当该有源层200为双有源层时，该双有源层为a-IGZO201和a-IZO200的复合层，如图5所示。当该有源层200时双有源层200时，可以是上述中为单有源层的材料中选择任意两种的组合，本实施例中，为双有源层时为a-IGZO201和a-IZO200的组合，这两种材料形成的复合层之间，会形成异质结二维电子气(Two-dimensional electron gas，2DEG)，能够进一步提高器件的迁移率等性能。
该第二栅极300位于该有源层200的上方。
本实施例中的该第二栅极300为高功函数金属，例如为Pt、Pd等金属，与有源层200形成肖特基接触。在本实施例中作为顶栅电极。
该源极501层和漏极502层位于该第二栅极300两侧，且与该有源层200为欧姆接触。该源极501层和漏极502层可以为金属Mo。
本实施例中的第一栅极400形成的栅极结构为MOSFET结构，第二栅极300形成的结构为MESFET(JFET)结构，这样同时结合了双栅结构中栅极对沟道的控制的功能，使器件的载流子迁移率、SS等参数得以优化，并且结合MOSFET结构使器件的稳定性有所提升，同时结合MESFET(JFET)结构能够实现快速开关特性的功能，使得SS和开关特性进一步提升，同时，由于MESFET(JFET)器件对栅极偏置的变化更加敏感，因此本申请中的双栅半导体场效应晶体管利用这种特点使得可以应用到传感领域中，增大了应用范围。
本实施例中，还提供一种双栅结构的半导体场效应晶体管的制造方法，请结合参考图6，制造包括：
步骤1，在基板上生长欧姆金属并图形化，形成第一栅极，该第一栅极为欧姆接触金属。
在形成第一栅极之前需要提供基板，所提供的基板可以是硅、玻璃等刚性材料，也可以是PI、PET等柔性材料。
形成该第一栅极的方式可以是溅射或者沉积。在该基板上沉积或溅射一层第一栅极的金属材料，然后对其进行图形化，从而形成第一栅极，作为底栅电极。
本实施例中的第一栅极金属材料为Mo。
步骤2，在该第一栅极上生长一层底栅绝缘层。
本实施例中，用沉积的方法形成该底栅绝缘层，该底栅绝缘层作为第一栅极和有源层之间的栅介质层，该底栅绝缘层可以是金属氧化物，例如氧化硅、氮化硅。
步骤3，在该底栅绝缘层上形成有源层。
该有源层覆盖在底栅绝缘层上，该有源层的材料可以是非金属氧化物，利用沉积的方式形成在该底栅绝缘层上。
例如，该有源层的材料可以是a-Si、a-IGZO、a-IZO、a-ZTO、a-ITZO、LTPS、有机材料或碳纳米管。
一些实施例中，该有源层可以是双有源层，即可以是上述中单有源层材料中任一选择两种的组合，本实施例中可以是a-IGZO和a-IZO的复合层，a-IGZO可以和高功函数金属形成更稳定的肖特基接触，a-IZO的载流子浓度较高，可以提高器件的工作电流，使得器件的电学性能进一步的提升。
步骤4，在该有源层的上方形成第二栅极、源极层和漏极层，该第二栅极为肖特基接触，该源极层和漏极层为欧姆接触。
采用沉积的方式在该有源层上形成一层高功率函数金属层，例如为Pt、Pd等金属，与有源层形成肖特基接触，然后进行图形化，保留预设栅极位置处的高功率函数金属，形成第二栅极，该第二栅极作为器件的顶栅结构。
然后采用沉积的方式在该有源层上形成一层欧姆接触金属，例如金属Mo，然后进行图形化，保留预设源极和漏极位置处的欧姆接触金属，形成源极和漏极，形成混合双栅结构的半导体场效应晶体管。
一些实施例中，还包括在上述器件结构上形成钝化层，以提高器件的稳定性，该钝化层的材料可以是氮化硅或者是氧化硅。
通过本实施例中的双栅结构的半导体场效应晶体管的制造方法，制造了底栅为MOSFET，顶栅为MESFET(JFET)的双栅器件，结合了MOSFET和MESFET(JFET)优势，使得该半导体场效应晶体管流子迁移率、SS等参数得以优化、并且具有较好的栅控能力以及较稳定的电学性能。
第2实施例
参考图7，本实施例提供一种双栅结构的半导体场效应晶体管，包括：依次层叠的基板100、绝缘粘附层500、第一栅极400、有源层200、顶栅绝缘层301、第二栅极300、源极501层和漏极502层。
本实施例中的基板100为玻璃基板100，该基板100还可以是塑料基板100或者柔性基板100。
该基板100上具有绝缘粘附层500，并且，该绝缘粘附层500位于该基板100的部分表面上。
本实施例中该绝缘粘附层500为氧化铝，一些实施例中，该绝缘粘附层500也可以是氮化硅。
该第一栅极400覆盖在该绝缘粘附层500上，由于本实施例中的第一栅极400为高功函数金属，作为底栅结构为MESFET(JFET)结构，为肖特基接触电极，为了解决肖特基接触电极的粘附性问题，将第一栅极400和该玻璃基板100之间形成该绝缘粘附层500，提高高功函数金属或P型氧化物半导体的粘附性，使得MESFET(JFET)器件得以制作和应用。
该有源层200覆盖该第一栅极400。
该有源层200可以是单有源层200也可以是双有源层200，例如，当该有源层200为单有源层200时，该有源层200为a-Si、a-IGZO、有机材料、a-IZO、a-ZTO、a-ITZO、LTPS或碳纳米管。
当该有源层200为双有源层200时，该双有源层200为a-IGZO和a-IZO的复合层。
当该有源层200时双有源层200时，a-IGZO和a-IZO的复合层之间会形成异质结二维电子气(Two-dimensional electron gas，2DEG)，能够进一步提高器件的迁移率等性能。
该顶栅绝缘层301和第二栅极300依次位于部分该有源层200上，形成MOSFET结构。
本实施例中，该顶栅绝缘层301可以是氧化铝或者氮化硅。
该源极501层和漏极502层，位于该第二栅极300两侧，且与该有源层200为欧姆接触。该源极501层和漏极502层可以为金属Mo。
本实施例中的双栅器件结构中，第一栅极400形成的栅极结构为MESFET(JFET)结构作为双栅结构的底栅，在第一栅极400和基板100之间设置绝缘粘附层500，解决了底栅结构中MESFET(JFET)的制作问题，使得器件能够快速开关，提高SS和开关特性，同时，作为顶栅的第二栅极300形成的栅极结构为MOSFET结构，这样同时结合了双栅结构中栅极对沟道的控制的功能，使器件的载流子迁移率、SS等参数得以优化，并且结合MOSFET结构使器件的稳定性有所提升，并且由于MESFET(JFET)器件对栅极偏置的变化更加敏感，因此本申请中的双栅半导体场效应晶体管利用这种特点使得可以应用到传感领域中，增大了应用范围。
本实施例中，还提供一种双栅结构的半导体场效应晶体管的制造方法，请结合参考图8，制造包括：
步骤1，在基板上沉积绝缘粘附层。
本实施例中，该的基板可以是硅、玻璃等刚性材料，也可以是PI、PET等柔性材料。该绝缘粘附层可以是氧化硅、氮化硅，氧化硅或者氮化硅与基板的接触性良好，能够很好的依附在基板材料上。并且氧化硅或者氮化硅能够与高功率函数金属形成良好的粘附，从而能够提高高功率函数金属与基板之间的粘附效果。
步骤2，在该绝缘粘附层上形成第一栅极。
本实施例中的该第一栅极为高功率函数金属，例如为Pt、Pd等金属，作为本实施例中的底栅结构，通过肖特基接触工艺形成。
步骤3，在该第一栅极上形成有源层。
本实施例中，在该第一栅极上沉积非金属氧化物，形成有源层。该第一栅极和有源层之间为肖特基接触。该有源层200可以为a-Si、a-IGZO、有机材料、a-IZO、a-ZTO、a-ITZO、LTPS或碳纳米管中一种或者任意两种的组合，本实施例中，使用a-IGZO和a-IZO的复合层，a-IGZO可以和高功函数金属形成更稳定的肖特基接触，a-IZO的载流子浓度较高，可以提高器件的工作电流，使得器件的电学性能进一步的提升。
步骤4，在该有源层上依次形成顶栅绝缘层和第二栅极。
该顶栅绝缘层是第二栅极与有源层之间的绝缘介质层，可以是金属氧化物，例如可以是氧化铝或者氮化硅。
一实施例中，可以在该有源层上沉积一层金属氧化物，然后进行图形化，保留预设的第二栅极位置处的金属氧化物作为顶栅绝缘层；然后在该顶栅绝缘层上形成一层欧姆接触金属，例如Mo，从而形成第二栅极。
一实施例中，也可以是在该有源层上依次沉积金属氧化物和欧姆接触金属，然后进行图形化，将金属氧化物和欧姆接触金属进行刻蚀，仅保留预设的第二栅极位置处的金属氧化物和欧姆接触金属，从而形成顶栅绝缘层和第二栅极。
步骤5，形成源极层和漏极层。
该源极层和漏极层可以形成在第二栅极形成之前也可以形成在第二栅极形成之后，也可以同时形成。
在基板的上表面沉积一层欧姆接触金属，然后图形化，并刻蚀，保留在预设的源极和漏极的位置之处的欧姆接触金属即可。其中，预设的该源极和漏极的位置分别位于该顶栅绝缘层和第二栅极的两侧，从而形成了本实施例中的混合双栅结构的半导体场效应晶体管。
一些实施例中，还包括在上述器件结构上形成钝化层，以提高器件的稳定性，该钝化层的材料可以是氮化硅或者是氧化硅。
通过本实施例中的双栅结构的半导体场效应晶体管的制造方法，制造了顶栅为MOSFET，底栅为MESFET(JFET)的双栅器件，利用在基板上沉积绝缘粘附层，解决了MESFET(JFET)器件在制造过程中的粘附问题，并结合了MOSFET和MESFET(JFET)优势，使得该半导体场效应晶体管流子迁移率、SS等参数得以优化、并且具有较好的栅控能力以及较稳定的电学性能。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。
Claims (10)
1.一种双栅结构的半导体场效应晶体管，其特征在于，包括：
基板；
第一栅极，所述第一栅极位于所述基板的部分表面上；
底栅绝缘层，所述底栅绝缘层覆盖在所述第一栅极上，并与其余部分的玻璃基板表面接触；
有源层，位于所述底栅绝缘层上方；
第二栅极，位于所述有源层的上方；
源极层和漏极层，位于所述第二栅极两侧，且与所述有源层为欧姆接触。
2.如权利要求1所述的半导体场效应晶体管，其特征在于，所述第一栅极为欧姆接触金属，所述第二栅极为高功函数金属。
3.如权利要求1所述的半导体场效应晶体管，其特征在于，所述底栅绝缘层为氧化铝、氮化硅或氧化硅。
4.如权利要求1所述的半导体场效应晶体管，其特征在于，所述有源层为单有源层或双有源层；
当所述有源层为单有源层时，所述有源层为a-Si、a-IGZO、a-IZO、a-ZTO、a-ITZO、LTPS、有机材料或碳纳米管；当所述有源层为双有源层时，所述双有源层为a-IGZO和a-IZO的复合层。
5.一种双栅结构的半导体场效应晶体管，其特征在于，包括：
基板；
绝缘粘附层，位于所述基板的部分表面上；
第一栅极，所述第一栅极覆盖在所述绝缘粘附层上；
有源层，覆盖所述第一栅极；
顶栅绝缘层，位于部分所述有源层上；
第二栅极，位于所述有源层的上方；
源极层和漏极层，位于所述第二栅极两侧，且与所述有源层为欧姆接触。
6.如权利要求5所述的半导体场效应晶体管，其特征在于，所述第一栅极为高功函数金属，所述第二栅极为欧姆接触金属。
7.如权利要求5所述的半导体场效应晶体管，其特征在于，所述绝缘粘附层为氧化铝、氮化硅或氧化硅。
8.如权利要求5所述的半导体场效应晶体管，其特征在于，所述有源层为单有源层或双有源层；
当所述有源层为单有源层时，所述有源层为a-Si、a-IGZO、a-IZO、a-ZTO、a-ITZO、LTPS、有机材料或碳纳米管；当所述有源层为双有源层时，所述双有源层为a-IGZO和a-IZO的复合层。
9.一种双栅结构的半导体场效应晶体管的制造方法，其特征在于，包括：
在基板上生长欧姆金属并图形化，形成第一栅极；
在所述第一栅极上生长一层底栅绝缘层；
在所述底栅绝缘层上形成有源层；
在所述有源层的上方形成第二栅极、源极层和漏极层，所述第二栅极为肖特基接触，所述源极层和漏极层为欧姆接触。
10.一种双栅结构的半导体场效应晶体管的制造方法，其特征在于，包括：
在基板上沉积绝缘粘附层；
在所述绝缘粘附层上沉积高功函数金属，形成第一栅极；
在所述第一栅极上形成有源层，所述有源层覆盖所述第一栅极；
在所述有源层上依次形成顶栅绝缘层和第二栅极；
形成源极层和漏极层，所述源极层和漏极层分别位于所述顶栅绝缘层和第二栅极的两侧，所述源极层和漏极层与所述有源层为欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111286452.7A CN114242783A (zh) | 2021-11-02 | 2021-11-02 | 双栅结构的半导体场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111286452.7A CN114242783A (zh) | 2021-11-02 | 2021-11-02 | 双栅结构的半导体场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242783A true CN114242783A (zh) | 2022-03-25 |
Family
ID=80743558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111286452.7A Pending CN114242783A (zh) | 2021-11-02 | 2021-11-02 | 双栅结构的半导体场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242783A (zh) |
-
2021
- 2021-11-02 CN CN202111286452.7A patent/CN114242783A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106356405B (zh) | 异质结碳纳米管场效应晶体管及其制备方法 | |
| US8587031B2 (en) | Dual-gate normally-off nitride transistors | |
| US8916914B2 (en) | Field effect transistor having double transition metal dichalcogenide channels | |
| Im et al. | Heterojunction-free GaN nanochannel FinFETs with high performance | |
| US9773899B2 (en) | High mobility electron transistor | |
| US20080191788A1 (en) | Soi mosfet device with adjustable threshold voltage | |
| CN110828564B (zh) | 具有半导体性栅极的场效应晶体管 | |
| JP2012023352A (ja) | 電界効果トランジスタ | |
| TW200411924A (en) | Insulated gate field effect transistor having passivated schottky barriers to the channel | |
| JPH0371776B2 (zh) | ||
| US20170250287A1 (en) | Buried source schottky barrier thin transistor and method of manufacture | |
| JP2014239201A (ja) | 半導体装置、アンテナスイッチ回路、および無線通信装置 | |
| JP2003332583A (ja) | 半導体装置およびその製造方法 | |
| JP7164204B2 (ja) | トンネル電界効果トランジスタおよび電子デバイス | |
| US20110031489A1 (en) | COMPLEMENTARY THIN FILM ELECTRONICS BASED ON ZnO/ZnTe | |
| Son et al. | Normally-off AlGaN/GaN-based MOS-HEMT with self-terminating TMAH wet recess etching | |
| JP5739732B2 (ja) | 半導体装置 | |
| US20150001630A1 (en) | Structure and methods of fabricating y-shaped dmos finfet | |
| CN114242783A (zh) | 双栅结构的半导体场效应晶体管及其制造方法 | |
| TWI803770B (zh) | 二極體、二極體的製造方法及電氣機器 | |
| US11522076B2 (en) | Field effect transistor, method of fabricating field effect transistor, and electronic device | |
| US20060270132A1 (en) | Manufacturing process and structure of power junction field effect transistor | |
| US7214601B2 (en) | Manufacturing process and structure of power junction field effect transistor | |
| JP2000516769A (ja) | 超低電力―遅延積ｎｎｎ／ｐｐｐロジック装置 | |
| JP6369605B2 (ja) | 半導体装置、アンテナスイッチ回路、および無線通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |