JP2010033119A - Analog output device with self-diagnostic function - Google Patents
Analog output device with self-diagnostic function Download PDFInfo
- Publication number
- JP2010033119A JP2010033119A JP2008191608A JP2008191608A JP2010033119A JP 2010033119 A JP2010033119 A JP 2010033119A JP 2008191608 A JP2008191608 A JP 2008191608A JP 2008191608 A JP2008191608 A JP 2008191608A JP 2010033119 A JP2010033119 A JP 2010033119A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output circuit
- current
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
本発明は、自己診断機能を備えるアナログ出力装置に関する。 The present invention relates to an analog output device having a self-diagnosis function.
プロセスオーメーションの分野で使用される電流出力モジュールとして、正電流および負電流の双方を出力可能なソース/シンク機能を有する電流出力モジュールが使用されている。ソース電流およびシンク電流を加算することでバイポーラの出力電流を得ることができ、この出力電流はプラントの制御装置等の外部機器に与えられる。また、電流出力モジュールには出力電流を読み返すことでモジュールの異常等を検出する自己診断機能が設けられている。
しかし、電流出力モジュールの故障モードによっては出力電流に異常が現れないため、従来の自己診断機能ではモジュールの異常が検出できない場合がある。例えば、ソース電流およびシンク電流の両方に異常があっても、加算された出力電流値には異常が現れない場合には、モジュールの異常が検出できない。 However, since an abnormality does not appear in the output current depending on the failure mode of the current output module, the module abnormality may not be detected by the conventional self-diagnosis function. For example, even if both the source current and the sink current are abnormal, if no abnormality appears in the added output current value, the module abnormality cannot be detected.
本発明の目的は、自己の異常を高精度に検出できるアナログ出力装置を提供することにある。 An object of the present invention is to provide an analog output device capable of detecting a self abnormality with high accuracy.
本発明のアナログ出力装置は、自己診断機能を備えるアナログ出力装置において、第1の出力回路および第2の出力回路と、を具備し、前記第1の出力回路の出力および前記第2の出力回路の出力を合成して出力する出力部と、前記第1の出力回路の出力状態を検出する第1の検出手段と、前記第2の出力回路の出力状態を検出する第2の検出手段と、前記第1の検出手段および前記第2の検出手段による検出結果に基づき自己診断についての判定を行う判定手段と、を備えることを特徴とする。
このアナログ出力装置によれば、第1の出力回路の出力状態および第2の出力回路の出力状態を独立して検出するので、出力部の状態を高精度に検出できる。
前記第1の検出手段は前記第1の出力回路の出力値を検出し、前記第2の検出手段は前記第2の出力回路の出力値を検出し、前記判定手段はこれらの出力値に基づく判定を行ってもよい。
前記判定手段は、前記前記第1の検出手段で検出された前記出力値と、前記前記第2の検出手段で検出された前記出力値との和に基づく判定を行ってもよい。
前記第1の出力回路はソース電流を出力し、前記第2の出力回路はシンク電流を出力し、前記出力部は、前記ソース電流および前記シンク電流を合成した出力電流を出力してもよい。
An analog output device according to the present invention is an analog output device having a self-diagnosis function, and includes a first output circuit and a second output circuit, and the output of the first output circuit and the second output circuit. An output unit that synthesizes and outputs the output, a first detection unit that detects an output state of the first output circuit, a second detection unit that detects an output state of the second output circuit, Determination means for making a determination on self-diagnosis based on the detection results of the first detection means and the second detection means.
According to this analog output device, since the output state of the first output circuit and the output state of the second output circuit are detected independently, the state of the output unit can be detected with high accuracy.
The first detection means detects an output value of the first output circuit, the second detection means detects an output value of the second output circuit, and the determination means is based on these output values. A determination may be made.
The determination unit may perform determination based on a sum of the output value detected by the first detection unit and the output value detected by the second detection unit.
The first output circuit may output a source current, the second output circuit may output a sink current, and the output unit may output an output current obtained by combining the source current and the sink current.
本発明のアナログ出力装置によれば、第1の出力回路の出力状態および第2の出力回路の出力状態を独立して検出するので、出力部の状態を高精度に検出できる。 According to the analog output device of the present invention, since the output state of the first output circuit and the output state of the second output circuit are detected independently, the state of the output unit can be detected with high accuracy.
以下、図1〜図8を参照して、本発明によるアナログ出力装置の実施形態について説明する。 Hereinafter, embodiments of an analog output device according to the present invention will be described with reference to FIGS.
図1は、一実施形態のアナログ出力装置の構成を示すブロック図である。 FIG. 1 is a block diagram illustrating a configuration of an analog output device according to an embodiment.
図1に示すように、本実施形態のアナログ出力装置は、第1の出力回路11および第2の出力回路12と、を具備し、第1の出力回路11の出力および第2の出力回路12の出力を合成して出力する出力部1と、第1の出力回路11の出力状態を検出する第1の検出手段21と、第2の出力回路12の出力状態を検出する第2の検出手段22と、第1の検出手段21および第2の検出手段22による検出結果に基づき自己診断についての判定を行う判定手段3と、を備える。
As shown in FIG. 1, the analog output device of the present embodiment includes a
第1の出力回路11および第2の出力回路12には、出力電圧または出力電流を示す設定値が与えられ、第1の出力回路11および第2の出力回路12は、それぞれこの設定値に対応付けられた対応出力値の電圧または電流を出力する。第1の出力回路11および第2の出力回路12の出力は合成され、上記設定値により示される出力電圧または出力電流(実出力)として出力部1から出力される。
The
図2は、判定手段3の構成を示すブロック図である。
FIG. 2 is a block diagram illustrating a configuration of the
図2に示すように、判定手段3は、判定を行うための比較器31〜34と、第1の検出手段21の検出値および第2の検出手段22の検出値を加算する加算器35と、を具備する。
As shown in FIG. 2, the
比較器31は、加算器35により得られた第1の検出手段21の検出値および第2の検出手段22の検出値の和と、設定値が示す値とを比較し、上記検出値の和と上記設定値との差分が一定範囲内にない場合に、実出力異常と判定する。このように、上記検出値の和を用いることで、実出力の値の読み返しによる判定と同様の判定を行うことができる。
The
比較器32は、加算器35により得られた第1の検出手段21の検出値および第2の検出手段22の検出値の和と、開放検出閾値とを比較し、上記検出値の和が開放検出閾値を(開放検出側に)超えた場合に、出力端が開放状態であると判定する。このように、上記検出値の和を用いることで、実出力の値の読み返しによる判定と同様の判定を行うことができる。
The
比較器33は、第1の検出手段21の検出値と、設定値に対応付けられた第1の出力回路11の対応出力値とを比較し、第1の検出手段21の検出値と上記対応出力値との差分が一定範囲内にない場合に、第1の出力回路11の異常と判定する。これにより、第1の出力回路11の異常を独立して判定できる。
The
比較器34は、第2の検出手段22の検出値と、設定値に対応付けられた第2の出力回路12の対応出力値とを比較し、第2の検出手段22の検出値と上記対応出力値との差分が一定範囲内にない場合に、第2の出力回路12の異常と判定する。これにより、第2の出力回路12の異常を独立して判定できる。
The
図3は、出力部1の状態と判定結果との対応関係をケース1〜ケース6について示している。
FIG. 3 shows the correspondence between the state of the
図3に示すように、ケース3〜ケース5では、第1の出力回路11または第2の出力回路12に異常が発生している。しかし、実際の出力(実出力)が正常を示し、比較器31の判定も正常を示す。本実施形態のアナログ出力装置では、このように実出力が正常であっても内部の出力回路に異常がある場合に、比較器33または比較器34によりその異常を検出することができる。したがって、これらの場合の最終的な判定結果として、出力回路に異常がある旨の結論を得ることができる。
As shown in FIG. 3, in
以下、本発明のアナログ出力装置における出力部の構成について説明する。 Hereinafter, the configuration of the output unit in the analog output device of the present invention will be described.
図4(a)は、出力部の構成例を示すブロック図である。 FIG. 4A is a block diagram illustrating a configuration example of the output unit.
図4(a)に示すように、出力部1は、出力電流の電流値を指示する設定値を出力する制御回路13と、制御回路13からの上記設定値を受けて上記設定値に対応付けられたソース電流を出力する第1の出力回路11と、制御回路13からの上記設定値を受けて上記設定値に対応付けられたシンク電流を出力する第2の出力回路12と、を備える。
As shown in FIG. 4A, the
図4(b)は、ソース電流出力回路である第1の出力回路11およびシンク電流出力回路である第2の出力回路12の構成を示すブロック図である。
FIG. 4B is a block diagram showing the configuration of the
図4(b)に示すように、第1の出力回路11は、制御回路13からの上記設定値(電圧値)をレベルシフトするレベル変換回路11aと、レベル変換回路11aの出力値(電圧値)を電流値に変換する電圧/電流変換回路11bと、を備える。また、第2の出力回路12は、制御回路13からの上記設定値(電圧値)をレベルシフトするレベル変換回路12aと、レベル変換回路12aの出力値(電圧値)を電流値に変換する電圧/電流変換回路12bと、を備える。
As shown in FIG. 4B, the
図5は、出力部1の回路構成例を示す図である。
FIG. 5 is a diagram illustrating a circuit configuration example of the
図5の例では、非反転バッファを構成する演算増幅器51、n型FET52、抵抗値R1の抵抗53a、抵抗値R1の抵抗53b、抵抗値R2の抵抗54aおよび抵抗54bにより反転バッファを構成する演算増幅器55、およびレベルシフトのための電圧源56により、レベル変換回路11a,12aが形成される。また、非反転バッファを構成する演算増幅器57、ソース電流の出力素子としてのp型FET58および抵抗値R3の抵抗59により電流/電圧変換回路11bが構成される。また、非反転バッファを構成する演算増幅器60、シンク電流の出力素子としてのn型FET61および抵抗値R3の抵抗62により電流/電圧変換回路12bが構成される。
In the example of FIG. 5, an
負荷4に与えられる実出力電流は、電流/電圧変換回路11bのソース電流および電流/電圧変換回路12bのシンク電流を合成した電流となる。
The actual output current applied to the
なお、回路各部のコンデンサは回路の応答性の調整等を、FETのゲートに接続された抵抗は寄生発振の防止等を目的とする。 The capacitors in each part of the circuit are used to adjust the response of the circuit, and the resistor connected to the gate of the FET is used to prevent parasitic oscillation.
次に、電流/電圧変換回路11bから出力されるソース電流の値は、第1の検出手段21により、抵抗59に発生する電圧として検出される。また、電流/電圧変換回路12bから出力されるシンク電流の値は、第2の検出手段22により、抵抗62に発生する電圧として検出される。このように、ソース電流およびシンク電流を独立して検出するため、上記のように、出力部1の状態を正確に把握できる。
Next, the value of the source current output from the current /
図6(a)は、図5の回路における設定値と出力電流(対応出力値)との対応関係を示す図である。 FIG. 6A is a diagram showing a correspondence relationship between the set value and the output current (corresponding output value) in the circuit of FIG.
図6(a)に示すように、設定値(電圧値:−15V〜−12.5V)に対応して、電流/電圧変換回路11bのソース電流および電流/電圧変換回路12bのシンク電流はリニアに変化する。この例では、設定値に対するソース電流およびシンク電流の傾きが等しくされている。負荷4に与えられる実出力電流は、ソース電流およびシンク電流を合成したものとなり、その電流値は設定値に一致する。
As shown in FIG. 6A, the source current of the current /
図6(b)は、故障発生時における設定値と出力電流(対応出力値)との対応関係を例示する図である。図6(b)に示すように、ソース電流がプラス側に、シンク電流がマイナス側にそれぞれ同じ幅でオフセットした場合、ソース電流は設定値がB以上の領域で、シンク電流は設定値がA以下の領域で、それぞれクランプされる。このため、設定値がA〜Bの範囲を超えると、負荷4に与えられる実出力電流は設定値からのずれを生じる。しかし、設定値がA〜Bの範囲では、実出力電流は正しい値(設定値)を示す。このような場合、本実施形態のアナログ出力装置では、ソース電流およびシンク電流を独立して検出するため、設定値がA〜Bの範囲にあっても電流値のオフセットを検出できる。したがって設定値がA〜Bの範囲を超えたときに発生する出力電流値の異常を待つまでもなく、内部の異常を迅速に検出できる。
FIG. 6B is a diagram illustrating a correspondence relationship between the set value and the output current (corresponding output value) when a failure occurs. As shown in FIG. 6B, when the source current is offset to the plus side and the sink current is offset to the minus side with the same width, the source current is in a region where the set value is B or more, and the sink current is set to A. Each of the following areas is clamped. For this reason, when the set value exceeds the range of A to B, the actual output current given to the
ところで、アナログ出力装置での異常が出力先の外部機器に影響を及ぼさないように、アナログ出力装置にフェイルセイフ動作を要求される場合がある。このような場合、本実施形態のアナログ出力装置では、実出力に異常が現れない内在する異常を判定できるため、内在する異常を検出した時点でフェイルセイフ動作に移行することで、外部機器への影響を未然に防止できる。また、内在する異常を見つけても実出力が正常であれば外部機器に対する問題はないため、この場合には、例えば異常を通知するに留め、フェイルセイフ動作をせずに出力を継続するという制御も可能となる。 By the way, there may be a case where the analog output device is required to perform a fail-safe operation so that an abnormality in the analog output device does not affect the output external device. In such a case, the analog output device according to the present embodiment can determine an inherent abnormality in which no abnormality appears in the actual output. The effect can be prevented in advance. In addition, if the actual output is normal even if an inherent abnormality is found, there is no problem with the external device.In this case, for example, only the abnormality is notified and the output is continued without fail-safe operation. Is also possible.
図7は、負帰還により出力電流を制御するようにした出力部の構成を示している。図7の電流出力装置1Aでは、負荷4に流れる実出力電流を抵抗41により検出し、抵抗42および負帰還ループ43による負帰還により実出力電流をフィードバック制御している。この場合には、第1の出力回路11あるいは第2の出力回路12に故障が生じても、フィードバック制御により強制的に所望の実出力電流が得られる可能性がある。しかし、ソース電流およびシンク電流を第1の検出手段21および第2の検出手段22により独立して検出するため、実出力電流に異常が認められない場合であっても、第1の出力回路11あるいは第2の出力回路12の故障を検出可能となる。
FIG. 7 shows the configuration of the output unit in which the output current is controlled by negative feedback. In the
上記実施形態では、第1の出力回路および第2の出力回路として、電流出力回路を例示したが、本発明は電圧出力回路にも適用できる。この場合、第1の出力回路の出力電圧と第2の出力回路の出力電圧とを加算した出力電圧が出力されるように出力部を構成し、第1の出力回路の出力電圧および第2の出力回路の出力電圧を独立して検出すればよい。また、第1の出力回路の出力電圧および第2の出力回路の出力電圧の和を検出することで、実出力電圧値に基づく判定に代わる判定が可能となる。 In the above embodiment, the current output circuit is exemplified as the first output circuit and the second output circuit, but the present invention can also be applied to a voltage output circuit. In this case, the output unit is configured to output an output voltage obtained by adding the output voltage of the first output circuit and the output voltage of the second output circuit, and the output voltage of the first output circuit and the second output circuit The output voltage of the output circuit may be detected independently. Further, by detecting the sum of the output voltage of the first output circuit and the output voltage of the second output circuit, it is possible to make a determination instead of the determination based on the actual output voltage value.
また、図8に示すように、本発明は、出力部に3つ以上の出力回路を設けた場合にも適用できる。図8の例では、出力部1Bに出力回路PS1,PS2,・・・PSnが設けられ、これらの出力回路からの出力が合成されて出力される。出力回路PS1,PS2,・・・PSnには、それぞれ検出手段DT1,DT2,・・・DTnが対応付けられ、検出手段DT1,DT2,・・・DTnの検出値が判定手段31に与えられる。このような構成により、出力回路PS1,PS2,・・・PSnの各々の異常を検出可能となる。また、検出手段DT1,DT2,・・・DTnの検出値の和について判定することで、実出力値および出力端開放等についての判定が可能となる。 Further, as shown in FIG. 8, the present invention can also be applied to a case where three or more output circuits are provided in the output unit. In the example of FIG. 8, output circuits PS1, PS2,... PSn are provided in the output unit 1B, and outputs from these output circuits are combined and output. The detection circuits DT1, DT2,... DTn are associated with the output circuits PS1, PS2,... PSn, respectively, and the detection values of the detection means DT1, DT2,. With such a configuration, it is possible to detect each abnormality of the output circuits PS1, PS2,. Further, by determining the sum of the detection values of the detection means DT1, DT2,... DTn, it is possible to determine the actual output value and the output end opening.
本発明によるアナログ出力装置は、高精度の診断を求められる安全システム(EN61131−2)向けのIOモジュールへの適用などに特に有効である。 The analog output device according to the present invention is particularly effective for application to an IO module for a safety system (EN 61311-2) requiring high-precision diagnosis.
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、自己診断機能を備えるアナログ出力装置に対し、広く適用することができる。 The scope of application of the present invention is not limited to the above embodiment. The present invention can be widely applied to an analog output device having a self-diagnosis function.
1 出力部
3 判定手段
11 第1の出力回路
12 第2の出力回路
21 第1の検出手段
22 第2の検出手段
DESCRIPTION OF
Claims (4)
第1の出力回路および第2の出力回路と、を具備し、前記第1の出力回路の出力および前記第2の出力回路の出力を合成して出力する出力部と、
前記第1の出力回路の出力状態を検出する第1の検出手段と、
前記第2の出力回路の出力状態を検出する第2の検出手段と、
前記第1の検出手段および前記第2の検出手段による検出結果に基づき自己診断についての判定を行う判定手段と、
を備えることを特徴とするアナログ出力装置。 In analog output device with self-diagnosis function,
An output unit comprising a first output circuit and a second output circuit, and combining and outputting the output of the first output circuit and the output of the second output circuit;
First detection means for detecting an output state of the first output circuit;
Second detection means for detecting an output state of the second output circuit;
Determination means for making a determination about self-diagnosis based on the detection results by the first detection means and the second detection means;
An analog output device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191608A JP2010033119A (en) | 2008-07-25 | 2008-07-25 | Analog output device with self-diagnostic function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191608A JP2010033119A (en) | 2008-07-25 | 2008-07-25 | Analog output device with self-diagnostic function |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010033119A true JP2010033119A (en) | 2010-02-12 |
Family
ID=41737560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008191608A Pending JP2010033119A (en) | 2008-07-25 | 2008-07-25 | Analog output device with self-diagnostic function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010033119A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105511447A (en) * | 2015-12-10 | 2016-04-20 | 广东志高空调有限公司 | Intelligent tester for cloud air-conditioning online function detection |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248801A (en) * | 1994-03-09 | 1995-09-26 | Toshiba Corp | Process controller |
-
2008
- 2008-07-25 JP JP2008191608A patent/JP2010033119A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07248801A (en) * | 1994-03-09 | 1995-09-26 | Toshiba Corp | Process controller |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105511447A (en) * | 2015-12-10 | 2016-04-20 | 广东志高空调有限公司 | Intelligent tester for cloud air-conditioning online function detection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007006566A (en) | Motor controller | |
WO2018146917A1 (en) | Torque sensor | |
US20080288134A1 (en) | Load control apparatus and method for processing diagnosis signal for the same | |
US10821994B2 (en) | On-board control device, on-board integrated circuit | |
JP2008164519A (en) | Method of detecting fault of switching transistor, and fault detection circuit | |
JP2010118063A (en) | Measurement transducer | |
JP3953093B2 (en) | A / D converter | |
JP2010033119A (en) | Analog output device with self-diagnostic function | |
JP2009027900A (en) | Output voltage detection error correction method for inverter and error correction circuit | |
JP4584095B2 (en) | Motor drive circuit | |
US10326392B2 (en) | Motor control device | |
JP5989171B1 (en) | CURRENT DETECTION CIRCUIT AND ELECTRIC CONTROL DEVICE FOR VEHICLE HAVING THE CIRCUIT | |
JP2006223071A (en) | Overcurrent detector of load drive circuit | |
JP2007069741A (en) | Car-mounted electronic control device | |
JP2009094553A (en) | Amplifier | |
JP2010207087A (en) | Controller of motor for electric power steering | |
JP2018182798A (en) | Electronic control device | |
JP7056393B2 (en) | Voltage transducer | |
JP5016538B2 (en) | A / D conversion apparatus and method | |
JP5136900B2 (en) | Analog output circuit, flow control device, and output abnormality determination method for flow control device | |
JP5936746B1 (en) | Electronic throttle control device | |
JP2023014471A (en) | Control device | |
JP4061653B2 (en) | Abnormal state detection circuit | |
JP2009118546A (en) | Power transistor circuit | |
JP5056581B2 (en) | Negative feedback amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121206 |