JP2010028204A

JP2010028204A - バイアス回路

Info

Publication number: JP2010028204A
Application number: JP2008183851A
Authority: JP
Inventors: Kenichi Tomiyama; 賢一富山; Kazuyoshi Inami; 和喜稲見
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-07-15
Filing date: 2008-07-15
Publication date: 2010-02-04

Abstract

【課題】広帯域にわたって安定化を図ることができるバイアス回路を提供する。
【解決手段】所定周波数の基本波に対して１／２波長の長さを有する主信号線路１と、主信号線路１の一端に接続され、基本波に対して１／４波長の長さを有する第１信号線路２と、第１信号線路２の反主信号線路１側に一端が接続され、他端が接地された第１キャパシタ３と、第１信号線路２と第１キャパシタ３との間に設けられた第１バイアス端子４と、主信号線路１の他端に接続され、基本波に対して１／４波長の長さを有する第２信号線路５と、第２信号線路５の反主信号線路１側に一端が接続され、他端が接地された第２キャパシタ６と、第２信号線路５と第２キャパシタ６との間に設けられた第２バイアス端子７とを備えたものである。
【選択図】図１

Description

この発明は、例えば高出力増幅器の出力側に適用されるバイアス回路に関する。

特許文献１（例えば、図３）に記載された従来のバイアス回路において、主信号線路１の一端は、第１キャパシタ４と第１信号線路２との直列接続を介して接地されている。また、主信号線路１の他端は、第２キャパシタ５と第２信号線路３との直列接続を介して接地されている。
ここで、主信号線路１、第１、第２信号線路２、３および第１、第２キャパシタ４、５のパラメータは、所定周波数の基本波に対して１／４波長の長さを有する信号線路と等価な特性が得られ、任意の周波数に対して第１キャパシタ４および第１信号線路２と、第２キャパシタ５および第２信号線路３とが共振するように所定の関係式を満たしている。

ここで、１／４波長の長さを有する信号線路（以下、「λ／４線路」と称する）とは、一端を交流的に接地電位に短絡（ショート）させると、他端が基本波の周波数に対して開放（オープン）状態となるものである。
また、任意の周波数に対して第１キャパシタ４および第１信号線路２と、第２キャパシタ５および第２信号線路３とが共振するようにパラメータを設定することにより、所定周波数以外の任意の周波数の信号波を抑制している。

なお、主信号線路１は、基本波の１／４波長で構成されているため、第１信号線路２および第１キャパシタ４からなる回路で反射した信号波と、主信号線路１、第２信号線路３および第２キャパシタ５からなる回路で反射した信号波との経路差が、基本波においては１／２波長の整数倍となり、これら２つの信号波は、互いに打ち消される方向で合成され、基本波近辺の帯域では低反射、低損失となる。

特開平１１−２９８２１１号公報

しかしながら、従来技術には、次のような問題点があった。
従来のバイアス回路では、主信号線路１は、基本波の１／４波長で構成されているため、第１信号線路２および第１キャパシタ４からなる回路で反射した信号波と、主信号線路１、第２信号線路３および第２キャパシタ５からなる回路で反射した信号波との経路差が、基本波においては１／２波長の整数倍となり、これら２つの信号波は、互いに打ち消される方向で合成され、基本波近辺のみの帯域では低反射、低損失となるため狭帯域な特性となる。また、第１キャパシタ４または第２キャパシタ５をＤＣカット用のキャパシタと共用した場合に、所定周波数の基本波に対して十分に低インピーダンスとなる容量を選択することができない。例えば特許文献１の図３のショートスタブを本発明のようにしてバイアス回路と兼用させようとしても、第１キャパシタ４は２．８ｐＦであり、２ＧＨｚでは２８オーム（１／ｊωＣ）と高インピーダンスになり、共振周波数でショート点でバイアスを印加できない。そこで、図５、６のように１／４波長線路とキャパシタＣｇ＝１０００ｐＦよりなるバイアス回路を外付けしなければならないという問題点があった。

この発明は、上記のような課題を解決するためになされたものであって、その目的は、広帯域にわたって低反射、低損失なバイアス回路を提供することにある。

この発明に係るバイアス回路は、所定周波数の基本波に対して１／２波長の長さを有する主信号線路と、主信号線路の一端に接続され、基本波に対して１／４波長の長さを有する第１信号線路と、第１信号線路の主信号線路と反対側に一端が接続され、他端が接地された第１キャパシタと、第１信号線路と第１キャパシタとの間に設けられた第１バイアス端子と、主信号線路の他端に接続され、基本波に対して１／４波長の長さを有する第２信号線路と、第２信号線路の主信号線路と反対側に一端が接続され、他端が接地された第２キャパシタと、第２信号線路と第２キャパシタとの間に設けられた第２バイアス端子とを備えたものである。

この発明のバイアス回路によれば、所定周波数の基本波に対して１／２波長の長さを有する主信号線路の両端に、基本波に対して１／４波長の長さを有する第１信号線路および第２信号線路を接続することにより、所定周波数の基本波、周波数１／２ｆ_０の信号波および周波数３／２ｆ_０の信号波について、低反射かつ低損失な特性を実現している。また、第１信号線路および第２信号線路にそれぞれ接続された第１キャパシタおよび第２キャパシタは、所定周波数ｆ_０に対して十分に小さなインピーダンスになり、直流に対しては遮断する。

以下、この発明の各実施の形態について図に基づいて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
なお、以下の実施の形態では、バイアス回路が高出力増幅器の出力側に適用されている場合を例に挙げて説明するが、これに限定されない。

実施の形態１．
図１は、この発明の実施の形態１に係るバイアス回路の構成を示す回路図である。
図１において、このバイアス回路は、主信号線路１と、第１信号線路２と、第１キャパシタ３と、第１バイアス端子４と、第２信号線路５と、第２キャパシタ６と、第２バイアス端子７とを備えている。

主信号線路１は、所定周波数ｆ_０（例えば、１０ＧＨｚ）の基本波に対して１／２波長（λ_０／２）となる長さＬ_１を有している。
第１信号線路２は、主信号線路１の一端に接続され、基本波に対して１／４波長（λ_０／４）となる長さＬ_２を有している。
第１キャパシタ３は、第１信号線路２の主信号線路１と反対側に一端が接続され、他端が接地されている。
第１バイアス端子４は、第１信号線路２と第１キャパシタ３との間に設けられている。

第２信号線路５は、主信号線路１の他端に接続され、基本波に対して１／４波長（λ_０／４）となる長さＬ_２を有している。
第２キャパシタ６は、第２信号線路５の主信号線路１と反対側に一端が接続され、他端が接地されている。
第２バイアス端子７は、第２信号線路５と第２キャパシタ６との間に設けられている。

ここで、主信号線路１の特性インピーダンスＺ_１と、第１信号線路２および第２信号線路５の特性インピーダンスＺ_２とは、次式（１）に示す関係を満たすように設定されている。

この実施の形態１では、バイアス回路の入出力反射特性および通過損失特性を算出するにあたり、主信号線路１の特性インピーダンスＺ_１を７０Ωと設定している。このとき、第１信号線路２および第２信号線路５の特性インピーダンスＺ_２は、式（１）より４１Ωとなる。
また、第１キャパシタ３および第２キャパシタ６の容量は、所定周波数ｆ_０に対して十分に小さなインピーダンスになるように、例えば１０００ｐＦに設定されている。
この発明では、ショートスタブを構成する第１信号線路２および第１キャパシタ３、または第２信号線路５および第２キャパシタ６で直列共振回路を構成するのではなく、第１信号線路２または第２信号線路５の電気長のみで共振を生じさせるものである。

これにより、所定周波数ｆ_０の基本波について、低反射かつ低損失な特性を実現することができる。
また、バイアス回路に入力される信号波の直流成分が第１キャパシタ３および第２キャパシタ６で遮断されるので、第１信号線路２および第２信号線路５を介して、第１バイアス端子４および第２バイアス端子７からバイアス電圧を印加することができる。

また、主信号線路１の両端に第１信号線路２および第２信号線路５をそれぞれ接続することにより、バイアス回路に大きな電流が流れたときに、電流を分流して電流密度を緩和させることができる。なお、電流密度が許容範囲の場合には、必ずしもバイアス端子を２箇所使用しなくてもよい。

続いて、所定周波数ｆ_０の１／２の周波数（１／２ｆ_０）の信号波、および所定周波数ｆ_０の３／２の周波数（３／２ｆ_０）の信号波に対するこのバイアス回路の特性について説明する。
まず、所定周波数ｆ_０の基本波に対して１／２波長（λ_０／２）となる長さＬ_１を有する主信号線路１は、周波数１／２ｆ_０の信号波に対して１／４波長の電気長を有する。また、主信号線路１は、周波数３／２ｆ_０の信号波に対して３／４波長の電気長を有する。

そのため、第１信号線路２および第１キャパシタ３からなる回路で反射した信号波と、主信号線路１、第２信号線路５および第２キャパシタ６からなる回路で反射した信号波との経路差が、１／２波長の整数倍となり、これら２つの信号波は、互いに打ち消される方向で合成される。
したがって、周波数１／２ｆ_０の信号波および周波数３／２ｆ_０の信号波について、低反射かつ低損失な特性を実現することができる。

次に、所定周波数ｆ_０の偶数（２ｎ（ｎは整数））倍の周波数（２ｎｆ_０）の信号波（以下、「偶数次の高調波」と称する）に対するこのバイアス回路の特性について説明する。
まず、所定周波数ｆ_０の基本波に対して１／４波長（λ_０／４）となる長さＬ_２を有する第１信号線路２および第２信号線路５は、例えば２倍の周波数２ｆ_０に対して、１／２波長の電気長を有する。
そのため、偶数次の高調波は、全て反射されて抑制される。

ここで、このバイアス回路における周波数と入出力反射との関係、および周波数と通過損失との関係を、上記特許文献１に示した従来のバイアス回路のものとともに図２および図３に示す。
図２および図３において、所定周波数ｆ_０の基本波、周波数１／２ｆ_０の信号波および周波数３／２ｆ_０の信号波について、低反射かつ低損失な特性を実現され、偶数次の高調波は、全て反射されて抑制されていることが分かる。

この発明のバイアス回路によれば、主信号線路１の長さを、基本波に対して１／２波長となる長さＬ_１とし、第１信号線路２および第２信号線路５の長さを、基本波に対して１／４波長となる長さＬ_２とすることにより、周波数１／２ｆ_０の信号波および周波数３／２ｆ_０の信号波について、低反射かつ低損失な特性を実現することができ、広帯域にわたってバイアス回路の安定化を図ることができる。
また、第１信号線路２および第２信号線路５の長さを、基本波に対して１／４波長となる長さＬ_２とすることにより、偶数次の高調波を全て反射して抑制することができ、本バイアス回路において、高出力増幅器の出力側のバイアス回路に採用した場合は、基本波については、低損失でかつ、偶高調波（２ｎ倍波）をすべて反射することによる高効率化およびスプリアス抑圧ができる。

この発明の実施の形態１に係るバイアス回路の構成を示す回路図である。この発明の実施の形態１に係るバイアス回路における周波数と入出力反射との関係を、従来技術のバイアス回路のものとともに示す説明図である。この発明の実施の形態１に係るバイアス回路における周波数と通過損失との関係を、従来技術のバイアス回路のものとともに示す説明図である。

符号の説明

１主信号線路、２第１信号線路、３第１キャパシタ、４第１バイアス端子、５第２信号線路、６第２キャパシタ、７第２バイアス端子。

Claims

所定周波数の基本波に対して１／２波長の長さを有する主信号線路と、
前記主信号線路の一端に接続され、前記基本波に対して１／４波長の長さを有する第１信号線路と、
前記第１信号線路の前記主信号線路と反対側に一端が接続され、他端が接地された第１キャパシタと、
前記第１信号線路と前記第１キャパシタとの間に設けられた第１バイアス端子と、
前記主信号線路の他端に接続され、前記基本波に対して１／４波長の長さを有する第２信号線路と、
前記第２信号線路の前記主信号線路と反対側に一端が接続され、他端が接地された第２キャパシタと、
前記第２信号線路と前記第２キャパシタとの間に設けられた第２バイアス端子と、
を備えたことを特徴とするバイアス回路。