JP2010021253A - Manufacturing method for solid-state image pickup device - Google Patents
Manufacturing method for solid-state image pickup device Download PDFInfo
- Publication number
- JP2010021253A JP2010021253A JP2008178991A JP2008178991A JP2010021253A JP 2010021253 A JP2010021253 A JP 2010021253A JP 2008178991 A JP2008178991 A JP 2008178991A JP 2008178991 A JP2008178991 A JP 2008178991A JP 2010021253 A JP2010021253 A JP 2010021253A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- solid
- semiconductor substrate
- polysilicon electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 150000002500 ions Chemical class 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 39
- 238000003384 imaging method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 239000006185 dispersion Substances 0.000 abstract 1
- 239000012466 permeate Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、固体撮像素子の製造方法に関し、特に、絶縁膜を介して半導体基板上に形成されたポリシリコン電極を有する固体撮像素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a solid-state imaging device, and more particularly to a method for manufacturing a solid-state imaging device having a polysilicon electrode formed on a semiconductor substrate via an insulating film.
イメージセンサとしてＣＭＯＳ(Complementary Metal-Oxide Semiconductor)イメージセンサまたはＣＣＤ(Charge-Coupled Device)イメージセンサなどの固体撮像素子が用いられている。 As an image sensor, a solid-state imaging device such as a CMOS (Complementary Metal-Oxide Semiconductor) image sensor or a CCD (Charge-Coupled Device) image sensor is used.
例えば特開２００６−２９４９６３号公報（特許文献１）によれば、固体撮像素子はシリコン基板上にフォトダイオードと転送用トランジスタとフローティングディフュージョン領域との組を複数有している。シリコン基板の表面付近にはｐウエルが形成されている。フォトダイオードは、このｐウエル上にｎ−層を有し、光電荷を蓄積する。転送用トランジスタは、この光電荷をフローティングディフュージョン領域に転送するためのものであり、シリコン基板上に酸化膜を介して形成されたゲート電極を有している。上記のｎ−層は、その一方端部が酸化膜を介してゲート電極の真下の領域に位置するように形成されている。 For example, according to Japanese Patent Laid-Open No. 2006-294963 (Patent Document 1), a solid-state imaging device has a plurality of sets of photodiodes, transfer transistors, and floating diffusion regions on a silicon substrate. A p-well is formed near the surface of the silicon substrate. The photodiode has an n − layer on the p-well and accumulates photocharges. The transfer transistor is for transferring the photoelectric charge to the floating diffusion region, and has a gate electrode formed on the silicon substrate via an oxide film. The n − layer is formed so that one end thereof is located in a region directly below the gate electrode through the oxide film.
また例えば特開２００６−９３５２０号公報（特許文献２）によれば、固体撮像素子の製造方法は以下の工程を有している。 Further, for example, according to Japanese Patent Application Laid-Open No. 2006-93520 (Patent Document 2), the method for manufacturing a solid-state imaging device includes the following steps.
まず半導体基板としてｐ型のシリコン基板が準備される。このシリコン基板上に絶縁膜としてのゲート酸化膜が形成される。このゲート酸化膜上にポリシリコン層が形成される。このポリシリコン層がパターニングされることでゲート電極が形成される。このゲート電極の側壁上にＣＶＤ(Chemical Vapor Deposition)法によりシリコン窒化膜が形成される。 First, a p-type silicon substrate is prepared as a semiconductor substrate. A gate oxide film as an insulating film is formed on the silicon substrate. A polysilicon layer is formed on the gate oxide film. The polysilicon layer is patterned to form a gate electrode. A silicon nitride film is formed on the sidewall of the gate electrode by a CVD (Chemical Vapor Deposition) method.
次にゲート電極をマスクの少なくとも一部としてイオン注入工程が行なわれる。この工程では、ｎ型のイオンがシリコン基板に対して低濃度で注入されて、低濃度のドレイン領域が形成される。ここでは、ドレイン領域側のゲート電極の下部にイオンが入り込むように、シリコン基板の表面に垂直な方向に対して角度θだけ傾いた方向からイオンが注入される。イオン注入は、ゲート電極の側壁上のシリコン窒化膜の存在によってゲート電極の側壁にイオンが到達しないように行なわれる。よってイオンがゲート電極を突き抜けてシリコン基板内に注入されることはない。これにより、ゲート電極下に注入されるイオンの量や注入位置が、ゲート電極を構成しているポリシリコン層のグレインばらつきに起因してばらつくことが抑制される。すなわち、小さいばらつきでドレイン領域を形成することができる。 Next, an ion implantation process is performed using the gate electrode as at least part of the mask. In this step, n-type ions are implanted at a low concentration into the silicon substrate to form a low concentration drain region. Here, ions are implanted from a direction inclined by an angle θ with respect to a direction perpendicular to the surface of the silicon substrate so that ions enter the lower portion of the gate electrode on the drain region side. Ion implantation is performed so that ions do not reach the side wall of the gate electrode due to the presence of the silicon nitride film on the side wall of the gate electrode. Therefore, ions do not penetrate through the gate electrode and are implanted into the silicon substrate. This suppresses variations in the amount and position of ions implanted under the gate electrode due to grain variations in the polysilicon layer constituting the gate electrode. That is, the drain region can be formed with small variations.
また特開平６−１１２４６４号公報（特許文献３）によれば、固体撮像素子の一の製造方法は以下の工程を有している。 According to Japanese Patent Laid-Open No. 6-112464 (Patent Document 3), one method for manufacturing a solid-state imaging device includes the following steps.
まず基板に正孔蓄積層が形成される。正孔蓄積層の端部は、基板上部に形成された電極端部とほぼ一致させられる。電極は基板上に絶縁膜を介して形成される。電極の端部にサイドウォールが形成される。フォトダイオード部を形成するための燐イオンビームが注入される。このビームは、電極の方向に入り込む角度で注入される。
上記特開２００６−９３５２０号公報（特許文献２）の製造方法における、ドレイン領域形成のためのイオン注入工程においては、ゲート電極の側壁上のシリコン窒化膜の厚さは、イオンが透過するのを防ぐのに十分な大きさとされる。この厚さの大きいシリコン窒化物がイオンの進行の遮へい物となるので、この遮へい物の陰の領域、すなわちゲート電極の真下におけるシリコン基板（半導体基板）の表面側寄りの領域にイオンを注入することが難しくなる。よってこの陰の領域にドレイン領域を形成することが難しくなる。このためドレイン領域がフォトダイオード部を兼ねる場合、上記の陰の領域に延びるフォトダイオード部を形成することが難しくなるという問題があった。 In the ion implantation step for forming the drain region in the manufacturing method disclosed in Japanese Patent Laid-Open No. 2006-93520 (Patent Document 2), the thickness of the silicon nitride film on the side wall of the gate electrode is such that ions are transmitted. Large enough to prevent. Since this thick silicon nitride serves as a shield for the progress of ions, ions are implanted into a region behind the shield, that is, a region near the surface side of the silicon substrate (semiconductor substrate) just below the gate electrode. It becomes difficult. Therefore, it becomes difficult to form the drain region in this shadow region. For this reason, when the drain region also serves as the photodiode portion, there is a problem that it is difficult to form the photodiode portion extending in the shadow region.
また特開平６−１１２４６４号公報（特許文献３）の製造方法の正孔蓄積層の端部は、電極端部とほぼ一致している。そしてこの正孔蓄積層の端部よりも電極から離れた位置にフォトダイオード部の端部が位置する。これらの位置関係のため、この公報の方法では、そもそも、フォトダイオード部を電極の直下の領域に形成することができない。 Moreover, the edge part of the positive hole accumulation layer of the manufacturing method of Unexamined-Japanese-Patent No. 6-112464 (patent document 3) has substantially corresponded with the electrode edge part. The end portion of the photodiode portion is located at a position farther from the electrode than the end portion of the hole accumulation layer. Because of these positional relationships, the method of this publication cannot form the photodiode portion in the region immediately below the electrode in the first place.
それゆえ本発明の目的は、ポリシリコン電極の真下におけるシリコン基板の表面側寄りの領域に延びるフォトダイオードを、小さいばらつきで形成することができる固体撮像素子の製造方法を提供することである。 Therefore, an object of the present invention is to provide a method for manufacturing a solid-state imaging device capable of forming a photodiode extending in a region near the surface side of a silicon substrate directly below a polysilicon electrode with a small variation.
本実施の形態における固体撮像素子の製造方法は、以下の工程を備える。
半導体基板の主面上に絶縁膜が形成される。絶縁膜上に、側壁を有するポリシリコン電極が形成される。側壁の表面を熱酸化することによって、熱酸化膜が形成される。熱酸化膜を透過し、かつ半導体基板におけるポリシリコン電極の真下の領域に達するように、主面の法線に対して斜めの入射角で、半導体基板にイオンが注入される。
The manufacturing method of the solid-state imaging device in the present embodiment includes the following steps.
An insulating film is formed on the main surface of the semiconductor substrate. A polysilicon electrode having sidewalls is formed on the insulating film. A thermal oxide film is formed by thermally oxidizing the surface of the side wall. Ions are implanted into the semiconductor substrate at an oblique incident angle with respect to the normal to the main surface so as to pass through the thermal oxide film and reach a region directly below the polysilicon electrode in the semiconductor substrate.
本実施の形態における固体撮像素子の製造方法によれば、ポリシリコン電極の側壁上に熱酸化膜が設けられている。よってフォトダイオード部の形成のためのイオン注入工程においてポリシリコン電極の側壁近傍に入射されたイオンは、ポリシリコン電極の代わりに熱酸化膜を透過して半導体基板に注入される。よってポリシリコン電極のグレインばらつきがイオンの進行におよぼす影響が抑制されるので、イオンの注入プロファイルを安定化することができる。このため、小さいばらつきでフォトダイオード部を形成することができる。この結果、固体撮像素子の電荷蓄積特性を安定化することができる。 According to the method for manufacturing a solid-state imaging device in the present embodiment, the thermal oxide film is provided on the side wall of the polysilicon electrode. Therefore, ions that are incident on the vicinity of the sidewall of the polysilicon electrode in the ion implantation process for forming the photodiode portion are implanted into the semiconductor substrate through the thermal oxide film instead of the polysilicon electrode. Therefore, since the influence of the grain variation of the polysilicon electrode on the progress of ions is suppressed, the ion implantation profile can be stabilized. For this reason, a photodiode part can be formed with a small variation. As a result, the charge storage characteristics of the solid-state image sensor can be stabilized.
また熱酸化膜が形成される際に、ポリシリコン電極と絶縁膜との界面部分に沿った酸化の進行が生じやすいため、熱酸化膜の一部として、ポリシリコン電極と絶縁膜との間に突出する部分が形成される。よって、この部分を経由して半導体基板にイオンを注入することにより、ポリシリコン電極のグレインばらつきの影響を受けることなしに、ポリシリコン電極の真下における半導体基板の表面側寄りの領域に、より十分にイオンを注入することができる。これにより、この領域に十分に延びるフォトダイオード部を、小さいばらつきで形成することができる。この結果、固体撮像素子の転送特性を安定的に向上させることができる。 In addition, when the thermal oxide film is formed, oxidation easily proceeds along the interface portion between the polysilicon electrode and the insulating film, and therefore, as a part of the thermal oxide film, between the polysilicon electrode and the insulating film. A protruding portion is formed. Therefore, by implanting ions into the semiconductor substrate via this portion, it is possible to more fully apply the region near the surface side of the semiconductor substrate directly below the polysilicon electrode without being affected by the grain variation of the polysilicon electrode. Can be implanted with ions. As a result, a photodiode portion that extends sufficiently in this region can be formed with small variations. As a result, the transfer characteristics of the solid-state image sensor can be stably improved.
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
はじめに、図１〜図６を用いて、本実施の形態の固体撮像素子の構成について説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
First, the configuration of the solid-state imaging device of the present embodiment will be described with reference to FIGS.
図１は、本発明の実施の形態１における固体撮像素子の構成を概略的に示す平面図である。図１を参照して、本実施の形態の固体撮像素子１０は、ＣＭＯＳイメージセンサであり、イメージエリア１２を有している。イメージエリア１２の周辺には、データを転送するためのシフトレジスタ１４、ノイズをキャンセルしながら出力を読み出すためのノイズ低減読み出し回路１６、所望の信号処理を行うためのアナログ回路１８、および外部機器との電気的接続を得るためのパッド２０が形成されている。
FIG. 1 is a plan view schematically showing the configuration of the solid-state imaging device according to Embodiment 1 of the present invention. Referring to FIG. 1, a solid-
図２は、本発明の実施の形態１における固体撮像素子のイメージエリアの構成を概略的に示すブロック図である。図２を参照して、イメージエリア１２は、２次元的に配置された複数の画素ＰＸを有している。画素ＰＸは、フォトダイオード部ＰＤと、増幅素子ＡＥと、信号線ＳＧＬとを有している。フォトダイオード部ＰＤからの出力は、増幅素子ＡＥにより増幅された後、信号線ＳＧＬを経由して出力ＯＴＰとしてイメージエリア１２の外部に出力される。
FIG. 2 is a block diagram schematically showing the configuration of the image area of the solid-state imaging device according to Embodiment 1 of the present invention. Referring to FIG. 2, the
図３は、本発明の実施の形態１における固体撮像素子の画素の構成を概略的に示す回路図である。 FIG. 3 is a circuit diagram schematically showing the configuration of the pixels of the solid-state imaging device according to Embodiment 1 of the present invention.
図３を参照して、画素ＰＸは、フォトダイオード部ＰＤと、転送用トランジスタ８０と、リセットトランジスタ８２と、ソースフォロワトランジスタ８４と、選択トランジスタ８６と、フローティングディフュージョンＦＤと、転送線ＴＲＬと、リセット線ＲＳＬと、選択線ＳＬＬと、信号線ＳＧＬとを有している。またリセットトランジスタ８２および選択トランジスタ８６の各々のソース／ドレインの一端には、電圧Ｖｄｄが供されている。
Referring to FIG. 3, the pixel PX includes a photodiode part PD, a
フォトダイオード部ＰＤのアノード側は接地されている。転送用トランジスタ８０のソース／ドレインの一方端および他方端のそれぞれは、フォトダイオード部ＰＤのカソード側およびフローティングディフュージョンＦＤに接続されている。また転送用トランジスタ８０のゲートは転送線ＴＲＬに接続されている。
The anode side of the photodiode part PD is grounded. One end and the other end of the source / drain of the
またフローティングディフュージョンＦＤには、さらに、リセットトランジスタ８２のソース／ドレインの一方端と、ソースフォロワトランジスタ８４のゲートとが接続されている。ソースフォロワトランジスタ８４には、選択トランジスタ８６が直列に接続されている。
The floating diffusion FD is further connected to one end of the source / drain of the
図４は、本発明の実施の形態１における固体撮像素子のフォトダイオードおよび転送用トランジスタの近傍の構成を概略的に示す断面図である。 FIG. 4 is a cross-sectional view schematically showing a configuration in the vicinity of the photodiode and the transfer transistor of the solid-state imaging device according to Embodiment 1 of the present invention.
主に図４を参照して、固体撮像素子１０（図１）の各画素ＰＸ（図２、図３）は、半導体基板ＳＢと、ゲート絶縁膜ＧＩと、ポリシリコン電極ＰＳと、熱酸化膜ＴＳと、フローティングディフュージョンＦＤと、フォトダイオード部ＰＤと、ｐ＋層３４と、素子分離絶縁膜３５と、側壁絶縁膜４２と、層間絶縁膜４３とを有している。
Referring mainly to FIG. 4, each pixel PX (FIGS. 2 and 3) of the solid-state imaging device 10 (FIG. 1) includes a semiconductor substrate SB, a gate insulating film GI, a polysilicon electrode PS, and a thermal oxide film. TS, floating diffusion FD, photodiode part PD, p +
半導体基板ＳＢは、たとえば単結晶シリコン基板であり、表面領域にｐウエルを有している。半導体基板ＳＢ上にフォトダイオード部ＰＤおよびフローティングディフュージョンＦＤが形成されている。フォトダイオード部ＰＤは、ｎ−層であり、たとえば１×１０15〜１×１０19個／ｃｍ3の濃度でＡｓ原子が注入されている領域である。フローティングディフュージョンＦＤは、ｎ＋層３６と、ｎ−層３８とを有している。
The semiconductor substrate SB is, for example, a single crystal silicon substrate and has a p-well in the surface region. A photodiode portion PD and a floating diffusion FD are formed on the semiconductor substrate SB. The photodiode portion PD is an n− layer, and is a region where As atoms are implanted at a concentration of 1 × 10 15 to 1 × 10 19 atoms / cm 3 , for example. The floating diffusion FD includes an n +
またフォトダイオード部ＰＤとフローティングディフュージョンＦＤとの間において、半導体基板ＳＢ上に、ゲート絶縁膜ＧＩおよびポリシリコン電極ＰＳが、転送用トランジスタ８０として設けられている。ポリシリコン電極ＰＳは転送用トランジスタ８０のゲート電極としての機能を有している。またポリシリコン電極ＰＳの側壁（図中における左右の側面）に熱酸化膜ＴＳが形成されている。熱酸化膜ＴＳはポリシリコン電極ＰＳの側壁が熱酸化されることにより形成されている。ゲート絶縁膜ＧＩの半導体基板ＳＢに面する面は、ポリシリコン電極ＰＳおよび熱酸化膜ＴＳの真下において凹部を有している。
A gate insulating film GI and a polysilicon electrode PS are provided as the
絶縁膜４１は、ポリシリコン電極ＰＳおよび熱酸化膜ＴＳの上に形成されている。側壁絶縁膜４２は、熱酸化膜ＴＳと絶縁膜４１とからなる部分の側壁に設けられている。
The insulating
次に固体撮像素子１０の動作について説明する。
図３を参照して、まず、リセットトランジスタ８２と転送用トランジスタ８０とのそれぞれが、リセット線ＲＳＬと転送線ＴＲＬとによりオンとされる。その結果、フローティングディフュージョンＦＤのノード、およびフォトダイオード部ＰＤがリセットされる。その後、リセットトランジスタ８２と転送用トランジスタ８０とがオフとされることにより、フォトダイオード部ＰＤによる電荷の蓄積が開始される。
Next, the operation of the solid-
Referring to FIG. 3, first, each of
フォトダイオード部ＰＤは、受光領域に入射した光量に応じた光電荷を蓄積する。任意の蓄積時間が経過した時点で、転送用トランジスタ８０がオンとされる。これにより、フォトダイオード部ＰＤに蓄積されていた全ての光電荷がフローティングディフュージョンＦＤに転送される。その結果、ソースフォロワトランジスタ８４のゲートには、フォトダイオード部ＰＤに蓄積されていた光電荷に応じた電位が与えられる。
The photodiode part PD accumulates photoelectric charges according to the amount of light incident on the light receiving region. When an arbitrary storage time has elapsed, the
選択トランジスタ８６がオフとされている場合は、ソースフォロワトランジスタ８４のゲートに電位が与えられても、何ら出力は発生しない。一方、選択トランジスタ８６がオンとされていると、ソースフォロワトランジスタ８４は、ゲートに与えられた電位を増幅して出力を発生する。したがって、選択トランジスタ８６が選択線ＳＬＬによりオンとされている場合にのみ、フォトダイオード部ＰＤが受けた光量を表す出力ＯＴＰを発生させることができる。
When the
次に固体撮像素子１０の製造方法について説明する。図５〜図１１は、本発明の実施の形態１における固体撮像素子の製造方法を工程順に示す概略的な部分断面図である。
Next, a method for manufacturing the solid-
図５を参照して、半導体基板ＳＢに素子分離絶縁膜３５が形成される。素子分離絶縁膜３５による分離高さは、たとえば３００〜５００ｎｍである。次に、ｐウエルおよびチャネルを形成するためのドーピングが行なわれる。このドーピングはイオン注入により行なわれる。注入種は、たとえばＢ、ＢＦ2、Ｐ、およびＡｓのいずれかである。ｐウエルのイオン注入エネルギーは、たとえば２００〜４００ｋｅＶである。
Referring to FIG. 5, element
図６を参照して、半導体基板ＳＢの主面上に表面酸化により絶縁膜５１が形成される。絶縁膜５１上に、ポリシリコン膜と絶縁膜とが順に堆積されることで積層膜が形成され、この積層膜がパターニングされる。このパターニングは、写真製版法およびエッチング法により行なわれる。これにより絶縁膜５１上に、側壁を有するポリシリコン電極ＰＳと、絶縁膜４１とが形成される。このパターニングの際に絶縁膜５１が、たとえば３ｎｍ程度までオーバーエッチングされてもよい。絶縁膜５１、ポリシリコン電極ＰＳ、および絶縁膜４１のそれぞれの厚さは、たとえば１０ｎｍ、１００〜３００ｎｍ、および１００〜４００ｎｍである。なお絶縁膜４１は形成されなくてもよく、この場合、ポリシリコン電極ＰＳの厚さは、たとえば３００〜７００ｎｍとされる。
Referring to FIG. 6, insulating
主に図７を参照して、熱酸化法によりポリシリコン電極ＰＳの側壁を酸化することで、ポリシリコン電極ＰＳの側壁上に熱酸化膜ＴＳが形成される。熱酸化膜ＴＳの厚さＤＴは、５ｎｍよりも大きく３０ｎｍよりも小さいことが好ましく、たとえば１０ｎｍである。熱酸化法の温度条件は、たとえば７００〜１１００℃、より好ましくは８００〜１０００℃である。 Referring mainly to FIG. 7, a thermal oxide film TS is formed on the side wall of polysilicon electrode PS by oxidizing the side wall of polysilicon electrode PS by a thermal oxidation method. The thickness DT of the thermal oxide film TS is preferably larger than 5 nm and smaller than 30 nm, for example, 10 nm. The temperature condition of the thermal oxidation method is, for example, 700 to 1100 ° C, more preferably 800 to 1000 ° C.
この熱酸化の際、ポリシリコン電極ＰＳから露出した絶縁膜５１（図６）と、半導体基板ＳＢとの界面でも酸化が生じることで、絶縁膜５１（図６）がゲート絶縁膜ＧＩに変化する。ここでいうゲート絶縁膜ＧＩの示す箇所は、ポリシリコン電極ＰＳと熱酸化膜ＴＳとから露出した部分において絶縁膜５１の厚さが厚さＤＧへと増大した部分を含む酸化膜とする。ゲート絶縁膜ＧＩと半導体基板ＳＢとの界面は、ポリシリコン電極ＰＳと熱酸化膜ＴＳとが形成された領域に比して、この領域を取り囲む領域において半導体基板ＳＢ側にずれている。このずれにより、ゲート絶縁膜ＧＩと半導体基板ＳＢとの界面には段差ＳＴ（図１３）が形成されている。
During this thermal oxidation, oxidation occurs also at the interface between the insulating film 51 (FIG. 6) exposed from the polysilicon electrode PS and the semiconductor substrate SB, so that the insulating film 51 (FIG. 6) changes to the gate insulating film GI. . The portion indicated by the gate insulating film GI here is an oxide film including a portion where the thickness of the insulating
主に図８を参照して、写真製版法により、半導体基板ＳＢ上に、フォトダイオード部ＰＤの平面パターンに対応した開口部を有するレジストパターンＲａが形成される。このレジストパターンＲａが形成された半導体基板ＳＢに、フォトダイオード部ＰＤを形成するためのイオン注入が行なわれる。イオン種としては、たとえばＡｓまたはＰが用いられる。 Referring mainly to FIG. 8, a resist pattern Ra having an opening corresponding to the planar pattern of the photodiode portion PD is formed on the semiconductor substrate SB by photolithography. Ion implantation for forming the photodiode portion PD is performed on the semiconductor substrate SB on which the resist pattern Ra is formed. For example, As or P is used as the ion species.
イオン注入のための半導体基板ＳＢへのイオン入射ＩＪの入射方向は、半導体基板ＳＢの主面の法線に対して斜めの入射角とされる。またイオン入射ＩＪの速度ベクトルは、上記法線に沿って半導体基板ＳＢに向かう成分（図中において上から下へと向かう成分）と、この法線に垂直であって、かつフォトダイオード部ＰＤ（図４）のポリシリコン電極ＰＳから露出された部分からフォトダイオード部ＰＤのポリシリコン電極ＰＳにより覆われた部分へと向かう成分（図８において左から右へと向かう成分）とを有する。またイオン入射ＩＪの入射角は、好ましくは、１０°よりも大きく４５°よりも小さい。 The incident direction of the ion incidence IJ to the semiconductor substrate SB for ion implantation is an oblique incident angle with respect to the normal line of the main surface of the semiconductor substrate SB. Further, the velocity vector of the ion incident IJ is a component (component from the top to the bottom in the drawing) that goes toward the semiconductor substrate SB along the normal line, and is perpendicular to the normal line, and is the photodiode portion PD ( 4) has a component from the portion exposed from the polysilicon electrode PS to the portion covered by the polysilicon electrode PS of the photodiode portion PD (component from left to right in FIG. 8). The incident angle of the ion incident IJ is preferably larger than 10 ° and smaller than 45 °.
イオン入射ＩＪは、イオン入射束ＩＪ１〜ＩＪ１１を有している。イオン入射束ＩＪ１、ＩＪ２、ＩＪ１０、およびＩＪ１１は、レジストパターンＲａにより遮へいされる結果、半導体基板ＳＢに達しない。イオン入射束ＩＪ９は、絶縁膜４１またはポリシリコン電極ＰＳにより遮へいされる結果、半導体基板ＳＢに達しない。イオン入射束ＩＪ３は、レジストパターンＲａ表面に入射し、レジストパターンＲａ側面を抜け、半導体基板ＳＢに達し、ポリシリコン電極ＰＳを形成する不純物の一部となる。イオン入射束ＩＪ４〜ＩＪ７は、レジストパターンＲａの開口部を通って半導体基板ＳＢに達し、ポリシリコン電極ＰＳを形成する不純物の一部となる。イオン入射束ＩＪ８は、熱酸化膜ＴＳとゲート絶縁膜ＧＩとを透過して、半導体基板ＳＢに達し、ポリシリコン電極ＰＳを形成する不純物の一部となる。
The ion incident IJ has ion incident bundles IJ1 to IJ11. The ion incident bundles IJ1, IJ2, IJ10, and IJ11 do not reach the semiconductor substrate SB as a result of being blocked by the resist pattern Ra. The ion incident bundle IJ9 does not reach the semiconductor substrate SB as a result of being shielded by the insulating
図１２は、図８の一部拡大図である。また図１３は、図１２の一部拡大図である。
主に図１２を参照して、上記のイオン入射束ＩＪ８は、半導体基板ＳＢにおけるポリシリコン電極ＰＳの真下の領域ＵＲに達する。これにより、フォトダイオード部ＰＤ（図４）が領域ＵＲ内に延びるように形成される。
FIG. 12 is a partially enlarged view of FIG. FIG. 13 is a partially enlarged view of FIG.
Referring mainly to FIG. 12, the above-mentioned ion incident bundle IJ8 reaches the region UR immediately below the polysilicon electrode PS in the semiconductor substrate SB. Thereby, the photodiode portion PD (FIG. 4) is formed to extend into the region UR.
主に図１２および図１３を参照して、熱酸化膜が形成される工程（図７）において、ポリシリコン電極ＰＳとゲート絶縁膜ＧＩとの界面部分に沿った酸化の進行が生じやすいため、熱酸化膜ＴＳの一部として、ポリシリコン電極ＰＳとゲート絶縁膜ＧＩとの間に突出する部分ＲＣ（図１３）が形成される。この部分ＲＣを経由してイオン入射束ＩＪ８は半導体基板ＳＢに達する。これにより、ポリシリコン電極ＰＳのグレインばらつきの影響を受けることなしに、領域ＵＲにおける半導体基板ＳＢの表面側寄りの領域ＩＲに、十分にイオンが注入される。 Mainly referring to FIG. 12 and FIG. 13, in the process of forming the thermal oxide film (FIG. 7), oxidation progresses easily along the interface portion between the polysilicon electrode PS and the gate insulating film GI. As a part of the thermal oxide film TS, a portion RC (FIG. 13) protruding between the polysilicon electrode PS and the gate insulating film GI is formed. The ion incident bundle IJ8 reaches the semiconductor substrate SB via this portion RC. Thereby, ions are sufficiently implanted into the region IR near the surface side of the semiconductor substrate SB in the region UR without being affected by the grain variation of the polysilicon electrode PS.
主に図９を参照して、上記のイオン入射ＩＪにより、領域ＵＲ（図１２）内にまで延びるように、フォトダイオード部ＰＤが形成される。 Referring mainly to FIG. 9, photodiode portion PD is formed so as to extend into region UR (FIG. 12) by the above-described ion incidence IJ.
図１０を参照して、レジストパターンＲｂによりフォトダイオード部ＰＤが覆われる。次にイオン注入が行なわれることでｎ−層３８が形成される。
Referring to FIG. 10, photodiode portion PD is covered with resist pattern Rb. Next, ion implantation is performed to form n −
主に図１１を参照して、側壁絶縁膜４２が形成される。次にイオン注入が行なわれることでｎ＋層３６（図４）が形成される。次に層間絶縁膜４３が形成される。次に固体撮像素子１０の電気回路（図３）を形成するためのメタル配線（図示せず）が形成される。次に半導体基板ＳＢの欠陥を回復するために、半導体基板ＳＢのシンター処理が水素および窒素雰囲気中で行なわれる。
Referring mainly to FIG. 11,
以上により、固体撮像素子１０が得られる。
本実施の形態によれば、イオン入射ＩＪ（図８）に先立って、ポリシリコン電極ＰＳの側壁上に熱酸化膜ＴＳが設けられる。よってフォトダイオード部ＰＤの形成のためのイオン注入工程においてポリシリコン電極ＰＳの側壁近傍に入射されたイオン入射束ＩＪ８（図１２）は、ポリシリコン電極ＰＳの代わりに熱酸化膜ＴＳを透過して半導体基板ＳＢに注入される。よってポリシリコン電極ＰＳのグレインばらつきがイオン入射束ＩＪ８の進行におよぼす影響が抑制されるので、イオン入射束ＩＪ８の注入プロファイルを安定化することができる。このため、小さいばらつきでフォトダイオード部ＰＤ（図９）を形成することができる。この結果、フォトダイオード部ＰＤの電荷蓄積特性を安定化することができる。
Thus, the solid-
According to the present embodiment, prior to ion incidence IJ (FIG. 8), thermal oxide film TS is provided on the side wall of polysilicon electrode PS. Therefore, the ion incident bundle IJ8 (FIG. 12) incident on the vicinity of the side wall of the polysilicon electrode PS in the ion implantation process for forming the photodiode portion PD transmits the thermal oxide film TS instead of the polysilicon electrode PS. It is injected into the semiconductor substrate SB. Therefore, since the influence of the grain variation of the polysilicon electrode PS on the progress of the ion incident bundle IJ8 is suppressed, the implantation profile of the ion incident bundle IJ8 can be stabilized. For this reason, the photodiode part PD (FIG. 9) can be formed with small variations. As a result, the charge storage characteristics of the photodiode part PD can be stabilized.
また熱酸化膜ＴＳが形成される際（図７）に、ポリシリコン電極ＰＳとゲート絶縁膜ＧＩとの界面部分に沿った酸化の進行が生じやすいため、熱酸化膜ＴＳの一部として、ポリシリコン電極ＰＳとゲート絶縁膜ＧＩとの間に突出する部分ＲＣ（図１３）が形成される。よってこの部分ＲＣを経由するイオン入射束ＩＪ８により半導体基板ＳＢにイオンを注入することにより、ポリシリコン電極ＰＳのグレインばらつきの影響を受けることなしに、領域ＵＲ（図１２）における半導体基板ＳＢの表面側寄りの領域ＩＲ（図１３）に、より十分にイオンを注入することができる。よってこの領域に十分に延びるフォトダイオード部ＰＤ（図９）を、小さいばらつきで形成することができる。この結果、フォトダイオード部ＰＤをソース／ドレイン領域の一方として有する転送用トランジスタ８０（図４）による転送特性を安定的に向上させることができる。 Further, when the thermal oxide film TS is formed (FIG. 7), the oxidation proceeds easily along the interface portion between the polysilicon electrode PS and the gate insulating film GI. A protruding portion RC (FIG. 13) is formed between the silicon electrode PS and the gate insulating film GI. Therefore, by implanting ions into the semiconductor substrate SB by the ion incident bundle IJ8 passing through this portion RC, the surface of the semiconductor substrate SB in the region UR (FIG. 12) without being affected by the grain variation of the polysilicon electrode PS. Ions can be more sufficiently implanted into the region IR near the side (FIG. 13). Therefore, the photodiode portion PD (FIG. 9) that extends sufficiently in this region can be formed with small variations. As a result, the transfer characteristics of the transfer transistor 80 (FIG. 4) having the photodiode part PD as one of the source / drain regions can be stably improved.
また熱酸化膜ＴＳの突出する部分ＲＣ（図１３）が形成される際に、フォトダイオード部ＰＤの形成領域に面するポリシリコン電極ＰＳの角部（図１３における左下の角部）は熱酸化膜ＴＳに侵食されることで丸みを帯びる。これにより、転送用トランジスタ８０におけるＧＩＤＬ(Gate Induced Drain Leakage)の発生が抑制される。
Further, when the protruding portion RC (FIG. 13) of the thermal oxide film TS is formed, the corner portion (lower left corner portion in FIG. 13) of the polysilicon electrode PS facing the formation region of the photodiode portion PD is thermally oxidized. It is rounded by being eroded by the membrane TS. Thereby, the occurrence of GIDL (Gate Induced Drain Leakage) in the
また熱酸化膜ＴＳの形成には熱酸化法が用いられる。よってプラズマＣＶＤ法などのプラズマを用いた方法が用いられる場合と異なり、フォトダイオード部ＰＤが形成される領域にプラズマによるダメージが与えられることを避けることができる。 A thermal oxidation method is used to form the thermal oxide film TS. Therefore, unlike the case where a method using plasma such as plasma CVD is used, it is possible to avoid the plasma damage to the region where the photodiode part PD is formed.
なおフォトダイオード部ＰＤが形成される領域にプラズマによるダメージが与えられると、微小欠陥が生じることで暗電流が生じることがある。 Note that if the region where the photodiode portion PD is formed is damaged by plasma, a minute current may be generated to cause dark current.
好ましくは、イオン入射ＩＪ（図８）の入射角は、１０°よりも大きく４５°よりも小さくされる。これによりフォトダイオード部ＰＤの注入プロファイルの形状を最適にすることができる。 Preferably, the incident angle of the ion incident IJ (FIG. 8) is set to be larger than 10 ° and smaller than 45 °. Thereby, the shape of the injection profile of the photodiode part PD can be optimized.
また好ましくは熱酸化膜ＴＳの厚さ（図７における横方向の厚さ）は５ｎｍよりも大きくされる。これにより上述した熱酸化膜ＴＳによる作用を十分に得ることができる。 Preferably, the thickness of the thermal oxide film TS (thickness in the lateral direction in FIG. 7) is larger than 5 nm. Thereby, the effect | action by the thermal oxide film TS mentioned above can fully be acquired.
また好ましくは熱酸化膜ＴＳの厚さは３０ｎｍよりも小さくされる。これによりイオン入射束ＩＪ８（図１２および図１３）によりイオンを注入することで、領域ＵＲ（図１２）における半導体基板ＳＢの表面側寄りの領域ＩＲ（図１３）に、より十分にイオンを注入することができる。仮に熱酸化膜ＴＳの厚さが３０ｎｍ以上であると、熱酸化膜ＴＳによるイオンの遮へい作用が大きくなり過ぎるので、領域ＩＲに十分にイオンを注入することが困難になる。 Preferably, the thickness of the thermal oxide film TS is made smaller than 30 nm. Thus, ions are implanted more sufficiently into the region IR (FIG. 13) near the surface side of the semiconductor substrate SB in the region UR (FIG. 12) by implanting ions with the ion incident bundle IJ8 (FIGS. 12 and 13). can do. If the thickness of the thermal oxide film TS is 30 nm or more, the ion shielding action by the thermal oxide film TS becomes too large, and it becomes difficult to sufficiently implant ions into the region IR.
次に第１の比較例について説明する。図１４は、第１の比較例における固体撮像素子の製造方法の一工程を示す断面図である。 Next, a first comparative example will be described. FIG. 14 is a cross-sectional view showing one step of the method for manufacturing the solid-state imaging device in the first comparative example.
主に図１４を参照して、本比較例においては、フォトダイオード部形成のためのイオン注入時にポリシリコン電極ＰＳの側壁に熱酸化膜ＴＳ（図１２）が形成されていないので、イオン入射束ＩＪ８（図１２）に相当するイオン入射束ＩＪｘはポリシリコン電極ＰＳ内を透過する。これによりイオンの進行に対してポリシリコン電極ＰＳのグレインばらつきが影響を与える。このため、たとえば誤差ｄｘで示すように、イオンの半導体基板ＳＢへの侵入長が過剰になることや、逆にこの侵入長が不足することがある。このため、小さなばらつきでフォトダイオード部を形成することができない。 Referring mainly to FIG. 14, in this comparative example, the thermal oxide film TS (FIG. 12) is not formed on the side wall of the polysilicon electrode PS at the time of ion implantation for forming the photodiode portion. The ion incident bundle IJx corresponding to IJ8 (FIG. 12) is transmitted through the polysilicon electrode PS. Thereby, the grain variation of the polysilicon electrode PS affects the progress of ions. For this reason, for example, as indicated by an error dx, the penetration length of ions into the semiconductor substrate SB may become excessive, or conversely, the penetration length may be insufficient. For this reason, the photodiode portion cannot be formed with small variations.
なお本比較例においては熱処理が行なわれていないため、本実施の形態のゲート絶縁膜ＧＩの代わりに、段差ＳＴ（図１３）をもたないゲート絶縁膜ＧＩｃが形成されている。 Since no heat treatment is performed in this comparative example, a gate insulating film GIc having no step ST (FIG. 13) is formed instead of the gate insulating film GI of the present embodiment.
次に第２の比較例について説明する。図１５は、第２の比較例における固体撮像素子の製造方法の一工程を示す断面図である。 Next, a second comparative example will be described. FIG. 15 is a cross-sectional view showing one step of the method for manufacturing the solid-state imaging device in the second comparative example.
主に図１５を参照して、本比較例においては、フォトダイオード部形成のためのイオン注入に先立って、ポリシリコン電極ＰＳの側壁およびゲート絶縁膜ＧＩｃ上に、ＣＶＤ法により形成されたシリコン窒化膜ＮＬが形成されている。 Referring mainly to FIG. 15, in this comparative example, silicon nitridation formed by CVD on the sidewalls of polysilicon electrode PS and gate insulating film GIc prior to ion implantation for forming the photodiode portion. A film NL is formed.
イオン入射束ＩＪ８（図１２）に相当するイオン入射束ＩＪｙは、まずシリコン窒化膜ＮＬを透過する。このシリコン窒化膜ＮＬはＣＶＤ法により形成されているため、熱酸化膜ＴＳに比して、結晶状態のばらつきが大きい。この結晶状態のばらつきがイオンの進行に対して影響を与える。またシリコン窒化膜ＮＬを透過したイオンはポリシリコン電極ＰＳの角部ＳＣを透過する。これによりイオンの進行に対してポリシリコン電極ＰＳのグレインばらつきが影響を与える。上記のシリコン窒化膜ＮＬとポリシリコン電極ＰＳの角部ＳＣとの各々の影響により、たとえば誤差ｄｙで示すように、イオンの半導体基板ＳＢへの侵入長が過剰になることや、逆にこの侵入長が不足することがある。このため、小さなばらつきでフォトダイオード部を形成することができない。 The ion incident bundle IJy corresponding to the ion incident bundle IJ8 (FIG. 12) first passes through the silicon nitride film NL. Since the silicon nitride film NL is formed by the CVD method, the crystal state varies greatly as compared with the thermal oxide film TS. This variation in crystal state affects the progression of ions. The ions that have passed through the silicon nitride film NL pass through the corners SC of the polysilicon electrode PS. Thereby, the grain variation of the polysilicon electrode PS affects the progress of ions. Due to the influence of each of the silicon nitride film NL and the corner SC of the polysilicon electrode PS, for example, as indicated by an error dy, the penetration length of ions into the semiconductor substrate SB becomes excessive, or conversely, this penetration. The length may be insufficient. For this reason, the photodiode portion cannot be formed with small variations.
またシリコン窒化膜ＮＬは、シリコン酸化膜などに比して水素を透過しにくいので、水素雰囲気中で半導体基板ＳＢのシンター処理が妨げられる。 Further, since the silicon nitride film NL is less permeable to hydrogen than a silicon oxide film or the like, the sintering process of the semiconductor substrate SB is hindered in a hydrogen atmosphere.
また酸化膜であるゲート絶縁膜ＧＩｃとシリコン窒化膜ＮＬとでは屈折率が異なるので、固体撮像素子が撮像のために用いられる際に、シリコン窒化膜ＮＬとゲート絶縁膜ＧＩｃとの界面ＩＦでの光の反射が大きくなる。このため光の検出効率が低下してしまう。仮にシリコン窒化膜ＮＬを除去する工程を追加することでこの効率の低下が避けられる場合、エッチングレートがシリコン酸化膜などと比して小さいシリコン窒化膜ＮＬのエッチングを行なう必要があるので、製造工程に大きな負担が生じる。 In addition, since the refractive index is different between the gate insulating film GIc that is an oxide film and the silicon nitride film NL, when the solid-state imaging device is used for imaging, the interface IF at the interface between the silicon nitride film NL and the gate insulating film GIc is used. The reflection of light increases. For this reason, the detection efficiency of light will fall. If this reduction in efficiency can be avoided by adding a step of removing the silicon nitride film NL, it is necessary to etch the silicon nitride film NL having an etching rate smaller than that of a silicon oxide film or the like. A big burden arises.
（実施の形態２）
図１６および図１７は、本発明の実施の形態２における固体撮像素子の製造方法を工程順に示す概略的な部分断面図である。
(Embodiment 2)
16 and 17 are schematic partial cross-sectional views illustrating the method of manufacturing the solid-state imaging device according to Embodiment 2 of the present invention in the order of steps.
主に図１６を参照して、本実施の形態の固体撮像素子の製造方法においては実施の形態１の図６に示す工程の後に、ポリシリコン電極ＰＳから露出した絶縁膜５１（図６）がエッチングにより除去される。エッチング方法としては、酸化膜を除去することができる薬液を用いたウェットエッチング法を用いることができる。薬液としては、たとえばフッ酸を用いることができる。 Referring mainly to FIG. 16, in the method for manufacturing the solid-state imaging device of the present embodiment, after the step shown in FIG. 6 of the first embodiment, insulating film 51 (FIG. 6) exposed from polysilicon electrode PS is formed. It is removed by etching. As an etching method, a wet etching method using a chemical that can remove the oxide film can be used. For example, hydrofluoric acid can be used as the chemical solution.
なお露出した絶縁膜５１のエッチングは、必ずしも半導体基板ＳＢが露出するまで行なわれる必要はなく、ポリシリコン電極ＰＳから露出した絶縁膜５１を厚さ方向に少なくとも一部除去するものであればよい。どの程度の深さだけエッチングが行なわれるかは、フォトダイオード部ＰＤ形成のためのイオン注入プロファイルの形状に合わせて定められる。
The etching of the exposed insulating
主に図１７を参照して、実施の形態１の図７に示す工程と同様の方法で熱酸化が行なわれる。これにより実施の形態１のゲート絶縁膜ＧＩの代わりにゲート絶縁膜ＧＩｖが形成される。ポリシリコン電極ＰＳから露出したゲート絶縁膜ＧＩｖの厚さＤＧｖは、厚さＤＧ（図７）よりも小さい。 Referring mainly to FIG. 17, thermal oxidation is performed by a method similar to the step shown in FIG. 7 of the first embodiment. Thereby, a gate insulating film GIv is formed instead of the gate insulating film GI of the first embodiment. The thickness DGv of the gate insulating film GIv exposed from the polysilicon electrode PS is smaller than the thickness DG (FIG. 7).
この後、実施の形態１の図８〜図１１と同様の工程が行なわれることで、本実施の形態の固体撮像素子が得られる。 Thereafter, steps similar to those in FIGS. 8 to 11 of the first embodiment are performed, so that the solid-state imaging device of the present embodiment is obtained.
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。 Since the configuration other than the above is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and description thereof is not repeated.
本実施の形態によれば、エッチングにより厚さＤＧｖを調整することができる。これによりイオン入射束ＩＪ８（図８）が通過するゲート絶縁膜ＧＩｖ（図１７）の厚さを一定としつつ、イオン入射束ＩＪ３〜ＩＪ７（図８）が通過するゲート絶縁膜ＧＩｖ（図１７）の厚さを調整することができる。すなわちイオン入射束ＩＪ８によるイオン注入位置を変えることなく、イオン入射束ＩＪ３〜ＩＪ７によるイオン注入位置を調整することができる。よってフォトダイオード部ＰＤの注入プロファイルの形状を調整することができる。これにより固体撮像素子の電荷蓄積特性や転送特性を最適化することができる。 According to the present embodiment, the thickness DGv can be adjusted by etching. Thereby, the gate insulating film GIv (FIG. 17) through which the ion incident bundles IJ3 to IJ7 (FIG. 8) pass is made constant while the thickness of the gate insulating film GIv (FIG. 17) through which the ion incident bundle IJ8 (FIG. 8) passes is constant. The thickness can be adjusted. That is, the ion implantation positions by the ion incident bundles IJ3 to IJ7 can be adjusted without changing the ion implantation positions by the ion incident bundle IJ8. Therefore, the shape of the injection profile of the photodiode part PD can be adjusted. As a result, the charge storage characteristics and transfer characteristics of the solid-state imaging device can be optimized.
今回開示された実施の形態はすべての点で例示にすぎず、これに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示されるもので、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiments disclosed herein are merely examples in all respects, and the present invention is not limited thereto. The scope of the present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
ＦＤ フローティングディフュージョン、ＧＩ，ＧＩｖ ゲート絶縁膜、ＩＪ イオン入射、ＩＪ１〜ＩＪ１１ イオン入射束、ＰＤ フォトダイオード部、ＰＳ ポリシリコン電極、Ｒａ レジストパターン、ＳＢ 半導体基板、ＴＳ 熱酸化膜、３５ 素子分離絶縁膜、３４ ｐ＋層、３６ ｎ＋層、３８ ｎ−層、４１ 絶縁膜、４２ 側壁絶縁膜、４３ 層間絶縁膜、８０ 転送用トランジスタ。 FD floating diffusion, GI, GIv gate insulating film, IJ ion incident, IJ1 to IJ11 ion incident bundle, PD photodiode part, PS polysilicon electrode, Ra resist pattern, SB semiconductor substrate, TS thermal oxide film, 35 element isolation insulating film , 34 p + layer, 36 n + layer, 38 n− layer, 41 insulating film, 42 sidewall insulating film, 43 interlayer insulating film, 80 transfer transistor.
Claims (4)
前記絶縁膜上に、側壁を有するポリシリコン電極を形成する工程と、
前記側壁の表面を熱酸化することによって、前記側壁上に熱酸化膜を形成する工程と、
前記熱酸化膜を透過し、かつ前記半導体基板における前記ポリシリコン電極の真下の領域に達するように、前記主面の法線に対して斜めの入射角で、前記半導体基板にイオンを注入する工程とを備えた、固体撮像素子の製造方法。 Forming an insulating film on the main surface of the semiconductor substrate;
Forming a polysilicon electrode having a sidewall on the insulating film;
Forming a thermal oxide film on the side wall by thermally oxidizing the surface of the side wall;
Implanting ions into the semiconductor substrate at an oblique incident angle with respect to the normal of the main surface so as to pass through the thermal oxide film and reach a region directly below the polysilicon electrode in the semiconductor substrate A method for manufacturing a solid-state imaging device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008178991A JP2010021253A (en) | 2008-07-09 | 2008-07-09 | Manufacturing method for solid-state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008178991A JP2010021253A (en) | 2008-07-09 | 2008-07-09 | Manufacturing method for solid-state image pickup device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010021253A true JP2010021253A (en) | 2010-01-28 |
Family
ID=41705883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008178991A Pending JP2010021253A (en) | 2008-07-09 | 2008-07-09 | Manufacturing method for solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010021253A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013050695A (en) * | 2011-08-01 | 2013-03-14 | Furukawa Electric Co Ltd:The | Method of connecting multi-core fiber, multi-core fiber, and method of manufacturing multi-core fiber |
| JP2013051317A (en) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | Semiconductor device manufacturing method |
| JP2017079272A (en) * | 2015-10-20 | 2017-04-27 | 株式会社東芝 | Solid state image pickup device and manufacturing method of solid state image pickup device |
| US10658421B2 (en) | 2017-08-31 | 2020-05-19 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion apparatus using ion implantation |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206434A (en) * | 1991-12-20 | 1993-08-13 | Nec Corp | Solid state image sensor and fabrication thereof |
| JPH08321607A (en) * | 1995-05-26 | 1996-12-03 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
| JPH10313117A (en) * | 1997-03-10 | 1998-11-24 | Denso Corp | Mis transistor and manufacture thereof |
| JPH10335647A (en) * | 1997-05-28 | 1998-12-18 | Lg Semicon Co Ltd | Semiconductor device and manufacture thereof |
| JP2001028433A (en) * | 1999-07-14 | 2001-01-30 | Sony Corp | Semiconductor device, solid-state image pickup device, and manufacture of the same |
| JP2002110957A (en) * | 2000-08-18 | 2002-04-12 | Hynix Semiconductor Inc | Cmos image sensor and its manufacturing method |
| JP2005123517A (en) * | 2003-10-20 | 2005-05-12 | Canon Inc | Solid-state imaging apparatus, method of manufacturing thereof, line sensor, and solid-state imaging unit |
| JP2005191480A (en) * | 2003-12-26 | 2005-07-14 | Fuji Photo Film Co Ltd | Manufacturing method of solid-state imaging device |
| JP2005333058A (en) * | 2004-05-21 | 2005-12-02 | Fuji Film Microdevices Co Ltd | Solid-state image pickup element and its manufacturing method |
-
2008
- 2008-07-09 JP JP2008178991A patent/JP2010021253A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206434A (en) * | 1991-12-20 | 1993-08-13 | Nec Corp | Solid state image sensor and fabrication thereof |
| JPH08321607A (en) * | 1995-05-26 | 1996-12-03 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
| JPH10313117A (en) * | 1997-03-10 | 1998-11-24 | Denso Corp | Mis transistor and manufacture thereof |
| JPH10335647A (en) * | 1997-05-28 | 1998-12-18 | Lg Semicon Co Ltd | Semiconductor device and manufacture thereof |
| JP2001028433A (en) * | 1999-07-14 | 2001-01-30 | Sony Corp | Semiconductor device, solid-state image pickup device, and manufacture of the same |
| JP2002110957A (en) * | 2000-08-18 | 2002-04-12 | Hynix Semiconductor Inc | Cmos image sensor and its manufacturing method |
| JP2005123517A (en) * | 2003-10-20 | 2005-05-12 | Canon Inc | Solid-state imaging apparatus, method of manufacturing thereof, line sensor, and solid-state imaging unit |
| JP2005191480A (en) * | 2003-12-26 | 2005-07-14 | Fuji Photo Film Co Ltd | Manufacturing method of solid-state imaging device |
| JP2005333058A (en) * | 2004-05-21 | 2005-12-02 | Fuji Film Microdevices Co Ltd | Solid-state image pickup element and its manufacturing method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013050695A (en) * | 2011-08-01 | 2013-03-14 | Furukawa Electric Co Ltd:The | Method of connecting multi-core fiber, multi-core fiber, and method of manufacturing multi-core fiber |
| JP2013051317A (en) * | 2011-08-31 | 2013-03-14 | Renesas Electronics Corp | Semiconductor device manufacturing method |
| JP2017079272A (en) * | 2015-10-20 | 2017-04-27 | 株式会社東芝 | Solid state image pickup device and manufacturing method of solid state image pickup device |
| US10658421B2 (en) | 2017-08-31 | 2020-05-19 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion apparatus using ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6862298B2 (en) | Solid-state image sensor and electronic equipment | |
| JP4340248B2 (en) | Method for manufacturing a semiconductor imaging device | |
| JP5136110B2 (en) | Method for manufacturing solid-state imaging device | |
| US7217961B2 (en) | Solid-state image pickup device and method for producing the same | |
| JP5361110B2 (en) | Solid-state image sensor element having non-planar transistor and manufacturing method thereof | |
| JP6406585B2 (en) | Imaging device | |
| JP2009272596A (en) | Solid-state imaging device, method of manufacturing the same, and electronic instrument | |
| JP2005072236A (en) | Semiconductor device and method for manufacturing same | |
| JP5976500B2 (en) | Method of manufacturing a CMOS image sensor for protecting a photodiode from plasma damage | |
| JP2009283649A (en) | Solid-state imaging apparatus, and manufacturing method thereof | |
| JP4354931B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2007288136A (en) | Solid state imaging device and its manufacturing method | |
| JP2010114324A (en) | Solid-state imaging device and method for manufacturing the same, and electronic apparatus | |
| TW201628176A (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
| US20230246043A1 (en) | Semiconductor device and imaging apparatus | |
| JP2010021253A (en) | Manufacturing method for solid-state image pickup device | |
| JP2011014751A (en) | Solid-state image sensor, transistor, method of manufacturing the transistor, and electronic apparatus | |
| US9029182B2 (en) | Method of manufacturing solid-state image sensor | |
| JP2010267709A (en) | Solid state imaging device, electronic apparatus, method of manufacturing solid state imaging device, and method of manufacturing electronic apparatus | |
| US20170077156A1 (en) | Solid state imaging element and manufacturing method thereof, and electronic apparatus | |
| JP2008016723A (en) | Solid-state imaging apparatus and manufacturing method therefor | |
| JP2007311648A (en) | Solid-state imaging device and manufacturing method therefor | |
| JP2011258613A (en) | Solid-state imaging device and method for manufacturing the same | |
| JP2014127514A (en) | Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic equipment | |
| JP2009302103A (en) | Solid-state imaging device and method of manufacturing the same, and imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |