JP2010016325A - 電子パッケージ方法、及び、その設備 - Google Patents

電子パッケージ方法、及び、その設備 Download PDF

Info

Publication number
JP2010016325A
JP2010016325A JP2008209234A JP2008209234A JP2010016325A JP 2010016325 A JP2010016325 A JP 2010016325A JP 2008209234 A JP2008209234 A JP 2008209234A JP 2008209234 A JP2008209234 A JP 2008209234A JP 2010016325 A JP2010016325 A JP 2010016325A
Authority
JP
Japan
Prior art keywords
work
susceptor
substrate
chip
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008209234A
Other languages
English (en)
Other versions
JP4816978B2 (ja
Inventor
Li-Chih Fang
立志 方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of JP2010016325A publication Critical patent/JP2010016325A/ja
Application granted granted Critical
Publication of JP4816978B2 publication Critical patent/JP4816978B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】電子パッケージ方法とその設備を提供する。
【解決手段】パネル基板１０１を作業サセプタ１０に搭載して、各種パッケージ工程を実行するものである。各種パッケージ装置は、作業サセプタに近接して配置され、機械アームにより作業領域に移動されて、基板の輸送と反りの問題を克服する。パッケージ工程において、パネル基板を利用し、パネル基板の異なる領域上で、同時に、相同、或いは、異なるパッケージ工程を実行することができ、これにより、効果的に歩留まりを増加し、コストダウンを達成する。
【選択図】図２

Description

本発明は、電子パッケージ方法、及び、その設備に関するものであって、特に、パネル基板を使用した電子パッケージ方法、及び、その設備に関するものである。
一般に、基板メーカーは、パネル基板（panel substrate）によりパッケージ基板を製作する。出荷前に、パネル基板を棒状基板（strip type substrate）に分割し、パッケージメーカーに送って、後続のパッケージ作業を実行する。しかし、パッケージメーカーが、棒状基板を各製造設備に伝送して、パッケージ工程を実行するのに、現有の製造設備の規格に適合するために、作業領域の大小、基板の反り、伝送問題を克服することができず、生産能力が制限される。
上述の問題を解決するため、本発明は、電子パッケージ方法、及び、その設備を提供し、パネル基板によりパッケージ作業を実行し、効果的に産量を増加し、コストを減少させることを目的とする。
本発明は、電子パッケージ方法、及び、その設備を提供し、パネル基板を作業サセプタに搭載して、各種パッケージ工程を実行し、各種パッケージ装置は、作業サセプタに近接して配置され、機械アームにより作業領域に移動されて、基板の輸送と反りの問題を克服することを目的とする。
本発明は、電子パッケージ方法、及び、その設備を提供し、パネル基板の異なる領域上で、同時に、相同、或いは、異なるパッケージ工程を実行することを目的とする。
上述の目的を達成するため、本発明の実施例の電子パッケージ方法は、基板を作業サセプタに搭載する工程と、チップ粘着工程を実行して、複数のチップを基板上に固定し、チップ粘着工程は、チップ粘着装置を作業サセプタに移動して作業する工程と、ワイヤーボンディング工程を実行し、複数のリード線により、チップと基板を電気的に接続し、ワイヤーボンディング工程は、ワイヤーボンディング装置を作業サセプタに移動して作業する工程と、モールド工程を実行して、チップとリード線を被覆し、モールド工程は、モールド装置を作業サセプタに移動して作業する工程と、基板に対し単一化工程を実行して、複数のパッケージ体を獲得し、単一化工程は、シンギュレーション装置を作業サセプタに移動して作業する工程と、からなる。
本発明のもう一つの実施例による電子パッケージ設備は、基板を搭載する作業サセプタと、懸掛設置し、作業サセプタに移動して、複数のチップを基板上に固定するチップ粘着装置と、懸掛設置し、作業サセプタに移動して、ワイヤーボンディングを実行し、チップと基板を複数のリード線により電気的に接続するワイヤーボンディング装置と、懸掛設置し、作業サセプタに移動して、チップとリード線を被覆するモールド装置と、懸掛設置し、作業サセプタに移動して、基板に対し単一化工程を実行して、複数のパッケージ体を獲得するシンギュレーション装置と、からなる。
本発明により、基板の輸送と反りの問題を克服し、パネル基板の異なる領域上で、同時に、相同、或いは、異なるパッケージ工程を実行することができ、効果的に歩留まりを増加し、コストダウンを達成する。
図１は、本発明の実施例による電子パッケージ方法を示す図である。本実施例中、まず、基板を作業サセプタに搭載する（S１０）。基板はパネル基板である。続いて、チップ粘着工程（die attach）を実行して、複数のチップを基板上に固定する（S２０）。チップ粘着工程は、チップ粘着装置、例えば、点接着、チップ掴み取り装置等を作業サセプタに移動して作業する。その後、ワイヤーボンディング工程（wire bond）を実行し、複数のリード線により、チップと基板を電気的に接続する（S３０）。ワイヤーボンディング工程は、ワイヤーボンディング装置を作業サセプタに移動して作業する。
続いて、モールド工程（mold）を実行して、チップとリード線を被覆する（S４０）。モールド工程は、モールド装置を作業サセプタに移動して作業する。その後、基板に対し単一化工程（singulation）を実行して、複数のパッケージ体を獲得する（S６０）。単一化工程は、シンギュレーション装置を作業サセプタに移動して作業する。この他、チップ粘着装置、ワイヤーボンディング装置、モールド装置、及び、シンギュレーション装置は、機械アームにより、懸掛方式で、作業サセプタに移動して作業する。実施例中、パッケージ体に対し、マーク工程（mark）を実行する（S７０）。マーク工程は、マーク装置を作業サセプタに移動して作業する。マーク装置は機械アームにより、懸掛方式で作業サセプタに移動して作業する。
上述の説明を継続すると、実施例中、単一化工程に前に、基板を旋転させると共に、基板の背面にボールマウント工程を実行する工程（S５０）を含む。ボールマウント装置は、機械アームにより、懸掛方式で、作業サセプタに移動して作業する。
上述の実施例によると、本発明の電子パッケージ方法は、パッケージ装置を懸掛方法で、作業サセプタに移動してパッケージ工程を実行する。よって、パネル基板上で、同時に、異なるパッケージ工程を実行することができ、例えば、異なる領域で、同時に、チップ粘着工程、ワイヤーボンディング工程、モールド工程を実行することができる。この他、本発明中、製造工程の必要に応じて、その他の工程（S８０）、例えば、検査（inspection）、旋転、洗浄工程を含む。
図２を参照すると、実施例中、本発明の電子パッケージ設備は、作業サセプタ（working susceptor）１０と、チップ粘着装置２０と、ワイヤーボンディング装置３０と、モールド装置４０と、シンギュレーション装置６０と、からなる。実施例中、電子パッケージ設備は、ボールマウント装置５０、マーク装置７０、及び、その他の装置８０、を含む。
上述の説明を継続すると、作業サセプタ１０はパネル基板１０１を搭載するのに用いられる。チップ粘着装置２０、ワイヤーボンディング装置３０、モールド装置４０、シンギュレーション装置６０、ボールマウント装置５０、マーク装置７０、及び、その他の装置８０は、作業サセプタ１０付近に設置され、機械アームにより、作業サセプタ１０に移動し、パネル基板１０１の特定領域に対し、同時、或いは、非同時に作業を実行する。
チップ粘着装置２０は、複数のチップをパネル基板１０１に固定する。ワイヤーボンディング装置３０は、チップとパネル基板１０１を、複数のリード線により電気的に接続する。モールド装置４０は、チップとリード線を被覆する。シンギュレーション装置６０は、パネル基板１０１に対し単一化を実行して、複数のパッケージ体を獲得する。マーク装置７０は、パッケージ体に対しマークを実行する。ボールマウント装置５０は、基板の背面に対しボールマウントを実行する。
また、もう一実施例中、その他の装置８０は旋転装置で、機械アームにより、懸掛方式で、作業サセプタ１０に移動して、パネル基板１０１を旋転させる。設備が旋転不要で、ボールマウントを実行できる場合、必ずしも、旋転装置が必要というわけではない。また、本発明中、各種工程の実行時に、適当な隔離と洗浄方式で、工程中に残留物が残って、その他の作業を汚染するのを防止する。
上述を総合すると、本発明は、パネル基板によりパッケージ作業を実行し、パネル基板の異なる領域で、同時に、相同、或いは、異なるパッケージ工程を実行でき、効果的に産量を増加し、コストを減少させる。パネル基板を作業サセプタに搭載して、各種パッケージ工程を実行し、各種パッケージ装置は、作業サセプタ付近に懸掛設置されて、機械アームにより作業箇所に移動するので、基板の反りと伝送の問題を克服することができる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
本発明の実施例によるフローチャートである。 本発明の実施例を示す図である。
符号の説明
10 作業サセプタ
20 チップ粘着装置
30 ワイヤーボンディング装置
40 モールド装置
50 ボールマウント装置
60 シンギュレーション装置
70 マーク装置
80 その他の装置
100 電子パッケージ設備
101 基板
S10 基板を作業サセプタに搭載する
S20 チップ粘着工程
S30 ワイヤーボンディング工程
S40 モールド工程
S50 ボールマウント工程
S60 単一化工程
S70 マーク工程
S80 その他の工程

Claims (13)

  1. 電子パッケージ方法であって、
    基板を作業サセプタに搭載する工程と、
    チップ粘着工程を実行して、複数のチップを前記基板上に固定し、前記チップ粘着工程は、チップ粘着装置を前記作業サセプタに移動して作業する工程と、
    ワイヤーボンディング工程を実行し、複数のリード線により、前記チップと前記基板を電気的に接続し、前記ワイヤーボンディング工程は、ワイヤーボンディング装置を前記作業サセプタに移動して作業する工程と、
    モールド工程を実行して、前記チップと前記リード線を被覆し、前記モールド工程は、モールド装置を前記作業サセプタに移動して作業する工程と、
    前記基板に対し単一化工程を実行して、複数のパッケージ体を獲得し、前記単一化工程は、シンギュレーション装置を作業サセプタに移動して作業する工程と、
    からなることを特徴とする電子パッケージ方法。
  2. 更に、前記パッケージ体に対しマーク工程を実行する工程を含み、前記マーク工程は、マーク装置を前記作業サセプタに移動して作業することを特徴とする請求項１に記載の電子パッケージ方法。
  3. 前記マーク装置は、機械アームにより、懸掛方式で、前記作業サセプタに移動して作業することを特徴とする請求項２に記載の電子パッケージ方法。
  4. 前記チップ粘着装置、前記ワイヤーボンディング装置、前記モールド装置、前記シンギュレーション装置は、機械アームにより、懸掛方式で、前記作業サセプタに移動して作業することを特徴とする請求項１に記載の電子パッケージ方法。
  5. 前記チップ粘着工程、前記ワイヤーボンディング工程、及び、前記モールド工程は、同時に、前記基板上の異なる領域で作業できることを特徴とする請求項１に記載の電子パッケージ方法。
  6. 更に、前記単一化工程に前に、前記基板を旋転させると共に、前記基板の背面にボールマウント工程を実行する工程を含み、前記ボールマウント工程は、機械アームにより、懸掛方式で、前記作業サセプタに移動して作業することを特徴とする請求項１に記載の電子パッケージ方法。
  7. 電子パッケージ設備であって、
    基板を搭載する作業サセプタと、
    懸掛設置し、前記作業サセプタに移動して、複数のチップを前記基板上に固定するチップ粘着装置と、
    懸掛設置し、前記作業サセプタに移動して、ワイヤーボンディングを実行し、前記チップと前記基板を複数のリード線により電気的に接続するワイヤーボンディング装置と、
    懸掛設置し、前記作業サセプタに移動して、前記チップと前記リード線を被覆するモールド装置と、
    懸掛設置し、前記作業サセプタに移動して、前記基板に対し単一化工程を実行して、複数のパッケージ体を獲得するシンギュレーション装置と、
    からなることを特徴とする電子パッケージ設備。
  8. 更に、マーク装置を有し、懸掛設置され、前記作業サセプタに移動して、前記パッケージ体に対しマークを実行することを特徴とする請求項７に記載の電子パッケージ設備。
  9. 更に、機械アームを有し、前記マーク装置を移動することを特徴とする請求項８に記載の電子パッケージ設備。
  10. 更に、機械アームを有し、それぞれ、前記チップ粘着装置、前記ワイヤーボンディング装置、前記モールド装置、及び、前記シンギュレーション装置に設置されて、前記作業サセプタに移動して、各種工程を実行することを特徴とする請求項７に記載の電子パッケージ設備。
  11. 前記チップ粘着装置、前記ワイヤーボンディング装置、及び、前記モールド装置は、同時に、前記作業サセプタに移動して、前記基板の異なる領域で作業を実行することを特徴とする請求項７に記載の電子パッケージ設備。
  12. 更に、旋転装置を有し、前記基板を旋転し、前記旋転装置は、機械アームにより、懸掛方式で、前記作業サセプタに移動して作業することを特徴とする請求項７に記載の電子パッケージ設備。
  13. 更に、ボールマウント装置を含み、機械アームにより、懸掛方式で、前記作業サセプタに移動して、前記基板の背面に対し、ボールマウントを実行することを特徴とする請求項１２に記載の電子パッケージ設備。
JP2008209234A 2008-07-02 2008-08-15 電子パッケージ方法、及び、その設備 Expired - Fee Related JP4816978B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097124948A TW201003802A (en) 2008-07-02 2008-07-02 Equipment and method for electrical package
TW097124948 2008-07-02

Publications (2)

Publication Number Publication Date
JP2010016325A true JP2010016325A (ja) 2010-01-21
JP4816978B2 JP4816978B2 (ja) 2011-11-16

Family

ID=40938212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008209234A Expired - Fee Related JP4816978B2 (ja) 2008-07-02 2008-08-15 電子パッケージ方法、及び、その設備

Country Status (3)

Country Link
US (1) US20090200685A1 (ja)
JP (1) JP4816978B2 (ja)
TW (1) TW201003802A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305628A (ja) * 2006-05-08 2007-11-22 Disco Abrasive Syst Ltd 加工装置および加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730545B1 (en) * 2001-02-27 2004-05-04 Cypress Semiconductor Corporation Method of performing back-end manufacturing of an integrated circuit device
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
WO2007005639A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Lead frame isolation using laser technology
US7790512B1 (en) * 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305628A (ja) * 2006-05-08 2007-11-22 Disco Abrasive Syst Ltd 加工装置および加工方法

Also Published As

Publication number Publication date
JP4816978B2 (ja) 2011-11-16
US20090200685A1 (en) 2009-08-13
TW201003802A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
JP2017216441A5 (ja)
HK1144235A1 (en) Method for picking up semiconductor chips from a wafer table and mounting the removed semiconductor chips on a substrate
TW200731503A (en) Stacked semiconductor structure and fabrication method thereof
CN108604582A (zh) 承载超薄衬底
KR20100060867A (ko) 웨이퍼 레벨 패키지의 제조방법
TW201239977A (en) Pick-Up Method of Die Bonder and Die Bonder
TW200729372A (en) Apparatus and method for mounting electronic component
US20100044857A1 (en) Wlcsp target and method for forming the same
MY160071A (en) Apparatus for Mounting Semiconductor Chips
JP2014150253A5 (ja)
JP2011049193A (ja) 切削装置
KR20150022453A (ko) 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
JP4816978B2 (ja) 電子パッケージ方法、及び、その設備
US20050247398A1 (en) Manufacturing tool for wafer level package and method of placing dies
KR102379433B1 (ko) 피가공물의 절삭 가공 방법
CN102083278A (zh) 制造印刷电路板的方法
JP2010016324A (ja) 大尺寸ウェハの切割方法、及び、その設備
JP2018014491A5 (ja)
KR101681027B1 (ko) 반도체 칩 분리 방법
TWI471990B (zh) 用於固定半導體封裝件之承載件與半導體封裝件之製法
KR20100093857A (ko) 가열부를 갖는 다이 본딩 장치 및 이를 이용한 다이 본딩 방법
KR100773415B1 (ko) 평판디스플레이의 제조를 위한 전자부품의 접합방법 및장치
JP2016015522A5 (ja)
KR20090010318U (ko) 반도체 패키지 제조용 와이어 본딩 키트

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816978

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees