JP2010016216A - シリコンエピタキシャルウェーハの評価方法及び製造方法 - Google Patents

シリコンエピタキシャルウェーハの評価方法及び製造方法 Download PDF

Info

Publication number
JP2010016216A
JP2010016216A JP2008175461A JP2008175461A JP2010016216A JP 2010016216 A JP2010016216 A JP 2010016216A JP 2008175461 A JP2008175461 A JP 2008175461A JP 2008175461 A JP2008175461 A JP 2008175461A JP 2010016216 A JP2010016216 A JP 2010016216A
Authority
JP
Japan
Prior art keywords
wafer
thin film
silicon epitaxial
pressing
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008175461A
Other languages
English (en)
Other versions
JP5141406B2 (ja
Inventor
Chisa Yoshida
知佐 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008175461A priority Critical patent/JP5141406B2/ja
Publication of JP2010016216A publication Critical patent/JP2010016216A/ja
Application granted granted Critical
Publication of JP5141406B2 publication Critical patent/JP5141406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】シリコンエピタキシャルウェーハに含まれるCuの定性、定量分析を高感度に行うための評価方法、及び、優れたGOI特性をもつシリコンエピタキシャルウェーハを得ることができる製造方法を提供することを目的とする。
【解決手段】シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させたシリコンエピタキシャルウェーハのCu汚染を検出するシリコンエピタキシャルウェーハの評価方法において、少なくとも、ウェーハの薄膜の表面に押当物の押当面を平行に押し当てる手段により押し当て、ウェーハの表面にCuを析出させる工程と、ウェーハの薄膜の表面を、アンモニア、過酸化水素水から成る洗浄液で洗浄する工程と、洗浄によりウェーハの薄膜の表面に発生したピットの数を測定する工程とを含むことを特徴とするシリコンエピタキシャルウェーハの評価方法。
【選択図】図1

Description

本発明は、シリコンエピタキシャルウェーハの評価方法及び製造方法に関する。
シリコンエピタキシャルウェーハは、例えば以下の通りにして製造される。すなわち、シリコン単結晶基板を気相成長装置の反応容器内に載置し、水素ガスを流した状態で、1100℃〜1200℃まで反応容器内を昇温する(昇温工程)。反応容器内の温度が1100℃以上になると、基板表面に形成されている自然酸化膜(SiO:Silicon Dioxide)が除去される。
この状態で、トリクロロシラン(SiHCl:Trichlorosilane)等のシリコン原料ガス、ジボラン(B:Diborane)あるいはホスフィン(PH:Phosphine)等のドーパントガスを水素ガスとともに反応容器内に供給する。こうして基板の主表面にシリコン単結晶薄膜を気相成長させる(成膜工程)。
このようにしてシリコン単結晶薄膜を気相成長させた後に、原料ガスおよびドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる(冷却工程)。
ところで、上述の通りにシリコンエピタキシャルウェーハを製造する過程で、その表面にCu(銅)が析出すると、その析出により生成した珪素化合物が洗浄時にエッチング除去され、シリコンエピタキシャルウェーハの表面にピットを形成する場合がある。こうしてピットが形成されたシリコンエピタキシャルウェーハを用いて製造された半導体デバイスは、そのゲート酸化膜の絶縁耐圧(Gate Oxide Integrity、以下「GOI」と称す)特性が低くなる傾向にある。
従来のシリコン単結晶中のCuの評価方法としては、例えば、AAS(Atomic Absorption Spectroscopy:原子吸光分析)、ICP−MS(Inductively Coupled Plasma−Mass Spectroscopy:誘導結合型プラズマ質量分析)、TRXF(Total Reflection X-ray Fluorescence:全反射蛍光X線分析)等により定性・定量分析する手法が挙げられる。
また、上記したシリコンエピタキシャルウェーハの製造の冷却工程において、400℃以下で雰囲気ガスを水素雰囲気から窒素雰囲気に切り替えることで、Cuをウェーハの表面に析出させ、Cu汚染を高感度に検出する評価方法が開示されている(特許文献1参照)。
また、アンモニアの濃度が過酸化水素水より高濃度である処理液を用いてシリコンウェーハを30分間以上エッチングし、表面に形成されたLPDの個数を調べることによりシリコンウェーハのCu汚染等の評価を行う方法が開示されている(特許文献2参照)。
特許第3664101号 特許第3717691号
しかし、シリコンエピタキシャルウェーハに含まれるCuの量を測定する際、従来の評価方法では、そのウェーハ中に存在するCuの量は微量であるため、Cuを分析・評価する感度が充分でない場合があった。そのため、従来の分析手法で良好と評価されたシリコンエピタキシャルウェーハを用いて半導体デバイスを製造した場合、GOI特性の低いものが製造されてしまう場合があるという問題点があった。
本発明は前述のような問題に鑑みてなされたもので、シリコンエピタキシャルウェーハに含まれるCuの定性、定量分析を高感度に行うための評価方法、及び、優れたGOI特性をもつシリコンエピタキシャルウェーハを得ることができる製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させたシリコンエピタキシャルウェーハのCu汚染を検出するシリコンエピタキシャルウェーハの評価方法において、少なくとも、前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段により押し当て、前記ウェーハの表面にCuを析出させる工程と、前記ウェーハの前記薄膜の表面を、アンモニア、過酸化水素水から成る洗浄液で洗浄する工程と、前記洗浄により前記ウェーハの前記薄膜の表面に発生したピットの数を測定する工程とを含むことを特徴とするシリコンエピタキシャルウェーハの評価方法を提供する(請求項1)。
このように、少なくとも、前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段により押し当て、前記ウェーハの表面にCuを析出させる工程と、前記ウェーハの前記薄膜の表面を、アンモニア、過酸化水素水から成る洗浄液で洗浄する工程と、前記洗浄により前記ウェーハの前記薄膜の表面に発生したピットの数を測定する工程とを含めば、押当物の押当面を平行に押し当てることによりウェーハ内部に含まれるCuがウェーハ表面に凝集して析出した部分が、選択的にエッチングされてピットが形成され、その状態でピット数を測定することができるので、ウェーハに含まれるCuを高感度で評価できる。
このとき、前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段として、前記薄膜の表面の突起を除去するためのエピスパイククラッシュ装置を用いることができる(請求項2)。
このように、前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段として、前記薄膜の表面の突起を除去するためのエピスパイククラッシュ装置を用いれば、評価用のウェーハを用いず、製品そのものを用いて、薄膜の表面の突起を除去するとともに、薄膜の表面に押当物の押当面を平行に押し当てる工程を行うことができる。その結果、本発明の評価方法でウェーハを評価した後、そのウェーハをそのまま次工程に送ることができる。そのため、製造コストを低減し、製品歩留まりを向上することができる。
またこのとき、前記アンモニア、過酸化水素水から成る洗浄液として、SC−1洗浄液を用いることができる(請求項3)。
このように、前記アンモニア、過酸化水素水から成る洗浄液として、SC−1洗浄液を用れば、特別な洗浄設備を使用せずにウェーハを洗浄することができる。また、評価用のウェーハを用いず、製品そのものを用いて、ウェーハを洗浄する工程を行うことができる。その結果、本発明の評価方法でウェーハを評価した後、そのウェーハをそのまま次工程に送ることができる。そのため、製造コストを低減し、製品歩留まりを向上することができる。
また、本発明は、シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法において、少なくとも、前記シリコン単結晶薄膜を気相成長させた後に、本発明に係わるシリコンエピタキシャルウェーハの評価方法を用いて、前記ウェーハの表面のピット数を測定し、該測定したピット数が所定の数以下となるものを選別する工程を含むことを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する(請求項4)。
このように、少なくとも、前記シリコン単結晶薄膜を気相成長させた後に、本発明に係わるシリコンエピタキシャルウェーハの評価方法を用いて、前記ウェーハの表面のピット数を測定し、該測定したピット数が所定の数以下となるものを選別する工程を含めば、Cuの含有量が多く表面のピットが多数形成されGOI特性が悪くなるシリコンエピタキシャルウェーハを選別して取り除くことができ、GOI特性の良好なウェーハを選別可能となる製造方法とすることができる。
このとき、前記測定したピット数が50個/枚以下となるものを選別することができる(請求項5)。
このように、前記測定したピット数が50個/枚以下となるものを選別すれば、GOI特性のより優れたシリコンウェーハを選別可能となる製造方法とすることができる。
本発明では、シリコンエピタキシャルウェーハの評価方法において、少なくとも、前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段により押し当て、前記ウェーハの表面にCuを析出させる工程と、前記ウェーハの前記薄膜の表面を、アンモニア、過酸化水素水から成る洗浄液で洗浄する工程と、前記洗浄により前記ウェーハの前記薄膜の表面に発生したピットの数を測定する工程とを含むので、押当物の押当面を平行に押し当てることによってウェーハ内部に含まれるCuがウェーハ表面に凝集して析出した部分が、選択的にエッチングされてピットが形成され、その状態でピット数を測定することができるので、ウェーハに含まれるCuを高感度で評価できる。
また、本発明に係るシリコンエピタキシャルウェーハの製造方法は、本発明に係る評価方法でウェーハの表面のピット数を測定し、該測定したピット数が所定の数以下となるものを選別する工程を含むので、GOI特性の良好なウェーハを選別可能となる製造方法である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
従来の評価方法により、シリコンエピタキシャルウェーハに含まれるCuの量を評価する際、ウェーハ中に存在する微量なCuの量を検出するには感度が十分でなく、精度良く評価できない場合があった。
そのため、従来の分析手法で良好と評価されたシリコンエピタキシャルウェーハを用いて半導体デバイスを製造した場合、GOI特性の低いものが製造されてしまう場合があるという問題点があった。
そこで、本発明者はこのような問題を解決すべく鋭意検討、実験を重ねた。その結果、シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させたシリコンエピタキシャルウェーハを冷却した後に、そのウェーハのシリコン単結晶薄膜の表面に押当物の押当面を平行に押し当てることにより、ウェーハ内部に含まれるCuを表面に集めて析出させることができることを見出した。そして、そのウェーハの薄膜表面をアンモニア、過酸化水素水から成る洗浄液で洗浄して発生したピットの数を測定すれば、ウェーハに含まれるCuを高感度で定性、定量分析できることに想到し、本発明を完成させた。
図1は本発明に係るシリコンエピタキシャルウェーハの評価方法のフロー図を示したものである。また、図2は本発明に係るシリコンエピタキシャルウェーハの製造方法のフロー図を示したものである。
ここで、本発明に係るシリコンエピタキシャルウェーハの評価方法について説明する。
本発明に係る評価方法での評価対象であるシリコンエピタキシャルウェーハは、例えば、図2に示す本発明の製造方法の仕込工程から取出工程を以下のようにして行うことによって得ることができる。
まず、気相成長装置の反応容器内に備えられたサセプタに搬送装置を用いてシリコン単結晶基板を載置する(図2の仕込工程)。
次いで、反応容器内に水素ガスを流した状態で、反応容器内の温度をシリコン単結晶薄膜を気相成長するための成膜温度まで昇温する(図2の昇温工程)。ここで、成膜温度は基板表面の自然酸化膜を水素で除去できる1000℃以上に設定することができる。
次いで、反応容器内を成膜温度に保持したままで、水素ガスとともに原料ガスおよびドーパントガスをそれぞれ所定流量で供給し、所定膜厚となるまでシリコン単結晶薄膜を成長させる(図2の成膜工程)。
その後、原料ガスおよびドーパントガスの供給を停止し、反応容器内の温度を下降させて取出温度までシリコンエピタキシャルウェーハを冷却する(図2の冷却工程)。
ここで、特に限定されることはないが、反応容器内の温度が400℃以下で、水素雰囲気から窒素雰囲気へと切換えることができる。このように、雰囲気ガスを切り替えれば、Cuをシリコン単結晶膜の表面に積極的に析出することができ、Cu汚染の評価においてCuを測定する感度を向上することができる。
そして、取出温度に至ったら気相成長装置からシリコンエピタキシャルウェーハを取り出す(図2の取出工程)。
このようにして得られた、シリコンエピタキシャルウェーハのCu汚染を検出する本発明の評価方法は、以下のようにしてなされる。
まず、シリコンエピタキシャルウェーハのシリコン単結晶薄膜の表面に平行に押当物の押当面を押し当てる(押し当て工程)。
このように、押当物の押当面を平行に押し当てることによって、ウェーハ内部に含まれるCuをウェーハ表面に集め析出させることができる。
次に、そのウェーハの薄膜の表面を、アンモニア、過酸化水素水から成る洗浄液で洗浄する(洗浄工程)。この洗浄で、ウェーハ表面に析出したCuが選択的にエッチングされ、その部分にピットが形成される。
そして、ウェーハ表面に形成されたピットをパーティクルカウンタで測定する(ピット計測工程)。
このようにして測定したウェーハ表面のピットの数から、ウェーハ中のCu含有量を高感度に評価することができる。
このとき、ウェーハの薄膜の表面に押当物の押当面を平行に押し当てる手段として、薄膜の表面の突起を除去するためのエピスパイククラッシュ装置を用いることができる。
このように、ウェーハの薄膜の表面に押当物の押当面を平行に押し当てる手段として、製品の製造工程において用いられる、薄膜の表面の突起を除去するためのエピスパイククラッシュ装置を用いれば、評価用のウェーハを用いず、製品そのものを用いて、薄膜の表面の突起を除去するとともに、薄膜の表面に押当物の押当面を平行に押し当てる工程を行うことができる。その結果、本発明の評価方法でウェーハを評価した後、そのウェーハをそのまま次工程に送ることができる。そのため、製造コストを低減し、製品歩留まりを向上することができる。
またこのとき、アンモニア、過酸化水素水から成る洗浄液として、SC−1洗浄液を用いることができる。
このように、アンモニア、過酸化水素水から成る洗浄液として、SC−1洗浄液を用いれば、特別な洗浄設備を必要とせずウェーハを洗浄する工程を行うことができる。また、評価用のウェーハを用いず、製品そのものを用いて、ウェーハを洗浄する工程を行うことができる。その結果、本発明の評価方法でウェーハを評価した後、そのウェーハをそのまま次工程に送ることができる。そのため、製造コストを低減し、製品歩留まりを向上することができる。
次に、本発明のシリコンエピタキシャルウェーハの製造方法について図2を参照して説明する。
仕込工程から取出工程は、上記の評価方法での評価対象であるシリコンエピタキシャルウェーハを得る方法で説明したものと同様にして行うことができる。
そして、取出工程後に、上記した本発明に係る評価方法を用いて、ウェーハの表面に発生したピット数を測定する(図2A)。
その後、評価したシリコンエピタキシャルウェーハの中から、測定したウェーハ表面のピット数が所定の数以下となるウェーハを選別する(選別工程)。
このようなシリコンエピタキシャルウェーハの製造方法であれば、Cuの含有量が多く表面ピットが多数形成されGOI特性が悪くなるシリコンウェーハを選別して取り除くことができ、GOI特性の良好なウェーハを選別可能となる製造方法とすることができる。
このとき、測定したピット数がウェーハ1枚当たり50個以下となるものを選別することができる。
このように、測定したピット数がウェーハ1枚当たり50個以下となるものを選別すれば、GOI特性のより優れたシリコンエピタキシャルウェーハを選別可能となる製造方法とすることができる。
以上説明したように、本発明に係るシリコンエピタキシャルウェーハの評価方法では、少なくとも、前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段により押し当て、前記ウェーハの表面にCuを析出させる工程と、前記ウェーハの前記薄膜の表面を、アンモニア、過酸化水素水から成る洗浄液で洗浄する工程と、前記洗浄により前記ウェーハの前記薄膜の表面に発生したピットの数を測定する工程とを含むので、押当物の押当面を平行に押し当てることによってウェーハ内部に含まれるCuがウェーハ表面に凝集して析出した部分が、選択的にエッチングされてピットが形成され、その状態でピット数を測定することができるので、ウェーハに含まれるCuを高感度で評価することができる。
また、本発明に係るシリコンエピタキシャルウェーハの製造方法では、本発明に係る評価方法でウェーハの表面のピット数を測定し、該測定したピット数が所定の数以下となるものを選別する工程を含むので、GOI特性の良好なウェーハを選別可能となる製造方法である。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
予め全溶解化学分析法を用いて3×1010atoms/cm以下(検出下限)および5×1010〜7×1011atoms/cm程度のCu濃度を有することを確かめた面方位(100)、n型の基板を準備した。
そして、本発明の製造方法に従って、その基板上に成膜温度1130℃でn型の薄膜を気相成長させたシリコンエピタキシャルウェーハを製造し、本発明に係る評価方法を用いてCu汚染の評価をした。
まず、エピスパイククラッシュ装置を用いて、製造したシリコンエピタキシャルウェーハのシリコン単結晶薄膜の表面に平行に押当物の押当面を押し当て、薄膜の表面の突起を除去すると共に、ウェーハの表面にCuを析出させた。
このウェーハを標準的なSC−1洗浄液で洗浄し、パーティクルカウンタでサイズが直径0.13μm以上と検出される表面ピットを計測した。
ここで、SC−1洗浄液は、アンモニア:過酸化水素:水の容積配合比が1:1〜2:5〜7のもの、温度が75〜85℃のものを用いた。また、洗浄処理時間は100分間とした。
計測したピット数の結果を図3に示す。図3に示すように、直径0.13μm以上のサイズとして検出される微細なピットが基板中のCu濃度と比例して増加していることが分かる。
これに対し、後述する比較例では、基板中のCu濃度にかかわらず、計測したピット数は20個以下であり、実施例1の方がウェーハに含まれるCuを高感度で測定できることが分かる。
このようにして、本発明に係るシリコンエピタキシャルウェーハの評価方法は、ウェーハに含まれるCuを高感度で評価できることが確認できた。
(実施例2)
実施例1で評価したシリコンエピタキシャルウェーハの中から、測定したピット数が100個以下のものを選別し、すなわち本発明に係る製造方法を用いてエピタキシャルウェーハを製造し、そのウェーハから多結晶シリコンゲートMOSトランジスタを作製した。そして、そのMOSトランジスタのGOI特性を評価した。
ここで、GOI特性の評価は、TDDB(Time Dependent Dielectric Breakdown:経時破壊分布)特性評価、TZDB(Time Zero Dielectric Breakdown:電界破壊分布)特性評価により行った。
一般にどちらの評価でも、絶縁破壊までに要する電気量は、酸化膜に生成している欠陥が大きい程少なくなる。
そこで、評価において、ある計測位置での絶縁破壊を、絶縁破壊するまでに与えられた電気量に応じて、以下に示す3通りに分類した。即ち、TDDB特性評価では、より少ない電気量で絶縁破壊した方から、「初期破壊(αモード)」、「偶発破壊(βモード)」、「真性破壊(γモード)」に分類し、TZDB特性評価では、より少ない電気量で絶縁破壊した方から、Aモード、Bモード、Cモードに分類した。
つまり、TDDB特性評価においてγモードの割合が大きい程、また、TZDB特性評価においてCモードの割合が大きい程、そのエピタキシャルウェーハのGOI特性が優れていると評価される。
その結果、TDDB特性評価では、ほぼ100%がγモードとなり、TZDB特性評価では、ほぼ100%がCモードであった。この結果から、選別するウェーハの表面ピット数が100個以下のものであれば良好なGOI特性を持つ多結晶シリコンゲートMOSトランジスタが得られることが確認できた。
このように、本発明の製造方法でエピタキシャルウェーハを製造し、その際、例えば測定した表面のピット数が100個/枚以下よりもさらに厳しい条件の50個/枚以下という基準でエピタキシャルウェーハを選別すれば、GOI特性の優れた良品のウェーハを確実に得ることができることが確認できた。
(比較例)
製造したシリコンエピタキシャルウェーハのシリコン単結晶薄膜の表面に平行に押当物の押当面を押し当てる工程を行わなかった以外、実施例1と同様にしてCu汚染の評価をした。
評価の際に計測したピット数の結果を図3に示す。図3に示すように、基板中のCu濃度にかかわらず、計測したピット数は20個以下であり、Cu検出の感度が十分でないことが確認できた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、本発明で薄膜を気相成長させる気相成長装置は限定されず、縦型(パンケーキ型)、バレル型(シリンダ型)、枚葉式等の各種気相成長装置に適用可能である。
本発明に係るシリコンエピタキシャルウェーハの評価方法のフロー図である。 本発明に係るシリコンエピタキシャルウェーハの製造方法のフロー図である。 実施例1、比較例におけるCu汚染評価の結果を示す図である。
符号の説明
A…本発明のシリコンエピタキシャルウェーハの評価方法。

Claims (5)

  1. シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させたシリコンエピタキシャルウェーハのCu汚染を検出するシリコンエピタキシャルウェーハの評価方法において、少なくとも、
    前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段により押し当て、前記ウェーハの表面にCuを析出させる工程と、
    前記ウェーハの前記薄膜の表面を、アンモニア、過酸化水素水から成る洗浄液で洗浄する工程と、
    前記洗浄により前記ウェーハの前記薄膜の表面に発生したピットの数を測定する工程とを含むことを特徴とするシリコンエピタキシャルウェーハの評価方法。
  2. 前記ウェーハの前記薄膜の表面に押当物の押当面を平行に押し当てる手段として、前記薄膜の表面の突起を除去するためのエピスパイククラッシュ装置を用いることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの評価方法。
  3. 前記アンモニア、過酸化水素水から成る洗浄液として、SC−1洗浄液を用いることを特徴とする請求項1または請求項2に記載のシリコンエピタキシャルウェーハの評価方法。
  4. シリコン単結晶基板上にシリコン単結晶薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法において、少なくとも、前記シリコン単結晶薄膜を気相成長させた後に、請求項1乃至請求項3のいずれか1項に記載の評価方法を用いて、前記ウェーハの表面のピット数を測定し、該測定したピット数が所定の数以下となるものを選別する工程を含むことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  5. 前記測定したピット数が50個/枚以下となるものを選別することを特徴とする請求項4に記載のシリコンエピタキシャルウェーハの製造方法。



JP2008175461A 2008-07-04 2008-07-04 シリコンエピタキシャルウェーハの評価方法及び製造方法 Active JP5141406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008175461A JP5141406B2 (ja) 2008-07-04 2008-07-04 シリコンエピタキシャルウェーハの評価方法及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008175461A JP5141406B2 (ja) 2008-07-04 2008-07-04 シリコンエピタキシャルウェーハの評価方法及び製造方法

Publications (2)

Publication Number Publication Date
JP2010016216A true JP2010016216A (ja) 2010-01-21
JP5141406B2 JP5141406B2 (ja) 2013-02-13

Family

ID=41702040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008175461A Active JP5141406B2 (ja) 2008-07-04 2008-07-04 シリコンエピタキシャルウェーハの評価方法及び製造方法

Country Status (1)

Country Link
JP (1) JP5141406B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465614A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 测试结构和对应的测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343327A (ja) * 1986-08-11 1988-02-24 Canon Inc エピスパイククラツシユ装置
JP3704426B2 (ja) * 1997-10-31 2005-10-12 信越半導体株式会社 金属不純物析出履歴の評価方法
JP3717691B2 (ja) * 1999-01-13 2005-11-16 信越半導体株式会社 シリコンウェーハの評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343327A (ja) * 1986-08-11 1988-02-24 Canon Inc エピスパイククラツシユ装置
JP3704426B2 (ja) * 1997-10-31 2005-10-12 信越半導体株式会社 金属不純物析出履歴の評価方法
JP3717691B2 (ja) * 1999-01-13 2005-11-16 信越半導体株式会社 シリコンウェーハの評価方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465614A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 测试结构和对应的测试方法
CN104465614B (zh) * 2013-09-18 2017-02-22 中芯国际集成电路制造(上海)有限公司 测试结构和对应的测试方法

Also Published As

Publication number Publication date
JP5141406B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
Morkoç Comprehensive characterization of hydride VPE grown GaN layers and templates
US10935510B2 (en) Method of measuring carbon concentration of silicon sample, method of manufacturing silicon single crystal ingot, silicon single crystal ingot and silicon wafer
CN108463581A (zh) 碳化硅外延基板和制造碳化硅半导体装置的方法
Arduca et al. Doping of silicon nanocrystals
US7892862B2 (en) Method of evaluating thermal treatment and method of manufacturing semiconductor wafer
Loo et al. Successful Selective Epitaxial Si1− x Ge x Deposition Process for HBT-BiCMOS and High Mobility Heterojunction pMOS Applications
US10483128B2 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
JP5120789B2 (ja) 半導体製造装置の汚染評価方法
Labrot et al. Low thermal budget for Si and SiGe surface preparation for FD-SOI technology
Mori et al. High-rate growth of epitaxial silicon at low temperatures (530–690° C) by atmospheric pressure plasma chemical vapor deposition
JP5141406B2 (ja) シリコンエピタキシャルウェーハの評価方法及び製造方法
Knoke et al. Selective etching of dislocations in GaN grown by low-pressure solution growth
Elsayed et al. Cu diffusion-induced vacancy-like defects in freestanding GaN
Higgs et al. Photoluminescence characterization of defects in Si and SiGe structures
US5891242A (en) Apparatus and method for determining an epitaxial layer thickness and transition width
JP3664101B2 (ja) シリコンエピタキシャルウェーハの製造方法および評価方法
JP5201126B2 (ja) シリコンエピタキシャルウェーハの不純物評価方法
KR100901823B1 (ko) 실리콘 웨이퍼 결함 분석 방법
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP2010062288A (ja) 基板処理装置及びシリコン基板の不純物分析方法
JP2019149416A (ja) エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
JPH11297704A (ja) 酸素析出物密度の評価方法
JP5434523B2 (ja) シリコン基板のエッチング方法およびシリコン基板の不純物分析方法
Mao et al. Surface defects in 4H-SiC: properties, characterizations and passivation schemes
TWI271450B (en) Boron doped diamond

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5141406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250