JP2010010794A - 変調回路、変調方法、プログラム、および通信装置 - Google Patents
変調回路、変調方法、プログラム、および通信装置 Download PDFInfo
- Publication number
- JP2010010794A JP2010010794A JP2008164741A JP2008164741A JP2010010794A JP 2010010794 A JP2010010794 A JP 2010010794A JP 2008164741 A JP2008164741 A JP 2008164741A JP 2008164741 A JP2008164741 A JP 2008164741A JP 2010010794 A JP2010010794 A JP 2010010794A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- oversampling
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004891 communication Methods 0.000 title claims abstract description 46
- 238000006243 chemical reaction Methods 0.000 claims abstract description 105
- 238000005070 sampling Methods 0.000 claims abstract description 46
- 230000003111 delayed effect Effects 0.000 claims description 33
- 230000010363 phase shift Effects 0.000 claims description 10
- 230000001934 delay Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 description 33
- 238000012545 processing Methods 0.000 description 32
- 238000001228 spectrum Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100184148 Xenopus laevis mix-a gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
【解決手段】逓倍クロック信号に基づいて入力デジタル信号をオーバーサンプリングし第1オーバーサンプリング信号を出力するサンプリング部と、第1オーバーサンプリング信号と基準信号とに基づいて第1の高周波信号を出力する第1周波数変換部と、第1オーバーサンプリング信号を1クロック分遅延させた第2オーバーサンプリング信号と基準信号とに基づいて第2の高周波信号を出力する第1フィルタ部と、第2オーバーサンプリング信号を1クロック分遅延させた第3オーバーサンプリング信号と基準信号とに基づいて第3の高周波信号を出力する第2フィルタ部と、第1の高周波信号、第2の高周波信号、および第3の高周波信号を加算して出力信号を出力する加算部とを備える変調回路が提供される。
【選択図】図2
Description
・急峻な周波数特性を得ようとすると温度やプロセスばらつきによるフィルタ特性劣化が大きくなり、抵抗値やコンデンサ、gmなどの回路パラメータを調整する必要がある
・広帯域の信号を扱う場合には、ばらつき変動に弱くなり、かつ消費電流も増大する
1.本発明の実施形態に係る通信装置
2.本発明の実施形態に係る変調回路
3.本発明の実施形態の変調回路に係るプログラム
図1は、本発明の実施形態に係る通信装置100を示す説明図である。なお、図1に示す通信装置100は、本発明の実施形態に係る通信装置の一形態であり、本発明の実施形態に係る通信装置が図1の構成に限定されるものではないことは、言うまでもない。
直交変調部102は、第1変調回路110aと、第2変調回路110bと、合成部112とを備える。
次に、本発明の実施形態に係る変調回路(例えば、図1に示す第1変調回路110aや第2変調回路110bに対応する)について説明する。以下では、本発明の実施形態に係る変調回路として、直交変調部102を構成する第1変調回路110aを例に挙げて説明し、第2変調回路110bについては同様の構成をとることができるので、説明を省略する。
図2は、本発明の実施形態に係る第1変調回路の第1の例を示す説明図である。ここで、図2では、第1変調回路に8ビットのI信号(以下、「入力デジタル信号」とよぶ場合がある。)が入力された例を示しているが、I信号が8ビットに限られないことは、言うまでもない。また、以下では、入力デジタル信号のサンプリング周波数をfs[Hz]=基準クロックCLKであるとして説明する。
図3は、本発明の実施形態に係る周波数変換部132aの構成の一例を示す説明図である。なお、図3では、第1オーバーサンプリング信号と基準信号LOとをそれぞれ差動信号で表している。
<第1の例>
図4は、本発明の実施形態に係るLOAD122(加算部)の第1の例を示す説明図である。ここで、図4では、周波数変換部132a〜周波数変換部132cをそれぞれ電流源として表し、かつ、周波数変換部132a〜周波数変換部132cそれぞれから出力されるRF信号(出力電流)を差動信号として表している。また、図4では、基準電源電圧Voを示しており、基準電源電圧Voの電圧レベルは適宜設定される。なお、図4は、LOAD122が差動信号としての出力RF信号を出力する構成を示しているが、上記に限られない。
第1変調回路110aでは、サンプリング部130において入力デジタル信号がオーバーサンプリングされることから、逓倍クロック信号(CLK×2)のサンプリング周波数によって生じるイメージを抑圧する必要がある。ここで、図4では、LOAD122が抵抗Rで構成される例を示したが、基準クロックCLKが十分に高い場合には図4に示す構成であっても、第1変調回路110aの後段の要素(例えば、図1に示す増幅部106)の周波数特性を利用して帯域外を抑圧することができる。しかしながら、本発明の実施形態に係るLOAD122の構成は、図4に示す構成に限られず、例えば、LOAD122において逓倍クロック信号(CLK×2)のサンプリング周波数によって生じるイメージを抑圧することもできる。
(1)第1変調回路110aは、FIRフィルタのタップ係数をアナログ的に可変とすることができる。よって、第1変調回路110aは、タップ係数を整数だけではなく、実数とすることができる。
(2)デジタル回路にてフィルタを実現する従来の技術を用いる装置のように、加算回路、乗算回路における遅延は問題とならない。よって、加算回路、乗算回路における遅延に留意する必要がないので、デジタルフィルタの設計が容易となる。
ここで、本発明の実施形態の第1の例に係る第1変調回路110aの出力スペクトラムの一例を示す。図6は、本発明の実施形態の第1の例に係る第1変調回路110aの周波数特性の一例を示す説明図である。
次に、本発明の実施形態に係る変調方法について説明する。図8は、本発明の実施形態に係る変調方法の一例を示す流れ図である。なお、以下では、図8に示す変調方法を第1変調回路110aが行うものとして説明する。
上記では、本発明の実施形態に係る変調回路の第1の構成例として、数式1に示すようにタップ数が3のFIRフィルタで構成される第1変調回路110aについて説明した。しかしながら、本発明の実施形態に係る変調回路は、上記に限られない。例えば、本発明の実施形態に係る変調回路は、NULL点の数や周波数配置を適宜設定可能なFIRフィルタとして機能する構成をとることもできる。ここで、FIRフィルタにおけるNULL点は、タップ数において決まり、また、FIRフィルタにおける周波数配置は、タップ係数により決まる。したがって、本発明の実施形態に係る変調回路におけるFIRフィルタの伝達関数は、数式1の伝達関数を一般化することによって、例えば以下の数式2で表される。ここで、数式2に示すαm(mは、1以上の整数)はタップ係数を示しており、数式2のZ(n)の数は、タップ数を示している。
上述したように、フィルタ部120は、FIRフィルタにおけるタップに相当する。つまり、図9に示す第1変調回路210aは、n+1個のタップを備えている構成といえる。ここで、n=2の場合には、第1変調回路210aにおけるFIRフィルタのタップ数は、図2に示す第1の例に係る第1変調回路110aと同様となる。また、n>2とすることによって、第1変調回路210aは、図2に示す第1の例に係る第1変調回路110aよりも多くのNULL点が設けられるFIRフィルタを実現することができる。
上述したように、周波数変換部132における周波数変換処理は、FIRフィルタにおけるタップ係数の乗算処理をRF領域において行うことに相当する。また、上述したように、周波数変換部132は、例えば、図3に示すようにギルバートセルミキサで構成され、当該ギルバートセルミキサは、入力される入力電流Iref×Wにより出力電流が制御される。そして、周波数変換部132がギルバートセルミキサで構成される場合には、基準電流Irefに乗算される重み付け係数Wが、タップ係数に相当する。
図10は、本発明の実施形態の第2の例に係る第1変調回路210aの出力スペクトラムの他の例を示す説明図である。ここで、図10は、第1の例に係る第1変調回路210aと同様に、タップ数を3とした場合における出力スペクトラムを示している。また、図10は、図7と同様に、デジタル化してあるベースバンド信号(入力デジタル信号)のサンプリング周波数を2.6[GHz]、逓倍クロック信号のサンプリング周波数を5.2[GHz]、基準信号LOの周波数を15[GHz]とした場合における例を示している。
上記では、本発明の実施形態に係る変調回路として第1の構成例および第2の構成例を示したが、本発明の実施形態に係る変調回路は、上記に限られない。そこで、次に、本発明の実施形態に係る変調回路として、複素FIRフィルタとして機能する第3の例に係る第1変調回路310aについて説明する。
図12は、本発明の実施形態に係る第1変調回路の第3の例が備える周波数変換部320aの構成の一例を示す説明図である。ここで、図12では、図1に示す移相部104を示しているが、これは、便宜上示したものであり、基準信号LOが周波数変換部132aおよび周波数変換部132dに供給され、また、基準信号LO’が周波数変換部132bおよび周波数変換部132cに供給されることを示している。また、図12では、タップ係数に対応するα1を実部α1_rと虚部α1_iとして表しており、α1は、周波数変換部132a〜周波数変換部132dそれぞれに入力される入力電流を供給する電流源222a〜222dに入力されることを示している。なお、図12に示す電流源222a〜222dが、例えば、周波数変換部320aの外部や、第1変調回路310aの外部に設けられてもよいことは、言うまでもない。
図13は、本発明の実施形態の第3の例に係る第1変調回路310aの周波数特性を示す説明図である。ここで、図13に示すFは、図6に示す周波数特性に対応する波形である。また、図13に示すGは、図11に示す第1変調回路310aの周波数特性、すなわち複素FIRフィルタの周波数特性に対応する波形である。
コンピュータを、本発明の実施形態に係る変調部(第1の例に係る第1変調回路110a/第2の例に係る第1変調回路210a/第3の例に係る第1変調回路310aに対応する。)として機能させるためのプログラムによって、デジタル領域における処理とRF領域における処理とに変調に係る処理を分けることにより、超広帯域においても変調を実現することができる。
102 直交変調部
104 移相部
106 増幅部
108 通信アンテナ
110a、210a、310a 第1変調回路
110b 第2変調回路
112 合成部
120、322 フィルタ部
122 LOAD
130 サンプリング部
132、320 周波数変換部
134 遅延部
Claims (9)
- 基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第1オーバーサンプリング信号を出力するサンプリング部と;
前記第1オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて前記第1オーバーサンプリング信号を周波数変換し、第1の高周波信号を出力する第1周波数変換部と;
前記第1オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第2オーバーサンプリング信号と前記基準信号とに基づいて前記第2オーバーサンプリング信号が周波数変換された第2の高周波信号を出力する第1フィルタ部と;
前記第2オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第3オーバーサンプリング信号と前記基準信号とに基づいて前記第3オーバーサンプリング信号が周波数変換された第3の高周波信号を出力する第2フィルタ部と;
前記第1の高周波信号、前記第2の高周波信号、および前記第3の高周波信号を加算して出力信号を出力する加算部と;
を備える、変調回路。 - 前記第1フィルタ部、前記第2フィルタ部それぞれは、
入力される前記第1オーバーサンプリング信号または前記第2オーバーサンプリング信号を1クロック分遅延させて前記第2オーバーサンプリング信号または前記第3オーバーサンプリング信号を出力する遅延部と;
前記第2オーバーサンプリング信号または前記第3オーバーサンプリング信号と、前記基準信号とに基づいて前記第2の高周波信号または前記第3の高周波信号を出力する第2周波数変換部と;
を備える、請求項1に記載の変調回路。 - 前記第1周波数変換部および前記第2周波数変換部には、基準電流にそれぞれ所定の重み付け係数が乗算された入力電流が入力される、請求項2に記載の変調回路。
- 前記第1周波数変換部および前記第2周波数変換部それぞれには、基準電流に同一の重み付け係数が乗算された同一の大きさの入力電流が入力される、請求項2に記載の変調回路。
- 入力される信号を1クロック分遅延させ、1クロック分遅延された信号と前記基準信号とに基づいて、前記1クロック分遅延された信号が周波数変換された高周波信号を出力するフィルタ部を、前記第2フィルタ部の後段に1または2以上さらに備え、
前記加算部は、前記第1の高周波信号、前記第2の高周波信号、前記第3の高周波信号、および1または2以上の前記フィルタ部からそれぞれ出力される高周波信号を加算して前記出力信号を出力する、請求項1に記載の変調回路。 - 前記加算部は、所定のインダクタンスを有するインダクタと所定の静電容量を有するキャパシタとで構成される共振回路を備える、請求項1に記載の変調回路。
- 基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第1オーバーサンプリング信号を出力するステップと;
前記第1オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて前記第1オーバーサンプリング信号を周波数変換し、第1の高周波信号を出力するステップと;
前記第1オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第2オーバーサンプリング信号と前記基準信号とに基づいて前記第2オーバーサンプリング信号が周波数変換された第2の高周波信号を出力するステップと;
前記第2オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第3オーバーサンプリング信号と前記基準信号とに基づいて前記第3オーバーサンプリング信号が周波数変換された第3の高周波信号を出力するステップと;
前記第1の高周波信号、前記第2の高周波信号、および前記第3の高周波信号を加算して出力信号を出力するステップと;
を有する、変調方法。 - 基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第1オーバーサンプリング信号を出力するステップ;
前記第1オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて前記第1オーバーサンプリング信号を周波数変換し、第1の高周波信号を出力するステップ;
前記第1オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第2オーバーサンプリング信号と前記基準信号とに基づいて前記第2オーバーサンプリング信号が周波数変換された第2の高周波信号を出力するステップ;
前記第2オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第3オーバーサンプリング信号と前記基準信号とに基づいて前記第3オーバーサンプリング信号が周波数変換された第3の高周波信号を出力するステップ;
前記第1の高周波信号、前記第2の高周波信号、および前記第3の高周波信号を加算して出力信号を出力するステップ;
をコンピュータに実行させるためのプログラム。 - 所定の位相を有する基準信号が入力され、前記基準信号と、前記基準信号と直交する直交基準信号とを出力する移相部と;
前記基準信号と、基準クロックが逓倍された逓倍クロック信号と、入力される第1入力デジタル信号とに基づいて、前記第1入力デジタル信号が高周波信号に周波数変換された第1出力信号を出力する第1変調部と;
前記直交基準信号と、前記逓倍クロック信号と、前記第1入力デジタル信号と位相が直交する第2入力デジタル信号とに基づいて、前記第2入力デジタル信号が高周波信号に周波数変換された第2出力信号を出力する第2変調部と;
前記第1出力信号と前記第2出力信号とを合成して第3出力信号を出力する合成部と;
前記第3出力信号に応じた信号を外部装置へと送信する通信アンテナと;
を備え、
前記第1変調部および前記第2変調部それぞれは、
前記逓倍クロック信号に基づいて入力される前記第1入力デジタル信号または前記第2入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第1オーバーサンプリング信号を出力するサンプリング部と;
前記第1オーバーサンプリング信号と前記基準信号とに基づいて前記第1オーバーサンプリング信号を周波数変換し、第1の高周波信号を出力する第1周波数変換部と;
前記第1オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第2オーバーサンプリング信号と前記基準信号とに基づいて前記第2オーバーサンプリング信号が周波数変換された第2の高周波信号を出力する第1フィルタ部と;
前記第2オーバーサンプリング信号を1クロック分遅延させ、1クロック分遅延された第3オーバーサンプリング信号と前記基準信号とに基づいて前記第3オーバーサンプリング信号が周波数変換された第3の高周波信号を出力する第2フィルタ部と;
前記第1の高周波信号、前記第2の高周波信号、および前記第3の高周波信号を加算して前記第1出力信号または前記第2出力信号を出力する加算部と;
を備える、通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164741A JP4640454B2 (ja) | 2008-06-24 | 2008-06-24 | 変調回路、変調方法、プログラム、および通信装置 |
US12/489,708 US7898351B2 (en) | 2008-06-24 | 2009-06-23 | Modulation circuit, modulation method, program and communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164741A JP4640454B2 (ja) | 2008-06-24 | 2008-06-24 | 変調回路、変調方法、プログラム、および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010794A true JP2010010794A (ja) | 2010-01-14 |
JP4640454B2 JP4640454B2 (ja) | 2011-03-02 |
Family
ID=41430609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164741A Expired - Fee Related JP4640454B2 (ja) | 2008-06-24 | 2008-06-24 | 変調回路、変調方法、プログラム、および通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7898351B2 (ja) |
JP (1) | JP4640454B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038461A (ja) * | 2011-08-03 | 2013-02-21 | Asahi Kasei Electronics Co Ltd | 直接rf変調送信器、直接rf変調送信器のサンプリングクロック周波数設定方法 |
JP2014049929A (ja) * | 2012-08-31 | 2014-03-17 | Asahi Kasei Electronics Co Ltd | 送信器 |
US9767873B2 (en) | 2015-08-19 | 2017-09-19 | Samsung Electronics Co., Ltd. | Semiconductor memory system, semiconductor memory device and method of operating the semiconductor memory device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012164876A1 (ja) * | 2011-06-03 | 2012-12-06 | 旭化成エレクトロニクス株式会社 | 送信器 |
WO2021206597A1 (en) * | 2020-04-08 | 2021-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio frequence digital to analog converter (rf-dac) unit cell |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207439A (ja) * | 1990-11-30 | 1992-07-29 | Nippon Hoso Kyokai <Nhk> | 多相psk変復調方式 |
JPH08317010A (ja) * | 1995-05-18 | 1996-11-29 | Matsushita Electric Ind Co Ltd | ディジタル変調波の変調装置 |
JPH1093448A (ja) * | 1996-08-08 | 1998-04-10 | Motorola Inc | 補償付きデジタル変調器 |
JP2003244259A (ja) * | 2002-02-15 | 2003-08-29 | Hitachi Kokusai Electric Inc | 無線送信装置 |
WO2007148693A1 (ja) * | 2006-06-20 | 2007-12-27 | Panasonic Corporation | 離散フィルタ、サンプリングミキサおよび無線装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1023096A (ja) * | 1996-07-02 | 1998-01-23 | Fujitsu Ltd | ディジタル変調器および復調器 |
-
2008
- 2008-06-24 JP JP2008164741A patent/JP4640454B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-23 US US12/489,708 patent/US7898351B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207439A (ja) * | 1990-11-30 | 1992-07-29 | Nippon Hoso Kyokai <Nhk> | 多相psk変復調方式 |
JPH08317010A (ja) * | 1995-05-18 | 1996-11-29 | Matsushita Electric Ind Co Ltd | ディジタル変調波の変調装置 |
JPH1093448A (ja) * | 1996-08-08 | 1998-04-10 | Motorola Inc | 補償付きデジタル変調器 |
JP2003244259A (ja) * | 2002-02-15 | 2003-08-29 | Hitachi Kokusai Electric Inc | 無線送信装置 |
WO2007148693A1 (ja) * | 2006-06-20 | 2007-12-27 | Panasonic Corporation | 離散フィルタ、サンプリングミキサおよび無線装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013038461A (ja) * | 2011-08-03 | 2013-02-21 | Asahi Kasei Electronics Co Ltd | 直接rf変調送信器、直接rf変調送信器のサンプリングクロック周波数設定方法 |
JP2014049929A (ja) * | 2012-08-31 | 2014-03-17 | Asahi Kasei Electronics Co Ltd | 送信器 |
US9767873B2 (en) | 2015-08-19 | 2017-09-19 | Samsung Electronics Co., Ltd. | Semiconductor memory system, semiconductor memory device and method of operating the semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP4640454B2 (ja) | 2011-03-02 |
US20090315632A1 (en) | 2009-12-24 |
US7898351B2 (en) | 2011-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7809338B2 (en) | Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas | |
US7756487B2 (en) | Local oscillator with non-harmonic ratio between oscillator and RF frequencies using pulse generation and selection | |
Ravi et al. | A 2.4-GHz 20–40-MHz channel WLAN digital outphasing transmitter utilizing a delay-based wideband phase modulator in 32-nm CMOS | |
US7778610B2 (en) | Local oscillator with non-harmonic ratio between oscillator and RF frequencies using XOR operation with jitter estimation and correction | |
US8204107B2 (en) | Bandwidth reduction mechanism for polar modulation | |
US8121214B2 (en) | Local oscillator with non-harmonic ratio between oscillator and RF frequencies using XOR operation | |
US7805122B2 (en) | Local oscillator with non-harmonic ratio between oscillator and RF frequencies using digital mixing and weighting functions | |
Ba et al. | A 1.3 nJ/b IEEE 802.11 ah fully-digital polar transmitter for IoT applications | |
US9991904B2 (en) | Digital modulation device, and digital modulation method | |
US20100074303A1 (en) | Wireless Communication Apparatus | |
EP2611031A1 (en) | Signal filtering | |
JP4640454B2 (ja) | 変調回路、変調方法、プログラム、および通信装置 | |
JP2006101478A (ja) | 通信用半導体集積回路および無線通信システム | |
US7649961B2 (en) | Suppressed carrier quadrature pulse modulator | |
JP2009171460A (ja) | 通信装置、発振器、並びに周波数シンセサイザ | |
US10305522B1 (en) | Communication circuit including voltage mode harmonic-rejection mixer (HRM) | |
US9077573B2 (en) | Very compact/linear software defined transmitter with digital modulator | |
JP4421350B2 (ja) | ハーモニックミキサ及びこれを備えた無線装置 | |
JP2014135641A (ja) | 発振回路と、それを用いた無線通信装置および半導体装置 | |
TW202015353A (zh) | 無線區域網路收發器及其方法 | |
JP6755093B2 (ja) | 無線送信装置及び無線送信方法 | |
JP5584180B2 (ja) | 直接rf変調送信器のサンプリングクロック周波数設定方法 | |
JP2004336280A (ja) | デジタル変調送信機 | |
Mahbub et al. | A low-Power low-data rate impulse radio ultra-wideband (IR-UWB) transmitter | |
US9263990B2 (en) | Impedance transformer for use with a quadrature passive CMOS mixer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |