JPH1093448A - 補償付きデジタル変調器 - Google Patents
補償付きデジタル変調器Info
- Publication number
- JPH1093448A JPH1093448A JP9221899A JP22189997A JPH1093448A JP H1093448 A JPH1093448 A JP H1093448A JP 9221899 A JP9221899 A JP 9221899A JP 22189997 A JP22189997 A JP 22189997A JP H1093448 A JPH1093448 A JP H1093448A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- compensation
- scaler
- filter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007493 shaping process Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 14
- 230000007246 mechanism Effects 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 6
- 230000035939 shock Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 30
- 230000010363 phase shift Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 230000000295 complement effect Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005316 response function Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 通信システム送信機の電力消費量と価格の両
方を抑えるためにピーク対平均電力比の小さい被変調信
号を生成するデジタル変調器を提供する。 【解決手段】 補償付きデジタル変調器において、マイ
クロフォン，音声コーダおよびチャネル・エンコーダか
らのデジタルビット・ストリームは、エンコーダに送ら
れ、位相シフト・キーイングを有するI/Q デジタル・パ
ルスに変換される。符号相関装置は、高いピーク対平均
電力比に貢献する所定の目標符号シーケンスがエンコー
ダにいつ入るかに注目し、目標符号シーケンスがあると
I/Q 信号の補償増幅器または補償フィルタに指示し、I/
Q パルスを濾波する。濾波されたI/Q 信号は、直角変調
器に送られRF変調を受ける。目標符号シーケンスの補償
を行うことにより、シーケンスがピーク対平均電力比に
対して有する負の影響を削減して、電力増幅器の効率を
上げて通信装置のバッテリ寿命を延ばす。
方を抑えるためにピーク対平均電力比の小さい被変調信
号を生成するデジタル変調器を提供する。 【解決手段】 補償付きデジタル変調器において、マイ
クロフォン，音声コーダおよびチャネル・エンコーダか
らのデジタルビット・ストリームは、エンコーダに送ら
れ、位相シフト・キーイングを有するI/Q デジタル・パ
ルスに変換される。符号相関装置は、高いピーク対平均
電力比に貢献する所定の目標符号シーケンスがエンコー
ダにいつ入るかに注目し、目標符号シーケンスがあると
I/Q 信号の補償増幅器または補償フィルタに指示し、I/
Q パルスを濾波する。濾波されたI/Q 信号は、直角変調
器に送られRF変調を受ける。目標符号シーケンスの補償
を行うことにより、シーケンスがピーク対平均電力比に
対して有する負の影響を削減して、電力増幅器の効率を
上げて通信装置のバッテリ寿命を延ばす。
Description
【０００１】
【産業上の利用分野】本発明は、一般にデジタル変調器
に関し、さらに詳しくは、線形送信機と共に用いるデジ
タル変調器に関する。
に関し、さらに詳しくは、線形送信機と共に用いるデジ
タル変調器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】π／
４差動直角位相シフト・キーイング（π／４DPQSK:π／
４ differentialquadrature phase shift keying ）な
どのデジタル変調法は、北米デジタル通信（NADC: Nort
h American Digital Communications ）およびパーソナ
ル・デジタル通信（PDC: Personal Digital Communicat
ions）ワイヤレス通信システムなどのために送信機内で
用いられる。他のワイヤレス通信システムで用いられる
代替のデジタル変調法は、６４−QAM ，１６−QAM およ
びQPSKなど直角振幅変調（QAM: quadrature-amplitude
modulation）のその他の変形を含む。従来のπ／４DQPS
K 変調器は、エンコーダ，同相および直角（I/Q: in-ph
ase and quadrature）信号のための有限期間衝撃応答
（FIR: finite-duration impulse response ）パルス整
形フィルタおよび直角変調器を備える。
４差動直角位相シフト・キーイング（π／４DPQSK:π／
４ differentialquadrature phase shift keying ）な
どのデジタル変調法は、北米デジタル通信（NADC: Nort
h American Digital Communications ）およびパーソナ
ル・デジタル通信（PDC: Personal Digital Communicat
ions）ワイヤレス通信システムなどのために送信機内で
用いられる。他のワイヤレス通信システムで用いられる
代替のデジタル変調法は、６４−QAM ，１６−QAM およ
びQPSKなど直角振幅変調（QAM: quadrature-amplitude
modulation）のその他の変形を含む。従来のπ／４DQPS
K 変調器は、エンコーダ，同相および直角（I/Q: in-ph
ase and quadrature）信号のための有限期間衝撃応答
（FIR: finite-duration impulse response ）パルス整
形フィルタおよび直角変調器を備える。
【０００３】NADCもPDC も、被送信信号の帯域幅を制限
し、隣接周波数チャネルとの干渉を制限するために平方
根累乗コサイン（SRRC: square root raised cosine ）
FIRルス整形フィルタを用いる。残念ながら、これらのF
IR パルス整形フィルタは、被送信波形上の振幅変調も
伝える。この振幅変調は、ピーク対平均電力比により特
徴化される。ピーク対平均電力比が高くなると、無線周
波数（RF: radio frequency ）電力増幅器効率が下が
る。これは、送信機内のRF電力増幅器が信号包絡線の全
範囲にわたり実質的に線形でなければならないためであ
る。携帯装置においては、RF電力増幅器は電力消費の主
要な源であり、効率が下がることでバッテリの寿命に大
きな影響を与える。さらに、被送信信号のピーク電力が
増大するにつれて、線形増幅器の価格が増大する。
し、隣接周波数チャネルとの干渉を制限するために平方
根累乗コサイン（SRRC: square root raised cosine ）
FIRルス整形フィルタを用いる。残念ながら、これらのF
IR パルス整形フィルタは、被送信波形上の振幅変調も
伝える。この振幅変調は、ピーク対平均電力比により特
徴化される。ピーク対平均電力比が高くなると、無線周
波数（RF: radio frequency ）電力増幅器効率が下が
る。これは、送信機内のRF電力増幅器が信号包絡線の全
範囲にわたり実質的に線形でなければならないためであ
る。携帯装置においては、RF電力増幅器は電力消費の主
要な源であり、効率が下がることでバッテリの寿命に大
きな影響を与える。さらに、被送信信号のピーク電力が
増大するにつれて、線形増幅器の価格が増大する。
【０００４】かくして、通信システム送信機の電力消費
量と価格の両方を抑えるためにピーク対平均電力比の小
さい被変調信号を生成するデジタル変調器が必要であ
る。
量と価格の両方を抑えるためにピーク対平均電力比の小
さい被変調信号を生成するデジタル変調器が必要であ
る。
【０００５】
【実施例】補償付きデジタル変調器は、被変調信号のピ
ーク対平均電力比を小さくして、電力増幅器効率を増大
させることができる。この変調器は、隣接チャネル電力
（ACP: adjacent channel power ）干渉も削減する。補
償付きデジタル変調器においては、デジタル・ビット・
ストリームがエンコーダに送られ、エンコーダはビット
・シーケンスをI/Q デジタル・パルスに変換する。符号
相関装置（symbol correlater ）は、目標の符号シーケ
ンスがいつエンコーダに入るかに注目する。これらの目
標符号シーケンスは予め決められ、被変調信号に過剰な
振幅のピ−クを起こす。
ーク対平均電力比を小さくして、電力増幅器効率を増大
させることができる。この変調器は、隣接チャネル電力
（ACP: adjacent channel power ）干渉も削減する。補
償付きデジタル変調器においては、デジタル・ビット・
ストリームがエンコーダに送られ、エンコーダはビット
・シーケンスをI/Q デジタル・パルスに変換する。符号
相関装置（symbol correlater ）は、目標の符号シーケ
ンスがいつエンコーダに入るかに注目する。これらの目
標符号シーケンスは予め決められ、被変調信号に過剰な
振幅のピ−クを起こす。
【０００６】目標符号シーケンスがあると、振幅または
フィルタ補償を用いて調整される。この補償は、各目標
符号シーケンス内の１つ以上の符号についてI/Q FIR パ
ルス整形フィルタの係数を調整することにより実行され
る。デジタル・ビット・ストリーム内の目標でない符号
シーケンスには大きな影響を与えない。I/Q FIR パルス
整形フィルタの後にI/Q デジタル・アナログ変換器（DA
C: digital-to-analogconverter）と再構築フィルタと
が続き、これらのフィルタが共に通信システムの仕様に
従ってI/Q パルスを整形する。被濾波I/Q 信号は、次に
直角変調器に送られて、RF変調および増幅され、通信チ
ャネル上に送信される。
フィルタ補償を用いて調整される。この補償は、各目標
符号シーケンス内の１つ以上の符号についてI/Q FIR パ
ルス整形フィルタの係数を調整することにより実行され
る。デジタル・ビット・ストリーム内の目標でない符号
シーケンスには大きな影響を与えない。I/Q FIR パルス
整形フィルタの後にI/Q デジタル・アナログ変換器（DA
C: digital-to-analogconverter）と再構築フィルタと
が続き、これらのフィルタが共に通信システムの仕様に
従ってI/Q パルスを整形する。被濾波I/Q 信号は、次に
直角変調器に送られて、RF変調および増幅され、通信チ
ャネル上に送信される。
【０００７】目標符号シーケンスを補償すると、目標符
号シーケンスがピーク対平均電力比に与える影響が小さ
くなる。目標符号シーケンスのピーク対平均電力比に対
する影響を小さくすることにより、電力増幅器の効率が
上がり、携帯通信装置のバッテリ寿命が延びる。
号シーケンスがピーク対平均電力比に与える影響が小さ
くなる。目標符号シーケンスのピーク対平均電力比に対
する影響を小さくすることにより、電力増幅器の効率が
上がり、携帯通信装置のバッテリ寿命が延びる。
【０００８】図１は、従来技術により通信システム内に
実現されるπ／４DQPSK デジタル変調器のブロック・シ
ステム図である。マイクロフォン１０５からのアナログ
入力信号は、音声コーダ１０６およびチャネル・エンコ
ーダ１０７を介してデジタル領域に処理される。デジタ
ル・ビット・ストリームは次に、π／４DQPSK エンコー
ダ１２０に入り、ここで２ビットの符号シーケンスが±
π／４または±３π／４位相シフト・キーイングを有す
るI/Q デジタル・パルスに変換される。同相（I ）信号
はFIR パルス整形フィルタ１６４に入り、これが着信デ
ジタル・パルスを、PDC システムの要件であるα＝０．
５を有するSRRCパルスなどのナイキスト・パルス形に整
形する。直角（Q ）信号はFIR パルス整形フィルタ１６
４と同一のFIR パルス整形フィルタ１６５に進む。被濾
波I/Q 信号は両方とも、I/Q デジタル・アナログ変換器
（DAC ）と再構築フィルタ１６８，１６９とを介してさ
らに処理される。次に信号は直角変調器１９０に入り、
RF搬送波上に変調される。線形RF電力増幅器１９５は、
被変調信号を増幅し、送受切換器１９７およびアンテナ
１９９がワイヤレス通信チャネル上に被変調信号の送信
を可能にする。
実現されるπ／４DQPSK デジタル変調器のブロック・シ
ステム図である。マイクロフォン１０５からのアナログ
入力信号は、音声コーダ１０６およびチャネル・エンコ
ーダ１０７を介してデジタル領域に処理される。デジタ
ル・ビット・ストリームは次に、π／４DQPSK エンコー
ダ１２０に入り、ここで２ビットの符号シーケンスが±
π／４または±３π／４位相シフト・キーイングを有す
るI/Q デジタル・パルスに変換される。同相（I ）信号
はFIR パルス整形フィルタ１６４に入り、これが着信デ
ジタル・パルスを、PDC システムの要件であるα＝０．
５を有するSRRCパルスなどのナイキスト・パルス形に整
形する。直角（Q ）信号はFIR パルス整形フィルタ１６
４と同一のFIR パルス整形フィルタ１６５に進む。被濾
波I/Q 信号は両方とも、I/Q デジタル・アナログ変換器
（DAC ）と再構築フィルタ１６８，１６９とを介してさ
らに処理される。次に信号は直角変調器１９０に入り、
RF搬送波上に変調される。線形RF電力増幅器１９５は、
被変調信号を増幅し、送受切換器１９７およびアンテナ
１９９がワイヤレス通信チャネル上に被変調信号の送信
を可能にする。
【０００９】通信システムの受信機部分において、アン
テナ１９９は相補通信装置から被変調信号を受信し、送
受切換器１９７がその信号をRF受信機１１４，復調器１
１６，チャネル・デコーダ１１７および音声コーダ１１
８に送る。その後、オーディオ・スピーカ１１９が音声
コーダ１１８からのベース帯域信号を再生する。
テナ１９９は相補通信装置から被変調信号を受信し、送
受切換器１９７がその信号をRF受信機１１４，復調器１
１６，チャネル・デコーダ１１７および音声コーダ１１
８に送る。その後、オーディオ・スピーカ１１９が音声
コーダ１１８からのベース帯域信号を再生する。
【００１０】図２は、図１に示されるI/Q FIR パルス整
形フィルタ１６４，１６５の入力における従来技術によ
るπ／４DQPSK デジタル変調器の位相配座を示す。図１
に示されるπ／４DQPSK エンコーダ１２０の出力に関し
ては８個の値が許される。許容値は４５度の倍数の角度
で、単位円上に存在する。
形フィルタ１６４，１６５の入力における従来技術によ
るπ／４DQPSK デジタル変調器の位相配座を示す。図１
に示されるπ／４DQPSK エンコーダ１２０の出力に関し
ては８個の値が許される。許容値は４５度の倍数の角度
で、単位円上に存在する。
【００１１】図３は、従来技術によるπ／４DQPSK デジ
タル変調器で用いる有限期間衝撃応答フィルタのブロッ
ク図である。図１に示されるI/Q FIR パルス整形フィル
タ１６４，１６５は、遅延素子，スケーラおよび加算器
を用いて着信信号を処理するFIR フィルタを実現する。
この例では、４倍のオーバーサンプリングを行う３２タ
ップのFIR フィルタを示す。ここで企図されるオーバー
サンプリング法は、通常ゼロ・スタッフィングと呼ばれ
るように各入力信号の間に３つのゼロ符号を加算し、フ
ィルタに対する入力信号を生成する。入力信号は順次に
遅延素子３００１〜３０３１に供給される。未遅延信号
は分岐され、係数スケーラ３５０１によりスケーリング
され、加算器３７０に送られる。第１被遅延信号は、遅
延素子３００の後で分岐され、係数スケーラ３５０２を
用いてスケーリングされ、これも加算器３７０に送られ
る。この遅延−スケーリング手順が遅延素子３００２〜
３０３１および係数スケーラ３５０３〜３５３２によっ
てさらに３０回行われる。係数スケーラ３０５２〜３５
３２は、フィルタの所望のSRRC衝撃応答に対応する値を
有し、これらの値はフィルタの中心に関して対称であ
る。言い換えると、係数スケーラ３５０１内の値A １は
係数スケーラ３５３２内の値H ４に等しく、係数スケー
ラ３５０２内の値A ２は係数スケーラ３５３１内の値H
３に等しく、係数スケーラ３５０３内の値A ３は、係数
スケーラ３５３０内の値H ２に等しく、これが繰り返さ
れる。かくして、独自のフィルタ係数は１６個しかな
い。加算器３７０の出力信号は、入力信号のフィルタの
衝撃応答との畳み込みを表す。しかし、FIR フィルタ
は、図４に示されるような演算集約度が低い別の方法で
も実現することができる。
タル変調器で用いる有限期間衝撃応答フィルタのブロッ
ク図である。図１に示されるI/Q FIR パルス整形フィル
タ１６４，１６５は、遅延素子，スケーラおよび加算器
を用いて着信信号を処理するFIR フィルタを実現する。
この例では、４倍のオーバーサンプリングを行う３２タ
ップのFIR フィルタを示す。ここで企図されるオーバー
サンプリング法は、通常ゼロ・スタッフィングと呼ばれ
るように各入力信号の間に３つのゼロ符号を加算し、フ
ィルタに対する入力信号を生成する。入力信号は順次に
遅延素子３００１〜３０３１に供給される。未遅延信号
は分岐され、係数スケーラ３５０１によりスケーリング
され、加算器３７０に送られる。第１被遅延信号は、遅
延素子３００の後で分岐され、係数スケーラ３５０２を
用いてスケーリングされ、これも加算器３７０に送られ
る。この遅延−スケーリング手順が遅延素子３００２〜
３０３１および係数スケーラ３５０３〜３５３２によっ
てさらに３０回行われる。係数スケーラ３０５２〜３５
３２は、フィルタの所望のSRRC衝撃応答に対応する値を
有し、これらの値はフィルタの中心に関して対称であ
る。言い換えると、係数スケーラ３５０１内の値A １は
係数スケーラ３５３２内の値H ４に等しく、係数スケー
ラ３５０２内の値A ２は係数スケーラ３５３１内の値H
３に等しく、係数スケーラ３５０３内の値A ３は、係数
スケーラ３５３０内の値H ２に等しく、これが繰り返さ
れる。かくして、独自のフィルタ係数は１６個しかな
い。加算器３７０の出力信号は、入力信号のフィルタの
衝撃応答との畳み込みを表す。しかし、FIR フィルタ
は、図４に示されるような演算集約度が低い別の方法で
も実現することができる。
【００１２】図４は、従来技術によるπ／４DQPSK デジ
タル変調器のブロック図である。π／４DQPSK エンコー
ダ４２０は、デジタル・ビット・ストリームから一度に
２つの入力を取り、それを位相シフト・キーイング・ワ
ードに変換する。π／４DQPSK においては符号の位相
は、図２に示される８個の値のうち１つしか占有するこ
とができないので、３ビットのデジタル・ワードc[0]，
c[1]，c[2]は符号の位相を表すことができる。８個の３
ビット位相ワードは、３ｘ８シフト・レジスタ４６１に
収集される。シフト・レジスタの８つのカラムが用いら
れて４倍オーバーサンプリングを行う３２タップFIR フ
ィルタが実現される。図３に示されるような実際の３２
タップFIR フィルタを用いてデジタル・ワードを遅延，
スケーリングおよび加算する代わりに、３２位置を有す
る読み取り専用メモリ（ROM: read-only memory ）ルッ
クアップ・テーブル４６３，I/Q 演算論理ユニット（AL
U: arithmetic logic unit）および累算器４６６，４６
７がFIR フィルタの機能を模倣する。
タル変調器のブロック図である。π／４DQPSK エンコー
ダ４２０は、デジタル・ビット・ストリームから一度に
２つの入力を取り、それを位相シフト・キーイング・ワ
ードに変換する。π／４DQPSK においては符号の位相
は、図２に示される８個の値のうち１つしか占有するこ
とができないので、３ビットのデジタル・ワードc[0]，
c[1]，c[2]は符号の位相を表すことができる。８個の３
ビット位相ワードは、３ｘ８シフト・レジスタ４６１に
収集される。シフト・レジスタの８つのカラムが用いら
れて４倍オーバーサンプリングを行う３２タップFIR フ
ィルタが実現される。図３に示されるような実際の３２
タップFIR フィルタを用いてデジタル・ワードを遅延，
スケーリングおよび加算する代わりに、３２位置を有す
る読み取り専用メモリ（ROM: read-only memory ）ルッ
クアップ・テーブル４６３，I/Q 演算論理ユニット（AL
U: arithmetic logic unit）および累算器４６６，４６
７がFIR フィルタの機能を模倣する。
【００１３】シフト・レジスタ４６１からの８個のワー
ドのそれぞれがROM ルックアップ・テーブル４６３に入
ると、３２の値のうちの１つがテーブルから検索され
る。３２個の値のそれぞれはπ／４DQPSK 符号化された
I/Q 信号に１６個の独自のFIRィルタ係数のうちの１つ
を乗算したものの、２つの可能性のあるゼロ以外の強度
のうち１つを表す。π／４DQPSK 符号化信号の強度は、
図２に示されるように０．７０７または１のどちらかで
ある。ゼロにはどんな値を乗算してもゼロであるので、
ROM ルックアップ・テーブル４６３は、０．７０７また
は１にフィルタ衝撃応答関数の可能な計数値のそれぞれ
を乗算した積を含むだけでよい。
ドのそれぞれがROM ルックアップ・テーブル４６３に入
ると、３２の値のうちの１つがテーブルから検索され
る。３２個の値のそれぞれはπ／４DQPSK 符号化された
I/Q 信号に１６個の独自のFIRィルタ係数のうちの１つ
を乗算したものの、２つの可能性のあるゼロ以外の強度
のうち１つを表す。π／４DQPSK 符号化信号の強度は、
図２に示されるように０．７０７または１のどちらかで
ある。ゼロにはどんな値を乗算してもゼロであるので、
ROM ルックアップ・テーブル４６３は、０．７０７また
は１にフィルタ衝撃応答関数の可能な計数値のそれぞれ
を乗算した積を含むだけでよい。
【００１４】各値がROM ルックアップ・テーブル４６３
を出ると、同相ALU および累算器４６６または直角ALU
および累算器４６７のいずれかに送られる。これらはFI
R フィルタ内の加算機能を実行する。ALU および累算器
の出力は、I/Q DAC および再構築フィルタ４６８，４６
９に送られる。デジタル領域処理のために、ALU および
累算器の出力は再構築フィルタの平滑化動作の利点を受
ける。DAC および再構築フィルタ４６８，４６９の出力
は、直角変調器４９０に進み、ここで信号はRF搬送波上
に変調される。前述のように、被変調信号内のAM成分が
高いピーク対平均値比を生み、電力増幅器効率を強制的
に下げる。
を出ると、同相ALU および累算器４６６または直角ALU
および累算器４６７のいずれかに送られる。これらはFI
R フィルタ内の加算機能を実行する。ALU および累算器
の出力は、I/Q DAC および再構築フィルタ４６８，４６
９に送られる。デジタル領域処理のために、ALU および
累算器の出力は再構築フィルタの平滑化動作の利点を受
ける。DAC および再構築フィルタ４６８，４６９の出力
は、直角変調器４９０に進み、ここで信号はRF搬送波上
に変調される。前述のように、被変調信号内のAM成分が
高いピーク対平均値比を生み、電力増幅器効率を強制的
に下げる。
【００１５】図５は、通信装置内に実現される好適な実
施例による振幅補償付きデジタル変調器のブロック・シ
ステム図である。ここで図示される通信装置５００は無
線電話であるが、テレビジョン，変調器−復調器（モデ
ム），ページャなど他の通信装置も補償付きデジタル変
調器を実現することができる。振幅補償付きデジタル変
調器は、ある所定の目標符号シーケンス内の符号の強度
を増減してピーク対平均値比を小さくする。本実施例に
おいては、エンコーダはπ／４DQPSK エンコーダであ
り、補償は３符号の目標符号シーケンスの中心符号の強
度を０．８だけスケーリングして、被変調信号のピーク
対平均電力比を小さくすることにより実行される。スケ
ーラは、０．８の利得を有する全帯域通過フィルタとす
ることができる。もちろん、この実施例で示されるもの
を他のエンコーダおよび他の補償法で代用することもで
きる。
施例による振幅補償付きデジタル変調器のブロック・シ
ステム図である。ここで図示される通信装置５００は無
線電話であるが、テレビジョン，変調器−復調器（モデ
ム），ページャなど他の通信装置も補償付きデジタル変
調器を実現することができる。振幅補償付きデジタル変
調器は、ある所定の目標符号シーケンス内の符号の強度
を増減してピーク対平均値比を小さくする。本実施例に
おいては、エンコーダはπ／４DQPSK エンコーダであ
り、補償は３符号の目標符号シーケンスの中心符号の強
度を０．８だけスケーリングして、被変調信号のピーク
対平均電力比を小さくすることにより実行される。スケ
ーラは、０．８の利得を有する全帯域通過フィルタとす
ることができる。もちろん、この実施例で示されるもの
を他のエンコーダおよび他の補償法で代用することもで
きる。
【００１６】マイクロフォン５０５はアナログ・オーデ
ィオ信号を受信し、音声コーダ５０６とチャネル・エン
コーダ５０７がこのオーディオ信号をデジタル領域に変
換する。このデジタルビット・ストリームは、シリアル
であろうとパラレルであろうと、π／４DQPSK エンコー
ダ５２０に入り、このエンコーダ５２０が一度に２ビッ
トを、それぞれ８つの可能な位相値のうち１つを有する
I/Q 位相シフト・キーイング・ワードに変換する。好ま
しくは論理ゲートを用いて実現される符号相関装置５３
０は、被変調波形のAM包絡線内に過剰な振幅ピークを起
こす符号シーケンスを求めて入力信号を検証する。符号
相関装置は、エンコーダ５２０に送付された信号も、目
標符号シーケンスに関して符号化された信号も検証する
ことができることに注目されたい。目標符号シーケンス
は、計算またはシミュレーションまたは他の方法を用い
て選択された振幅ピーク閾値を超えることを判定するこ
とができる。目標符号シーケンスの最小長さは１符号で
あり、目標符号シーケンスの長さに上限はない。しか
し、目標符号シーケンスの長さが長くなると、符号相関
装置の実現にはより多くのハードウェアが必要になる。
この例では、目標符号シーケンスは３符号長と選定され
る。
ィオ信号を受信し、音声コーダ５０６とチャネル・エン
コーダ５０７がこのオーディオ信号をデジタル領域に変
換する。このデジタルビット・ストリームは、シリアル
であろうとパラレルであろうと、π／４DQPSK エンコー
ダ５２０に入り、このエンコーダ５２０が一度に２ビッ
トを、それぞれ８つの可能な位相値のうち１つを有する
I/Q 位相シフト・キーイング・ワードに変換する。好ま
しくは論理ゲートを用いて実現される符号相関装置５３
０は、被変調波形のAM包絡線内に過剰な振幅ピークを起
こす符号シーケンスを求めて入力信号を検証する。符号
相関装置は、エンコーダ５２０に送付された信号も、目
標符号シーケンスに関して符号化された信号も検証する
ことができることに注目されたい。目標符号シーケンス
は、計算またはシミュレーションまたは他の方法を用い
て選択された振幅ピーク閾値を超えることを判定するこ
とができる。目標符号シーケンスの最小長さは１符号で
あり、目標符号シーケンスの長さに上限はない。しか
し、目標符号シーケンスの長さが長くなると、符号相関
装置の実現にはより多くのハードウェアが必要になる。
この例では、目標符号シーケンスは３符号長と選定され
る。
【００１７】所定の目標符号シーケンスが検出される
と、符号相関装置５３０は、選択制御線５３５を用い
て、符号シーケンス内の少なくとも１つの符号の振幅ス
ケーリングを、スイッチ５３３，５３６を用いる増幅器
５３４，５３７を通じて指示する。この実施例において
は、目標３符号シーケンスの第２符号の強度は増幅器５
３４，５３７を全帯域通過フィルタとして用いて元の大
きさの０．８に下げる。用途により他のスケーリング値
を用いてもよい。たとえば、モデム用途においては、小
さい符号をスケール・アップすることができる。他の例
においては、ノイズのない通信システムを用いると、
０．５以下の符号のスケーリングを行うことができる。
被変調信号の振幅はπ／４DQPSK 変調においてデータ情
報をもたないので、符号の振幅をスケーリングしても情
報が失われない。所定の目標符号シーケンスが検出され
ない場合は、I/Q 位相シフト・キーイング・ワードがFI
R パルス整形フィルタ５６４，６４６をそのまま通過す
る。
と、符号相関装置５３０は、選択制御線５３５を用い
て、符号シーケンス内の少なくとも１つの符号の振幅ス
ケーリングを、スイッチ５３３，５３６を用いる増幅器
５３４，５３７を通じて指示する。この実施例において
は、目標３符号シーケンスの第２符号の強度は増幅器５
３４，５３７を全帯域通過フィルタとして用いて元の大
きさの０．８に下げる。用途により他のスケーリング値
を用いてもよい。たとえば、モデム用途においては、小
さい符号をスケール・アップすることができる。他の例
においては、ノイズのない通信システムを用いると、
０．５以下の符号のスケーリングを行うことができる。
被変調信号の振幅はπ／４DQPSK 変調においてデータ情
報をもたないので、符号の振幅をスケーリングしても情
報が失われない。所定の目標符号シーケンスが検出され
ない場合は、I/Q 位相シフト・キーイング・ワードがFI
R パルス整形フィルタ５６４，６４６をそのまま通過す
る。
【００１８】次に、補償された符号と未補償の符号との
混合から導かれる複合I/Q 信号がDAC および再構築フィ
ルタ５６８，５６９を通過し、直角変調器５９０に行っ
てRF変調を受ける。被変調信号はRF電力増幅器５９５を
用いて増幅され、送受切換器５９７およびアンテナ５９
９を用いて通信チャネルを介して送信される。増幅器５
３４，５３７により行われ符号相関装置５３０により制
御される振幅補償により、直角変調器５９０の出力にお
いて被変調信号のピーク対平均電力比が小さくなる。か
くして、RF電力増幅器効率が大きくなり、RF電力増幅器
の価格が下がる。
混合から導かれる複合I/Q 信号がDAC および再構築フィ
ルタ５６８，５６９を通過し、直角変調器５９０に行っ
てRF変調を受ける。被変調信号はRF電力増幅器５９５を
用いて増幅され、送受切換器５９７およびアンテナ５９
９を用いて通信チャネルを介して送信される。増幅器５
３４，５３７により行われ符号相関装置５３０により制
御される振幅補償により、直角変調器５９０の出力にお
いて被変調信号のピーク対平均電力比が小さくなる。か
くして、RF電力増幅器効率が大きくなり、RF電力増幅器
の価格が下がる。
【００１９】通信装置５００の受信機部分は図１に示さ
れる受信機部分と同様のものである。アンテナ５９９が
相補通信装置から被変調信号を受信し、送受切換器５９
７が信号をRF受信機５１４，復調器５１６，チャネル・
デコーダ５１７，音声コーダ５１８およびオーディオ・
スピーカ５１９に送る。
れる受信機部分と同様のものである。アンテナ５９９が
相補通信装置から被変調信号を受信し、送受切換器５９
７が信号をRF受信機５１４，復調器５１６，チャネル・
デコーダ５１７，音声コーダ５１８およびオーディオ・
スピーカ５１９に送る。
【００２０】図６は、図５に示されるI/Q FIR パルス整
形フィルタ５６４，５６５の入力において好適な実施例
による振幅補償を行うπ／４DQPSK デジタル変調器の位
相配座を示す。単位円６１０上の８つの許容値は、図２
に図示される値とまったく同じである。単位円６１０上
の値は、図５に示されるFIR パルス整形フィルタ５６
４，５６５に送られる未補償信号を表す。一方で、図５
に示される増幅器５３４，５３７からの振幅補償された
信号は、増幅器のスケーリング値に対応する０．８の半
径を有する円６２０上に存在する。
形フィルタ５６４，５６５の入力において好適な実施例
による振幅補償を行うπ／４DQPSK デジタル変調器の位
相配座を示す。単位円６１０上の８つの許容値は、図２
に図示される値とまったく同じである。単位円６１０上
の値は、図５に示されるFIR パルス整形フィルタ５６
４，５６５に送られる未補償信号を表す。一方で、図５
に示される増幅器５３４，５３７からの振幅補償された
信号は、増幅器のスケーリング値に対応する０．８の半
径を有する円６２０上に存在する。
【００２１】図７は、通信装置内に実現される好適な実
施例によるフィルタ補償付きデジタル変調器のブロック
・システム図である。ここでも通信装置７００は無線電
話であるが、テレビジョン，モデム，ページャなどでも
よい。図５に示されるように目標符号シーケンス内の１
つ以上の符号に対して振幅補償を行う代わりに、フィル
タ補償付きデジタル変調器は、目標符号シーケンス内の
１つ以上の符号を濾波して、被変調信号のピーク対平均
電力比を小さくする。この例では、エンコーダはπ／４
DQPSK エンコーダであり、補償は３符号の目標符号シー
ケンス内の中心符号を低域濾波することにより行われ
る。もちろん、この例で示されるものを他のエンコーダ
および他の濾波法に置き換えることができる。
施例によるフィルタ補償付きデジタル変調器のブロック
・システム図である。ここでも通信装置７００は無線電
話であるが、テレビジョン，モデム，ページャなどでも
よい。図５に示されるように目標符号シーケンス内の１
つ以上の符号に対して振幅補償を行う代わりに、フィル
タ補償付きデジタル変調器は、目標符号シーケンス内の
１つ以上の符号を濾波して、被変調信号のピーク対平均
電力比を小さくする。この例では、エンコーダはπ／４
DQPSK エンコーダであり、補償は３符号の目標符号シー
ケンス内の中心符号を低域濾波することにより行われ
る。もちろん、この例で示されるものを他のエンコーダ
および他の濾波法に置き換えることができる。
【００２２】音声コーダ７０６とチャネル・エンコーダ
７０７がマイクロフォン７０５からのアナログ・オーデ
ィオ信号をデジタル信号に変換する。このデジタル信号
は、シリアルにあるいはパラレルにπ／４DQPSK エンコ
ーダ７２０に送られる。π／４DQPSK エンコーダ７２０
は、入力ビット・ストリームから一度に２ビットを取
り、これを、前述のエンコーダと同様の位相シフト・キ
ーイングを有するパルス・ストリームに変換する。好ま
しくは論理ゲートを用いて実現される符号相関装置７３
０が、エンコーダ７２０に対する入力あるいは被符号化
信号である１つ以上の２ビット着信デジタル・ワードを
分析して、目標符号シーケンスを認識する。目標符号シ
ーケンスは、被変調波形のAM包絡線内に過剰な振幅ピー
クを生成するものと予め定められたシーケンスを表す。
この例では、符号相関装置は被変調信号内のピーク対平
均電力比に貢献する特定の３符号目標符号シーケンスを
捜す。
７０７がマイクロフォン７０５からのアナログ・オーデ
ィオ信号をデジタル信号に変換する。このデジタル信号
は、シリアルにあるいはパラレルにπ／４DQPSK エンコ
ーダ７２０に送られる。π／４DQPSK エンコーダ７２０
は、入力ビット・ストリームから一度に２ビットを取
り、これを、前述のエンコーダと同様の位相シフト・キ
ーイングを有するパルス・ストリームに変換する。好ま
しくは論理ゲートを用いて実現される符号相関装置７３
０が、エンコーダ７２０に対する入力あるいは被符号化
信号である１つ以上の２ビット着信デジタル・ワードを
分析して、目標符号シーケンスを認識する。目標符号シ
ーケンスは、被変調波形のAM包絡線内に過剰な振幅ピー
クを生成するものと予め定められたシーケンスを表す。
この例では、符号相関装置は被変調信号内のピーク対平
均電力比に貢献する特定の３符号目標符号シーケンスを
捜す。
【００２３】選択制御線７３５を通る相関装置７２０の
出力は、スイッチ７３３，７３６を制御する。相関器７
３０が所定の目標符号シーケンスを検出すると、スイッ
チはエンコーダ７２０の出力をI/Q 低域通過補償フィル
タ（LPF ）７３４，７３７に接続する。目標符号シーケ
ンス内の１つ以上の符号を補償濾波することにより、位
相シフト・キーイング信号のピーク値が下がり、これに
よって被変調RF波形のピーク値も下がる。目標符号の位
相は振幅と同様に歪みがあることに注目されたい。ま
た、目標符号シーケンス内の他の符号は補償濾波により
影響を受けることがある。もちろん、補償フィルタの帯
域幅，極および利得は、各用途に合わせることができ
る。相関器７３０が目標符号シーケンスを検出しない場
合は、エンコーダ７２０の出力は、LPF ７３４，７４７
と同じ遅延を有するI/Q 遅延素子７３８，７３９を単純
に通過して、I/Q FIR パルス整形フィルタ７６４，７６
５への入力において信号を同期させる。
出力は、スイッチ７３３，７３６を制御する。相関器７
３０が所定の目標符号シーケンスを検出すると、スイッ
チはエンコーダ７２０の出力をI/Q 低域通過補償フィル
タ（LPF ）７３４，７３７に接続する。目標符号シーケ
ンス内の１つ以上の符号を補償濾波することにより、位
相シフト・キーイング信号のピーク値が下がり、これに
よって被変調RF波形のピーク値も下がる。目標符号の位
相は振幅と同様に歪みがあることに注目されたい。ま
た、目標符号シーケンス内の他の符号は補償濾波により
影響を受けることがある。もちろん、補償フィルタの帯
域幅，極および利得は、各用途に合わせることができ
る。相関器７３０が目標符号シーケンスを検出しない場
合は、エンコーダ７２０の出力は、LPF ７３４，７４７
と同じ遅延を有するI/Q 遅延素子７３８，７３９を単純
に通過して、I/Q FIR パルス整形フィルタ７６４，７６
５への入力において信号を同期させる。
【００２４】次に、補償された符号と未補償の符号との
混合から導かれる複合I/Q 信号がDAC および再構築フィ
ルタ７６８，７６９を通過し、直角変調器７９０，RF電
力増幅器７９５，送受切換器７９７およびアンテナ７９
９に進んで、通信チャネルを介して送信される。低域通
過補償フィルタ７３４，７４７により行われ符号相関装
置７３０により制御されるフィルタ補償により、直角変
調器７９０の出力において被変調信号のピーク対平均電
力比が小さくなる。かくして、RF電力増幅器効率が大き
くなり、RF電力増幅器の価格が下がる。
混合から導かれる複合I/Q 信号がDAC および再構築フィ
ルタ７６８，７６９を通過し、直角変調器７９０，RF電
力増幅器７９５，送受切換器７９７およびアンテナ７９
９に進んで、通信チャネルを介して送信される。低域通
過補償フィルタ７３４，７４７により行われ符号相関装
置７３０により制御されるフィルタ補償により、直角変
調器７９０の出力において被変調信号のピーク対平均電
力比が小さくなる。かくして、RF電力増幅器効率が大き
くなり、RF電力増幅器の価格が下がる。
【００２５】通信装置７００の受信機部分は図１に示さ
れる受信機部分と同様のものである。アンテナ７９９が
相補通信装置から被変調信号を受信し、送受切換器７９
７が信号をRF受信機７１４，復調器７１６，チャネル・
デコーダ７１７，音声コーダ７１８およびオーディオ・
スピーカ７１９に送る。
れる受信機部分と同様のものである。アンテナ７９９が
相補通信装置から被変調信号を受信し、送受切換器７９
７が信号をRF受信機７１４，復調器７１６，チャネル・
デコーダ７１７，音声コーダ７１８およびオーディオ・
スピーカ７１９に送る。
【００２６】図８は、図７に示されるI/Q FIR パルス整
形フィルタ７６４，７６４への入力における好適な実施
例によるフィルタ補償付きπ／４DQPSK デジタル変調器
の位相配座を示す。この位相配座は、フィルタ補償によ
り起こる位相と振幅の多少の歪みを示す。図２に示され
る８つの許容（未補償）値の周囲で単位円８１０上に中
心をもつ多数の許容値が存在する。図７に示されるI/Q
補償フィルタ７３４，７３７は、過剰な位相または振幅
の歪みを避けるよう選定されるので、誤差ベクトル強度
（EVM: error vector magnitude ）と呼ばれる理想的な
未補償値からの偏差はシステム仕様を超えることはな
い。
形フィルタ７６４，７６４への入力における好適な実施
例によるフィルタ補償付きπ／４DQPSK デジタル変調器
の位相配座を示す。この位相配座は、フィルタ補償によ
り起こる位相と振幅の多少の歪みを示す。図２に示され
る８つの許容（未補償）値の周囲で単位円８１０上に中
心をもつ多数の許容値が存在する。図７に示されるI/Q
補償フィルタ７３４，７３７は、過剰な位相または振幅
の歪みを避けるよう選定されるので、誤差ベクトル強度
（EVM: error vector magnitude ）と呼ばれる理想的な
未補償値からの偏差はシステム仕様を超えることはな
い。
【００２７】図９は、好適な実施例による補償付きπ／
４DQPSK デジタル変調器内で用いられる有限期間衝撃応
答フィルタのブロック図を示す。単独の同相FIR フィル
タが、図５に示されるスイッチ５３３，補償増幅器５３
４およびFIR パルス整形フィルタ５６４の切り換え振幅
補償およびパルス整形機能を実行することができる。直
角FIR フィルタは、スイッチ５３６，補償フィルタ５３
７およびFIR パルス整形フィルタ５６５の切り換え振幅
補償およびパルス整形機能を実行することができる。あ
るいは、１つの同相FIR フィルタが、図７に示されるス
イッチ７３３，補償フィルタ７３４，遅延素子７３８お
よびFIR パルス整形フィルタ７６４の切り換え補償フィ
ルタおよびパルス整形機能を実行することができ、直角
FIR フィルタがスイッチ７３６，補償フィルタ７３７，
遅延素子７３９およびFIR パルス整形フィルタ７６５の
切り換え補償フィルタおよびパルス整形機能を実行する
ことができる。この例は、スイッチ，補償装置（振幅補
償の場合もフィルタ補償の場合も）およびFIR パルス整
形フィルタを介して、未補償信号経路および被補償信号
経路に関して４倍のオーバーサンプリングを行う３２タ
ップFIR フィルタを示す。
４DQPSK デジタル変調器内で用いられる有限期間衝撃応
答フィルタのブロック図を示す。単独の同相FIR フィル
タが、図５に示されるスイッチ５３３，補償増幅器５３
４およびFIR パルス整形フィルタ５６４の切り換え振幅
補償およびパルス整形機能を実行することができる。直
角FIR フィルタは、スイッチ５３６，補償フィルタ５３
７およびFIR パルス整形フィルタ５６５の切り換え振幅
補償およびパルス整形機能を実行することができる。あ
るいは、１つの同相FIR フィルタが、図７に示されるス
イッチ７３３，補償フィルタ７３４，遅延素子７３８お
よびFIR パルス整形フィルタ７６４の切り換え補償フィ
ルタおよびパルス整形機能を実行することができ、直角
FIR フィルタがスイッチ７３６，補償フィルタ７３７，
遅延素子７３９およびFIR パルス整形フィルタ７６５の
切り換え補償フィルタおよびパルス整形機能を実行する
ことができる。この例は、スイッチ，補償装置（振幅補
償の場合もフィルタ補償の場合も）およびFIR パルス整
形フィルタを介して、未補償信号経路および被補償信号
経路に関して４倍のオーバーサンプリングを行う３２タ
ップFIR フィルタを示す。
【００２８】入力信号が順次に遅延素子９００１〜９０
３１に供給される。未遅延信号は分岐され、回路９３０
１内に向けられ、加算器９７０に送られる。第１被遅延
信号は遅延素子９００１の後で分岐され、回路９３０２
内に向けられ、これも加算器９７０に送られる。この遅
延およびスケーリング手順が遅延素子９００２〜９０３
１と回路９３０３〜９３３２を介してさらに３０回起こ
り、加算器９７０の出力に複合信号を生成する。
３１に供給される。未遅延信号は分岐され、回路９３０
１内に向けられ、加算器９７０に送られる。第１被遅延
信号は遅延素子９００１の後で分岐され、回路９３０２
内に向けられ、これも加算器９７０に送られる。この遅
延およびスケーリング手順が遅延素子９００２〜９０３
１と回路９３０３〜９３３２を介してさらに３０回起こ
り、加算器９７０の出力に複合信号を生成する。
【００２９】各回路９３０１〜９３３２は、少なくとも
２つの係数スケーラと、制御バス９９０により制御され
る選択機構とを備える。例として回路９３０１をあげる
と、第１係数スケーラ９５０１は図３に示される値A １
と同様の未補償フィルタ係数を表す値A １１を備える。
回路９３０１も第２係数スケーラ９６０１を備え、これ
は被補償フィルタ係数（振幅補償またはフィルタ補償の
いずれか）を表す値A２を備える。制御バス９９０によ
り制御される二極スイッチなどの選択機構９４０１は、
スケーリングされたどの値が加算器９７０に送られるか
を指示する。加算器９７０の出力は、補償と未補償の両
方のフィルタ係数を含む複合信号である。
２つの係数スケーラと、制御バス９９０により制御され
る選択機構とを備える。例として回路９３０１をあげる
と、第１係数スケーラ９５０１は図３に示される値A １
と同様の未補償フィルタ係数を表す値A １１を備える。
回路９３０１も第２係数スケーラ９６０１を備え、これ
は被補償フィルタ係数（振幅補償またはフィルタ補償の
いずれか）を表す値A２を備える。制御バス９９０によ
り制御される二極スイッチなどの選択機構９４０１は、
スケーリングされたどの値が加算器９７０に送られるか
を指示する。加算器９７０の出力は、補償と未補償の両
方のフィルタ係数を含む複合信号である。
【００３０】選択機構９４０１が２つのスケーリングさ
れた信号のうち１つを選択するために１対の係数スケー
ラ９５０１，９６０１の出力に示されるが、代替法とし
て選択機構を１対の係数スケーラの入力まで移動させ、
どの係数スケーラが遅延線から入力を受信するかを判定
することもできる。このとき、両スケーラの出力は加算
器９７０に送られる。あるいは、別の代替法として、１
対の係数スケーラの入力にあるスイッチと１対の係数ス
ケーラの出力にあるスイッチの２つのスイッチを用いる
こともある。回路９３０１を種々の他の方法で実現し
て、遅延線信号によりスケーリングされた未補償または
補償されたフィルタ係数を加算器９７０に提供すること
ができる。また、ゼロ・スタッフィングを用いて４倍オ
ーバーサンプリングを実行し、４個ずつの回路集合９３
０１〜９３０４，９３０５〜９３０８，．．．，９３２
５〜９３２８，９３２９〜９３３２内の４つの選択機構
９４０１〜９４０４，９４０５〜９４０８，．．．，９
４２５〜９４２８，９４２９〜９４３２の各集合を共に
制御することもできる。
れた信号のうち１つを選択するために１対の係数スケー
ラ９５０１，９６０１の出力に示されるが、代替法とし
て選択機構を１対の係数スケーラの入力まで移動させ、
どの係数スケーラが遅延線から入力を受信するかを判定
することもできる。このとき、両スケーラの出力は加算
器９７０に送られる。あるいは、別の代替法として、１
対の係数スケーラの入力にあるスイッチと１対の係数ス
ケーラの出力にあるスイッチの２つのスイッチを用いる
こともある。回路９３０１を種々の他の方法で実現し
て、遅延線信号によりスケーリングされた未補償または
補償されたフィルタ係数を加算器９７０に提供すること
ができる。また、ゼロ・スタッフィングを用いて４倍オ
ーバーサンプリングを実行し、４個ずつの回路集合９３
０１〜９３０４，９３０５〜９３０８，．．．，９３２
５〜９３２８，９３２９〜９３３２内の４つの選択機構
９４０１〜９４０４，９４０５〜９４０８，．．．，９
４２５〜９４２８，９４２９〜９４３２の各集合を共に
制御することもできる。
【００３１】係数スケーラ９５０１〜９５３２は、フィ
ルタの所望の未補償衝撃応答に対応する値を有する。係
数スケーラ９６０１〜９６３２はフィルタの所望の補償
衝撃応答に対応する値を有する。制御バス９９０上の３
２の制御信号は、別々に各選択機構９４０１〜９４３２
を制御するので、各ビットはフィルタ内を伝播すると未
補償係数スケーラ９５０１〜９５３２か、あるいは未補
償係数スケーラ９６０１〜９６３２に一貫して接続され
る。このフィルタは、２つの従来のFIR フィルタ（１つ
は未補償、１つは補償）を時間的に挟み込む方法を示
す。しかし、この時間的挟み込みが行われるFIR フィル
タは、図１０に示される、より演算集約度の低い別の方
法で実現することができる。
ルタの所望の未補償衝撃応答に対応する値を有する。係
数スケーラ９６０１〜９６３２はフィルタの所望の補償
衝撃応答に対応する値を有する。制御バス９９０上の３
２の制御信号は、別々に各選択機構９４０１〜９４３２
を制御するので、各ビットはフィルタ内を伝播すると未
補償係数スケーラ９５０１〜９５３２か、あるいは未補
償係数スケーラ９６０１〜９６３２に一貫して接続され
る。このフィルタは、２つの従来のFIR フィルタ（１つ
は未補償、１つは補償）を時間的に挟み込む方法を示
す。しかし、この時間的挟み込みが行われるFIR フィル
タは、図１０に示される、より演算集約度の低い別の方
法で実現することができる。
【００３２】図１０は、好適な実施例による補償付きπ
／４DQPSK デジタル変調器１０００のブロック図であ
る。π／４DQPSK エンコーダ１０２０は、一度に１つの
入力ビットを取り、それを３ビットc[0],c[1],c[2]を有
する位相シフト・キーイング・ワードに変換する。この
ワードは、図６または図８に示される８つの角度のうち
の１つを定義する。入力ビット・ストリームはシリアル
でもパラレルでもよい。符号相関装置１０３０は、所定
の目標符号シーケンスに関して着信ビットを検査する。
目標符号シーケンスがあると、符号相関装置１０３０か
らの出力ビットs[0]がその状態を変化させ、特定の符号
が補償されるべきことを示す。補償は振幅補償でもフィ
ルタ補償でもよい。８個の３ビット位相ワードは３ｘ９
シフト・レジスタ１０６１内に収集され、８個の補償ビ
ットが１x ８シフト・レジスタ１０３１内に収集され
る。シフト・レジスタ内の８つのカラムを用いて、４倍
オーバーサンプリングを行う３２タップFIR フィルタを
構築する。演算集約的である、図９に示される実際のFI
R フィルタを用いてデジタル・ワードの遅延，スケーリ
ングおよび加算を行う代わりに、６４位置を含むROM ル
ックアップ・テーブル１０６３と、I/Q 演算論理ユニッ
ト（ALU ）および累算器１０６６，１０６７とがFIR フ
ィルタの機能を模倣する。
／４DQPSK デジタル変調器１０００のブロック図であ
る。π／４DQPSK エンコーダ１０２０は、一度に１つの
入力ビットを取り、それを３ビットc[0],c[1],c[2]を有
する位相シフト・キーイング・ワードに変換する。この
ワードは、図６または図８に示される８つの角度のうち
の１つを定義する。入力ビット・ストリームはシリアル
でもパラレルでもよい。符号相関装置１０３０は、所定
の目標符号シーケンスに関して着信ビットを検査する。
目標符号シーケンスがあると、符号相関装置１０３０か
らの出力ビットs[0]がその状態を変化させ、特定の符号
が補償されるべきことを示す。補償は振幅補償でもフィ
ルタ補償でもよい。８個の３ビット位相ワードは３ｘ９
シフト・レジスタ１０６１内に収集され、８個の補償ビ
ットが１x ８シフト・レジスタ１０３１内に収集され
る。シフト・レジスタ内の８つのカラムを用いて、４倍
オーバーサンプリングを行う３２タップFIR フィルタを
構築する。演算集約的である、図９に示される実際のFI
R フィルタを用いてデジタル・ワードの遅延，スケーリ
ングおよび加算を行う代わりに、６４位置を含むROM ル
ックアップ・テーブル１０６３と、I/Q 演算論理ユニッ
ト（ALU ）および累算器１０６６，１０６７とがFIR フ
ィルタの機能を模倣する。
【００３３】シフト・レジスタからの８個のワードのそ
れぞれがROM ルックアップ・テーブル１０６３に入る
と、テーブルから６４個の値のうち１つが検索される。
３２個の位置は図４に示されるルックアップ・テーブル
４６３内の３２個の位置と同じであるが、追加の３２個
の位置は、２つの可能な非ゼロの位相強度に補償付きパ
ルス整形を行う１６個の追加の係数を乗算した値のそれ
ぞれを表す。各スケーリング項がROM ルックアップ・テ
ーブル１０６３を出ると、同相ALU および累算器１０６
６または直角ALU および累算器１０６７のいずれか一方
に送られ、そこでFIR フィルタの加算機能が実行され
る。ALU と累算器１０６６，１０６７の出力はI/Q DAC
および反偽信号フィルタ（anti-aliasing filter）１０
６８，１０６９に送られる。次にこの信号は、直角変調
器１０９０に送られ、RF搬送波上に変調される。直角変
調器１０９０の出力は、被変調信号内のAM成分が小さく
なっており、そのためにピーク対平均値比が下がり、電
力増幅器効率が上がる。さらに、LPF 補償により、一般
的にACP が下がるが、振幅補償では必ずしもACP は下が
らない。
れぞれがROM ルックアップ・テーブル１０６３に入る
と、テーブルから６４個の値のうち１つが検索される。
３２個の位置は図４に示されるルックアップ・テーブル
４６３内の３２個の位置と同じであるが、追加の３２個
の位置は、２つの可能な非ゼロの位相強度に補償付きパ
ルス整形を行う１６個の追加の係数を乗算した値のそれ
ぞれを表す。各スケーリング項がROM ルックアップ・テ
ーブル１０６３を出ると、同相ALU および累算器１０６
６または直角ALU および累算器１０６７のいずれか一方
に送られ、そこでFIR フィルタの加算機能が実行され
る。ALU と累算器１０６６，１０６７の出力はI/Q DAC
および反偽信号フィルタ（anti-aliasing filter）１０
６８，１０６９に送られる。次にこの信号は、直角変調
器１０９０に送られ、RF搬送波上に変調される。直角変
調器１０９０の出力は、被変調信号内のAM成分が小さく
なっており、そのためにピーク対平均値比が下がり、電
力増幅器効率が上がる。さらに、LPF 補償により、一般
的にACP が下がるが、振幅補償では必ずしもACP は下が
らない。
【００３４】好適な実施例による補償の実現に最小限の
追加のハードウェアしか必要とされないことに注目され
たい。信号のEVM は、一般に補償により大きくなるが、
振幅補償は、EVM に対してLPF 補償より悪い影響を与え
る。しかし、ROM ルックアップ・テーブル１０６３に関
して補償係数を賢明に選択すると、システムのEVM がシ
ステム仕様を超えないようにすることができる。
追加のハードウェアしか必要とされないことに注目され
たい。信号のEVM は、一般に補償により大きくなるが、
振幅補償は、EVM に対してLPF 補償より悪い影響を与え
る。しかし、ROM ルックアップ・テーブル１０６３に関
して補償係数を賢明に選択すると、システムのEVM がシ
ステム仕様を超えないようにすることができる。
【００３５】またデジタル変調器を拡張して、多重レベ
ルの補償を実現することもできる。たとえば、図９に図
示される各回路９３０１〜９３３２に追加の係数スケー
ラを足して、Ｎ極スイッチが制御バス９９０の指示に従
って、未補償係数スケーラ，補償−１係数スケーラ，補
償−２係数スケーラ，．．．，補償−Ｎ係数スケーラの
出力の間で選択することもできる。
ルの補償を実現することもできる。たとえば、図９に図
示される各回路９３０１〜９３３２に追加の係数スケー
ラを足して、Ｎ極スイッチが制御バス９９０の指示に従
って、未補償係数スケーラ，補償−１係数スケーラ，補
償−２係数スケーラ，．．．，補償−Ｎ係数スケーラの
出力の間で選択することもできる。
【００３６】かくして補償付きデジタル変調器は、従来
のデジタル変調器の利点を保持して、なおかつ送信機の
寸法と電力消費とを抑え、隣接チャネル電力特性を改善
することができる。補償付きデジタル変調器の特定の構
成部品と機能とが上記に説明されたが、本発明の精神と
範囲内で当業者はこれより少ないあるいは追加の機能を
採用することができる。本発明は添付の請求項によって
のみ制限されるべきものである。
のデジタル変調器の利点を保持して、なおかつ送信機の
寸法と電力消費とを抑え、隣接チャネル電力特性を改善
することができる。補償付きデジタル変調器の特定の構
成部品と機能とが上記に説明されたが、本発明の精神と
範囲内で当業者はこれより少ないあるいは追加の機能を
採用することができる。本発明は添付の請求項によって
のみ制限されるべきものである。
【図１】通信システム内に実現される従来技術のπ／４
DQPSK デジタル変調器のブロック・システム図である。
DQPSK デジタル変調器のブロック・システム図である。
【図２】I/Q FIR パルス整形フィルタの入力における従
来技術のπ／４DQPSK デジタル変調器の位相配座を示
す。
来技術のπ／４DQPSK デジタル変調器の位相配座を示
す。
【図３】従来技術のπ／４DQPSK デジタル変調器に用い
る有限期間衝撃応答フィルタのブロック図である。
る有限期間衝撃応答フィルタのブロック図である。
【図４】従来技術のπ／４DQPSK デジタル変調器のブロ
ック図である。
ック図である。
【図５】通信装置内に実現される好適な実施例による振
幅補償付きデジタル変調器のブロック・システム図であ
る。
幅補償付きデジタル変調器のブロック・システム図であ
る。
【図６】I/Q FIR パルス整形フィルタの入力における好
適な実施例による振幅補償付きπ／４DQPSK デジタル変
調器の位相配座を示す。
適な実施例による振幅補償付きπ／４DQPSK デジタル変
調器の位相配座を示す。
【図７】通信装置内に実現される好適な実施例によるフ
ィルタ補償付きデジタル変調器のブロック・システム図
である。
ィルタ補償付きデジタル変調器のブロック・システム図
である。
【図８】I/Q FIR パルス整形フィルタの入力における好
適な実施例によるフィルタ補償付きπ／４DQPSK デジタ
ル変調器の位相配座を示す。
適な実施例によるフィルタ補償付きπ／４DQPSK デジタ
ル変調器の位相配座を示す。
【図９】好適な実施例による補償付きπ／４DQPSK デジ
タル変調器で用いる有限期間衝撃応答フィルタのブロッ
ク図である。
タル変調器で用いる有限期間衝撃応答フィルタのブロッ
ク図である。
【図１０】好適な実施例による補償付きπ／４DQPSK デ
ジタル変調器のブロック図である。
ジタル変調器のブロック図である。
７００ 通信装置 ７０５ マイクロフォン ７０６，７１８ 音声コーダ ７０７ チャネル・エンコーダ ７１４ RF受信機 ７１６ 復調器 ７１７ チャネル・デコーダ ７１９ スピーカ ７２０ π／４DQPSK エンコーダ ７３０ 符号相関装置 ７３３，７３６ スイッチ ７３４，７３７ 補償フィルタ ７３５ 選択制御線 ７３８，７３９ 遅延素子 ７６４，７６５ I/Q パルス整形フィルタ ７６８，７６９ DAC および再構築フィルタ ７９０ 直角変調器 ７９５ RF電力増幅器 ７９７ 送受切換器 ７９９ アンテナ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テリー・エル・フラン アメリカ合衆国イリノイ州ブルーミングデ ール、スターリング・レーン250
Claims (10)
- 【請求項１】 補償付きデジタル変調器であって：入力
信号を被符号化信号に変換するエンコーダ；前記エンコ
ーダに結合されて、前記入力信号内の所定の目標符号シ
ーケンスを識別し、選択信号を生成する符号相関装置；
前記符号相関装置に結合されて、前記選択信号による指
示に従い前記被符号化信号の一部分を濾波して複合信号
を生成する補償回路；前記補償回路に結合されたパルス
整形フィルタ；および前記パルス整形フィルタに結合さ
れた変調器；によって構成されることを特徴とする補償
付きデジタル変調器。 - 【請求項２】 前記補償回路が前記被符号化信号の一部
分の振幅を調整する請求項１記載の補償付きデジタル変
調器。 - 【請求項３】 前記補償回路が前記被符号化信号の一部
分の位相を調整する請求項１記載の補償付きデジタル変
調器。 - 【請求項４】 前記補償回路が低域通過フィルタによっ
て構成される請求項１記載の補償付きデジタル変調器。 - 【請求項５】 前記補償回路および前記パルス整形フィ
ルタが単一のフィルタを用いて実現される請求項１記載
の補償付きデジタル変調器。 - 【請求項６】 前記単一フィルタが有限期間衝撃応答フ
ィルタである請求項５記載の補償付きデジタル変調器。 - 【請求項７】 前記有限期間衝撃応答フィルタが：前記
被符号化信号を記憶する記憶素子；前記記憶素子に結合
されて、未補償フィルタ係数に符号化信号の強度を乗算
したものと、補償されたフィルタ係数に被符号化信号の
強度を乗算したものとを表す値を記憶するメモリ素子；
および前記メモリ素子に結合されて、前記メモリ素子か
らの値を加算する加算素子；によって構成される請求項
６記載の補償付きデジタル変調器。 - 【請求項８】 少なくとも第１ビットと第２ビットとを
有するデジタル信号を受信する第１遅延素子を有する遅
延線；前記第１遅延素子への入力において、前記遅延線
に結合され：第１スケーラ；第２スケーラ；および前記
第１スケーラと前記第２スケーラとの間に結合されて、
第１制御信号により制御される第１選択機構；によって
構成される第１回路；前記第１遅延素子への出力におい
て、前記遅延線に結合され：第３スケーラ；第４スケー
ラ；および前記第３スケーラと前記第４スケーラとの間
に結合されて、第２制御信号により制御される第２選択
機構；によって構成される第２回路；および前記第１回
路および前記第２回路に結合された加算器であって、前
記第１制御信号が前記第１選択機構に対して前記第１ス
ケーラからの前記デジタル信号を前記加算器に結合する
か、あるいは前記第２スケーラからの前記デジタル信号
を前記加算器に結合するように指示し、前記第２制御信
号が前記第２選択機構に対して前記第３スケーラからの
前記デジタル信号を前記加算器に結合するか、あるいは
前記第４スケーラからの前記デジタル信号を前記加算器
に結合するように指示する加算器；によって構成される
ことを特徴とする有限期間衝撃応答フィルタ。 - 【請求項９】 前記遅延線内の前記第１遅延素子の出力
に結合された第２遅延素子；および前記第２遅延素子の
出力において前記遅延線に結合された第３回路であっ
て：第５スケーラ；第６スケーラ；および前記第５スケ
ーラと前記第６スケーラとの間に結合され、第３制御信
号により制御される第３選択機構；によってさらに構成
される有限期間衝撃応答フィルタであって、前記加算器
が前記第３回路にも結合され、前記第３制御信号が前記
第３選択機構に対して前記第５スケーラからの前記デジ
タル信号を前記加算器に結合するか、あるいは前記第６
スケーラからの前記デジタル信号を前記加算器に結合す
るように指示する請求項８記載の有限期間衝撃応答フィ
ルタ。 - 【請求項１０】 複合信号を変調する方法であって：入
力信号を被符号化信号に変換する段階；前記入力信号内
の所定の目標符号シーケンスを識別し、選択信号を生成
する段階；前記選択信号の指示に従って前記被符号化信
号の一部分を濾波して、複合信号を生成する段階；およ
び前記複合信号を変調する段階；によって構成されるこ
とを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/694,004 US5930299A (en) | 1996-08-08 | 1996-08-08 | Digital modulator with compensation and method therefor |
| US694004 | 1996-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093448A true JPH1093448A (ja) | 1998-04-10 |
| JP4097746B2 JP4097746B2 (ja) | 2008-06-11 |
Family
ID=24787039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22189997A Expired - Fee Related JP4097746B2 (ja) | 1996-08-08 | 1997-08-04 | 補償付きデジタル変調器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5930299A (ja) |
| JP (1) | JP4097746B2 (ja) |
| CN (1) | CN1099181C (ja) |
| MX (1) | MX9705998A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010794A (ja) * | 2008-06-24 | 2010-01-14 | Sony Corp | 変調回路、変調方法、プログラム、および通信装置 |
| JP2017516350A (ja) * | 2014-03-26 | 2017-06-15 | ノキア ソリューションズ アンド ネットワークス オサケユキチュア | カバレージ改善のための低ｐａｐｒ変調 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6347051B2 (en) * | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
| US6031431A (en) * | 1997-11-07 | 2000-02-29 | Hitachi America, Ltd. | Methods and apparatus for implementing modulators and programmable filters |
| US6240081B1 (en) * | 1998-01-15 | 2001-05-29 | Denso Corporation | Multicode CDMA transmitter with improved signal processing |
| US7079584B2 (en) | 1998-08-10 | 2006-07-18 | Kamilo Feher | OFDM, CDMA, spread spectrum, TDMA, cross-correlated and filtered modulation |
| US6470055B1 (en) * | 1998-08-10 | 2002-10-22 | Kamilo Feher | Spectrally efficient FQPSK, FGMSK, and FQAM for enhanced performance CDMA, TDMA, GSM, OFDN, and other systems |
| JP3574755B2 (ja) * | 1999-02-12 | 2004-10-06 | シャープ株式会社 | π／４シフトＱＰＳＫ変調器および通信装置 |
| JP2003503934A (ja) * | 1999-06-30 | 2003-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｃｄｍａ移動無線システムにおいてバンドルされたチャネルを介する伝送 |
| GB9920325D0 (en) | 1999-08-28 | 1999-11-03 | Koninkl Philips Electronics Nv | Broadcast facility |
| US7061990B2 (en) * | 2000-07-21 | 2006-06-13 | Pmc-Sierra Inc. | Systems and methods for the dynamic range compression of multi-bearer single-carrier and multi-carrier waveforms |
| JP4722266B2 (ja) * | 2000-08-16 | 2011-07-13 | 富士通セミコンダクター株式会社 | オーバサンプリングｆｉｒフィルタ、オーバサンプリングｆｉｒフィルタの制御方法、およびオーバサンプリングｆｉｒフィルタを有する半導体集積回路、オーバサンプリングｆｉｒフィルタでフィルタリングされたデータを送信する通信システム |
| AU2002214922A1 (en) * | 2000-08-31 | 2002-04-08 | Huawei Technologies Co., Ltd. | Method and apparatuses of 8psk modulation |
| WO2002060146A1 (en) * | 2001-01-26 | 2002-08-01 | Nokia Corporation | Method of implementing modulation and modulator |
| EP1253757A1 (en) * | 2001-04-23 | 2002-10-30 | Lucent Technologies Inc. | Phase shift keying (PSK) modulator capable of reducing the peak to average power ratio |
| US7046973B2 (en) * | 2001-06-01 | 2006-05-16 | Nokia Corporation | Method and circuitry for high power amplifiers with voltage conversion to avoid performance degradation, system shutdown and permanent damage in case of worst case data pattern |
| US7065145B2 (en) * | 2001-06-05 | 2006-06-20 | Lucent Technologies Inc. | Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS) |
| KR100547843B1 (ko) * | 2001-07-13 | 2006-02-01 | 삼성전자주식회사 | 이동통신 시스템의 송신전력 제어장치 및 방법 |
| US8331490B2 (en) * | 2001-10-22 | 2012-12-11 | Panasonic Corporation | Methods and apparatus for conditioning communications signals based on detection of high-frequency events in polar domain |
| US20070211829A1 (en) * | 2001-10-22 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for pulse optimization for non-linear filtering |
| US7054385B2 (en) * | 2001-10-22 | 2006-05-30 | Tropian, Inc. | Reduction of average-to-minimum power ratio in communications signals |
| US7079588B1 (en) * | 2001-12-21 | 2006-07-18 | Raytheon Company | Method and apparatus for processing signals in an array antenna system |
| MXPA04008840A (es) * | 2002-03-19 | 2004-11-26 | Thomson Licensing Sa | Algoritmo de rebanado para esquemas de ecualizacion de modulacion de multiples niveles. |
| US6735554B2 (en) * | 2002-05-16 | 2004-05-11 | Tektronix, Inc. | Method and apparatus for representing complex vector data |
| TWI240522B (en) * | 2002-09-18 | 2005-09-21 | Mediatek Inc | Reduced memory architecture for edge modulator |
| GB2401516A (en) * | 2003-04-17 | 2004-11-10 | Univ Southampton | Peak-to-average power ratio reduction by subtracting shaped pulses from a baseband signal |
| KR100513042B1 (ko) * | 2003-10-29 | 2005-09-06 | 한국전자통신연구원 | 지상파 디지털 텔레비젼 방송 시스템에서 동일채널중계기의 시간지연을 줄이기 위한 변조 장치 |
| US8332058B2 (en) * | 2003-12-30 | 2012-12-11 | Sennheiser Electronic Gmbh & Co. Kg | Digital microphone |
| US7995648B2 (en) * | 2004-04-09 | 2011-08-09 | Trident Microsystems (Far East) Ltd. | Advanced digital receiver |
| US8126083B2 (en) * | 2004-04-09 | 2012-02-28 | Trident Microsystems (Far East) Ltd. | Apparatus for and method of controlling a sampling frequency of a sampling device |
| US7599327B2 (en) | 2004-06-24 | 2009-10-06 | Motorola, Inc. | Method and apparatus for accessing a wireless communication system |
| US6987473B1 (en) * | 2004-07-27 | 2006-01-17 | Raytheon Company | Digital signal-rate converter and systems incorporating same |
| US20080298518A1 (en) * | 2004-08-12 | 2008-12-04 | Gopalan Krishnamurthy | Automatic Gain Control Unit of a Receiver |
| DE102004042368B4 (de) * | 2004-09-01 | 2009-12-17 | Infineon Technologies Ag | Digitales Filter zur sendeseitigen Pulsformung |
| DE102004050648A1 (de) * | 2004-10-18 | 2006-04-20 | Rohde & Schwarz Gmbh & Co. Kg | Anordnung zur synchronen Ausgabe von in zwei oder mehr Digitale/Analog-Wandlern erzeugten Analogsignalen |
| US7907671B2 (en) | 2004-12-03 | 2011-03-15 | Motorola Mobility, Inc. | Method and system for scaling a multi-channel signal |
| US8208527B2 (en) * | 2007-01-30 | 2012-06-26 | California Institute Of Technology | Scalable reconfigurable concurrent filter for wide-bandwidth communication |
| US8897393B1 (en) | 2007-10-16 | 2014-11-25 | Marvell International Ltd. | Protected codebook selection at receiver for transmit beamforming |
| US8542725B1 (en) | 2007-11-14 | 2013-09-24 | Marvell International Ltd. | Decision feedback equalization for signals having unequally distributed patterns |
| US8565325B1 (en) | 2008-03-18 | 2013-10-22 | Marvell International Ltd. | Wireless device communication in the 60GHz band |
| US8761261B1 (en) | 2008-07-29 | 2014-06-24 | Marvell International Ltd. | Encoding using motion vectors |
| US8498342B1 (en) | 2008-07-29 | 2013-07-30 | Marvell International Ltd. | Deblocking filtering |
| US8681893B1 (en) * | 2008-10-08 | 2014-03-25 | Marvell International Ltd. | Generating pulses using a look-up table |
| US8520771B1 (en) | 2009-04-29 | 2013-08-27 | Marvell International Ltd. | WCDMA modulation |
| US8259830B1 (en) | 2009-10-14 | 2012-09-04 | Google Inc. | Simultaneous use of multiple radio frequency channels |
| US8761304B2 (en) * | 2009-12-17 | 2014-06-24 | Electronics And Telecommunications Research Institute | Apparatus and method for processing digital transmission/reception signals to correct in-band gain flatness |
| US8711760B2 (en) * | 2010-03-26 | 2014-04-29 | Intel Corporation | Method and apparatus to adjust received signal |
| US8817771B1 (en) | 2010-07-16 | 2014-08-26 | Marvell International Ltd. | Method and apparatus for detecting a boundary of a data frame in a communication network |
| EP2608401B1 (fr) * | 2011-12-21 | 2019-03-27 | EM Microelectronic-Marin SA | Circuit de transmission de signaux RF ASK avec adaptation des flancs des signaux de données |
| US8923364B1 (en) | 2013-03-13 | 2014-12-30 | Google Inc. | Transmitting data over discontiguous portions of radio frequency spectrum |
| WO2017178871A1 (en) * | 2016-04-15 | 2017-10-19 | Indian Institute Of Technology Hyderabad | Method and transmitter for generating a waveform with optimized papr |
| CN112019471A (zh) * | 2019-05-30 | 2020-12-01 | 中兴通讯股份有限公司 | 一种基于多相结构的削峰方法、装置及计算机存储介质 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1238368A (en) * | 1983-10-14 | 1988-06-21 | Takayuki Ozaki | Digital radio receiving apparatus |
| JPS6153839A (ja) | 1984-08-23 | 1986-03-17 | Sony Corp | 波形整形装置 |
| US4766561A (en) | 1986-06-26 | 1988-08-23 | Motorola, Inc. | Method and apparatus for implementing multiple filters with shared components |
| US4837723A (en) | 1987-01-30 | 1989-06-06 | Amoco Corporation | Method and apparatus for continuous time-variant digital filtering |
| US5157693A (en) * | 1991-04-01 | 1992-10-20 | Motorola, Inc. | Digital modulation circuit |
| US5182633A (en) | 1991-04-12 | 1993-01-26 | Abekas Video Systems, Inc. | Video sample rate converter |
| US5303263A (en) * | 1991-06-25 | 1994-04-12 | Oki Electric Industry Co., Ltd. | Transmission channel characteristic equalizer |
| US5640417A (en) * | 1991-10-04 | 1997-06-17 | Harris Canada, Inc. | QAM detector which compensates for received symbol distortion induced by a cellular base station |
| US5495501A (en) * | 1992-09-02 | 1996-02-27 | Fujitsu Limited | Communication system including a digital roll-off filter |
| US5311459A (en) | 1992-09-17 | 1994-05-10 | Eastman Kodak Company | Selectively configurable integrated circuit device for performing multiple digital signal processing functions |
| US5590155A (en) * | 1992-10-30 | 1996-12-31 | Kabushiki Kaisha Toshiba | Equipment for generating a transmit signal from first and second digital signals |
| JPH07123027A (ja) * | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | ディジタル加入者線伝送装置 |
| US5671252A (en) * | 1994-09-21 | 1997-09-23 | Analog Devices, Inc. | Sampled data read channel utilizing charge-coupled devices |
-
1996
- 1996-08-08 US US08/694,004 patent/US5930299A/en not_active Expired - Lifetime
-
1997
- 1997-08-04 CN CN97115077.XA patent/CN1099181C/zh not_active Expired - Fee Related
- 1997-08-04 JP JP22189997A patent/JP4097746B2/ja not_active Expired - Fee Related
- 1997-08-06 MX MX9705998A patent/MX9705998A/es not_active IP Right Cessation
-
1999
- 1999-05-26 US US09/320,041 patent/US6421379B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010794A (ja) * | 2008-06-24 | 2010-01-14 | Sony Corp | 変調回路、変調方法、プログラム、および通信装置 |
| US7898351B2 (en) | 2008-06-24 | 2011-03-01 | Sony Corporation | Modulation circuit, modulation method, program and communication apparatus |
| JP2017516350A (ja) * | 2014-03-26 | 2017-06-15 | ノキア ソリューションズ アンド ネットワークス オサケユキチュア | カバレージ改善のための低ｐａｐｒ変調 |
Also Published As
| Publication number | Publication date |
|---|---|
| MX9705998A (es) | 1998-02-28 |
| US6421379B1 (en) | 2002-07-16 |
| CN1175836A (zh) | 1998-03-11 |
| JP4097746B2 (ja) | 2008-06-11 |
| CN1099181C (zh) | 2003-01-15 |
| US5930299A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4097746B2 (ja) | 補償付きデジタル変調器 | |
| MXPA97005998A (en) | Digital modulator with compensation | |
| EP0904650B1 (en) | Transmitter for qam encoded data | |
| US6973141B1 (en) | Flexible multimode QAM modulator | |
| US7110433B2 (en) | Spread spectrum, cross-correlated and filtered modulated systems | |
| US8693523B2 (en) | QAM CDMA and TDMA communication methods | |
| US7079584B2 (en) | OFDM, CDMA, spread spectrum, TDMA, cross-correlated and filtered modulation | |
| US8259832B2 (en) | QAM and GMSK modulation methods | |
| US7440488B2 (en) | TDMA, spread spectrum RF agile filtered signal transmission | |
| US5386202A (en) | Data communication modulation with managed intersymbol interference | |
| US20040047430A1 (en) | Nyquist filter and method | |
| WO2006012136A1 (en) | Unified modulator for continuous phase modulation and phase-shift keying | |
| US6160855A (en) | Digital modulation method and digital communication system | |
| JPH07154438A (ja) | 無線チャネル上でディジタル情報を通信する方法及び送信機 | |
| CA2460298C (en) | Modulation using discrete amplitude adjustment and dual digital delay lines | |
| CA2504865C (en) | Transmitter for qam encoded data | |
| KR100558237B1 (ko) | Qam부호화된데이터용송신기 | |
| JP3259001B2 (ja) | π／４シフトＱＰＳＫ変調器 | |
| Kim et al. | Implementation of Pulse Shaping Filter for π/4-shift QPSK Modulator | |
| JPH07202962A (ja) | 変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070829 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |