WO2012164876A1 - 送信器 - Google Patents

送信器 Download PDF

Info

Publication number
WO2012164876A1
WO2012164876A1 PCT/JP2012/003373 JP2012003373W WO2012164876A1 WO 2012164876 A1 WO2012164876 A1 WO 2012164876A1 JP 2012003373 W JP2012003373 W JP 2012003373W WO 2012164876 A1 WO2012164876 A1 WO 2012164876A1
Authority
WO
WIPO (PCT)
Prior art keywords
direct
signal
delay
converters
output
Prior art date
Application number
PCT/JP2012/003373
Other languages
English (en)
French (fr)
Inventor
州一 福田
Original Assignee
旭化成エレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成エレクトロニクス株式会社 filed Critical 旭化成エレクトロニクス株式会社
Priority to JP2012534475A priority Critical patent/JP5416281B2/ja
Priority to US13/805,847 priority patent/US8929480B2/en
Priority to EP12793290.3A priority patent/EP2571175A4/en
Publication of WO2012164876A1 publication Critical patent/WO2012164876A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/36—Amplitude modulation by means of semiconductor device having at least three electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0004—Circuit elements of modulators
    • H03C2200/0025—Gilbert multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0058—Quadrature arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Definitions

  • the present invention relates to a transmitter, and more particularly to a transmitter including a digital / analog converter.
  • a portable communication terminal device (hereinafter referred to as a portable terminal in the present specification) that can support a plurality of wireless communication standards and a plurality of frequency bands.
  • Supporting a plurality of standards is called multi-mode support, and supporting a plurality of frequency bands is called multi-band support.
  • multi-mode support As a configuration related to the transmission of such a multimode / multiband compatible terminal, when a digital baseband signal is converted into an analog signal (digital / analog conversion), the frequency conversion to the RF transmission carrier frequency is also performed as it is.
  • Transmitters that directly modulate to the RF frequency are known in recent years. Such a transmitter is described in Patent Document 1, for example.
  • an RF frequency conversion circuit having a configuration similar to that of a Gilbert cell mixer is incorporated in a part of a vertically stacked transistor in a current control type digital / analog conversion circuit.
  • the digital / analog converter and the RF frequency converter or the RF modulator are formed as independent circuits, and the digital / analog conversion and the RF frequency conversion can be combined and performed simultaneously. .
  • the transmitter described in Patent Document 1 includes a digital-to-RF converter (Digital-to-RF-converter), a direct RF converter (Direct RF converter), or a direct RF modulation transmitter (Direct RF converter) configured thereby.
  • Modulation Transmitter etc., which is usually required in a conventional transmitter that operates separately, an analog baseband filter circuit between a digital / analog converter and an RF frequency converter can be omitted, etc.
  • FIG. 6 is a diagram illustrating the configuration of the direct RF modulation transmitter configured as described above.
  • the direct RF modulation transmitter shown in FIG. 6 includes two digital-to-RF converters (DRC) 1, 2, a frequency divider 3, and an output matching circuit 4.
  • DRC digital-to-RF converters
  • An RF signal for frequency multiplication (hereinafter referred to as a transmission local RF signal) L oin + and a transmission local RF signal L oin ⁇ in which the phase of the transmission local RF signal L oin + is inverted are supplied to the frequency divider 3 from the outside.
  • the frequency divider 3 receives the transmission local RF signals L oin + and L oin ⁇ and generates two pairs of differential local signals T xLoI + , T xLoI ⁇ , T xLoQ + , and T xLoQ ⁇ that are 90 degrees out of phase. Output to DRC 1 and 2 respectively.
  • the frequency of the transmission local RF signals L oin + and L oin ⁇ is twice the frequency of the target transmission carrier wave.
  • the frequency of the differential local signals TxLoI + , TxLoI- , TxLoQ + , TxLoQ- is the frequency of the transmission carrier wave.
  • DRC1 and DRC2 have the same configuration.
  • the DRC1 and DRC2 are configured as direct RF modulation transmitters by supplying differential local signals T xLoI + , T xLoI- , T xLoQ + , T xLoQ- with the same phase relationship as a so-called IQ quadrature modulator. Is done.
  • an I (In-Phase) digital baseband signal (denoted as “IBBData” in the figure) is input to DRC1.
  • a Q (Quadrature) digital baseband signal (denoted as “QBBData” in the figure) is input to the DRC 2.
  • the sampling clock signal CLK BB is input to the DRCs 1 and 2.
  • Each of the DRCs 1 and 2 is a signal conversion circuit having a function in which a digital / analog conversion function and a frequency multiplication function for frequency-converting a baseband signal into an RF signal are integrated. With such a function, the DRC 1 outputs an output differential signal from the clock signal CLK BB , the I digital baseband signal, and the differential local signal.
  • the DRC 2 outputs an output differential signal from the clock signal CLK BB , the Q digital baseband signal, and the differential local signal.
  • the output differential signals output from the DRCs 1 and 2 are added and output as a carrier wave through the output matching circuit 4 and the power amplifier 5 (denoted as “PA” in the figure) of the next stage.
  • the output matching circuit 4 is composed of passive elements such as capacitors and inductor elements, and has a band-pass type gain characteristic with the frequency of the transmission carrier wave as the center frequency.
  • DRC 1 and 2 output current, and the addition of the output differential signal output by DRC 1 and the output differential signal output by DRC 2 is performed. Is realized by directly coupling the signal paths.
  • FIG. 7 is a circuit showing the configuration of DRC1 and DRC2 described in Patent Document 1 described above.
  • the DRC 1 and DRC 2 include a block that processes a signal on the LSB (Least Significant Bit) side and a block that processes a signal on the MSB (Most Significant Bit) side.
  • the block on the LSB side includes current sources 200, 201,... 20k in which unit cells are binary weighted, local signal switches 220, 221,... 22k arranged in a Gilbert cell type, and data signal switches 240, 241. ... 24k.
  • the MSB (MostificSignificant Bit) side block includes the current source 210 weighted to the same value, the local signal switch 230 arranged in the Gilbert cell type, and the data signal switch 250 in parallel for the necessary bits. It has the structure connected to. With such a configuration, the direct RF modulation transmitter described in Patent Document 1 can simultaneously perform digital / analog conversion and frequency multiplication. In the example shown in FIG. 7, the current output of all the cells is voltage-converted by an external load provided outside the DRC.
  • FIG. 8 is a diagram for explaining a general operation of a circuit called a digital / RF converter or a direct RF converter.
  • a circuit called a digital / RF converter or a direct RF converter.
  • an RF signal and a digital baseband signal are input, and the RF signal is modulated by the digital baseband signal and output.
  • the modulated signal outputs a signal obtained by inverting the phase of the transmission carrier wave at the timing when the digital baseband signal is switched.
  • the noise of the output signal directly output from the RF modulation transmitter will be described.
  • the main factors that determine the noise floor near the carrier wave of the output signal are thermal noise and flicker noise generated from internal elements, and quantization noise generated in the digital / analog conversion process.
  • an analog filter can be installed immediately after digital / analog conversion. For this reason, the quantization noise is hardly included in the signal after frequency conversion.
  • Equation (1) shows the amount of quantization noise generated by digital / analog conversion when a normal digital / analog converter outputs a full-scale desired wave signal. Equation (1) is the amount of noise when the desired wave signal level is used as a reference, B is the number of bits, and fs is the sampling frequency.
  • Equation (2) indicates the amount of quantization noise when the digital / analog converted signal is frequency-multiplied and frequency-converted to a high frequency when the DRC shown in FIG. Show. It can be seen from equations (1) and (2) that an increase in the number of bits B or an increase in the sampling frequency fs is necessary to reduce noise. Considering the realization of low quantization noise in a CMOS (Complementary Metal Oxide Semiconductor) circuit, it is necessary to make the sampling frequency the maximum frequency that can be realized, and to compensate for the shortage of noise reduction by increasing the number of bits.
  • CMOS Complementary Metal Oxide Semiconductor
  • the current sources 200 to 20 k and 210 occupy most of the area of the DRC 1 and 2.
  • the areas of the current sources 200 to 20k and 210 are determined by the accuracy of current variation calculated from the number of bits of the input digital signal and the required linearity (distortion characteristics).
  • the number of bits of the input digital signal and the required linearity depend on the quantization noise level targeted by the direct RF modulation transmitter.
  • Equation (3) The relative variation of the current output from the MOS transistor is shown in Equation (3).
  • ⁇ I / I is the standard deviation of the relative variation in current.
  • a ⁇ and A VT are parameters of variation depending on the semiconductor process, V GS is the voltage between the gate and source of the MOS transistor, V t is the threshold voltage of the MOS transistor, W is the channel width of the MOS transistor, and L is the MOS transistor's channel width. Indicates the channel length.
  • the RF transmitter for wireless communication devices generally does not require a uniform value for the noise of the output RF signal.
  • the belt is mixed.
  • W-CDMA which is a cellular phone standard
  • FDD FrequencyuDivision Duplex
  • an object of the present invention is to provide a transmitter that has low noise and can avoid an increase in circuit area.
  • a transmitter of one embodiment of the present invention includes a plurality of direct RF converters (for example, DRCs 302a to 302n and 306a to 306m illustrated in FIG. 1) connected in parallel, and the plurality of direct RF converters.
  • a plurality of delay circuits for example, the delay circuits 304a to 304n and 307a to 307m shown in FIG. 1) for delaying a digital baseband input signal (for example, IBBData and QBBData shown in FIG. 1) input to the RF converter;
  • An adder for example, the output matching circuit 305 shown in FIG.
  • the plurality of delay circuits may be connected to the plurality of direct RF converters on a one-to-one basis in the above-described invention.
  • the plurality of direct RF converters includes a first block including the N direct RF converters, and the M direct RF converters.
  • the second RF block included in the first block receives the first RF signal together with the in-phase digital baseband input signal, and the first RF signal is received by the in-phase digital baseband input signal.
  • the direct RF converter included in the second block inputs a second RF signal whose phase is 90 degrees different from the first RF signal together with an orthogonal digital baseband input signal,
  • the second RF signal is modulated by the quadrature digital baseband input signal and output as a second output signal, and the adder is included in the first block.
  • the second output signal may be added.
  • the transmitter of one embodiment of the present invention is the delay control circuit (for example, the delay shown in FIG. 1) that sets the delay amount of the digital baseband input signal for each of the plurality of delay circuits.
  • a control circuit 309) may be further included.
  • the delay control circuit is connected to the N direct RF converters included in the first block. A delay amount for delaying the digital baseband signal is set, and each of the delay circuits connected to the M direct RF converters included in the second block has a delay amount for delaying the orthogonal digital baseband signal. You may make it set.
  • the delay control circuit includes The i-th direct RF converter (i is a natural number of 1 or more and N or less) of the direct RF converter included in the first block, and the i-th above direct RF converter included in the second block The same delay amount may be set directly in the RF converter.
  • the delay circuit may delay the digital baseband input signal by multiplying the period of the signal rate of the digital baseband input signal by an integral multiple according to the delay amount.
  • a digital signal may be generated.
  • the delay circuit may include a number of flip-flop circuits equal to the integer (for example, flip-flop circuits 501a to 501k shown in FIG. 3).
  • the transmitter according to the above aspect can set a notch frequency, which will be described later, to an arbitrary frequency by using a plurality of direct RF converters with input signal delay functions in parallel. It becomes possible to carry out for a necessary frequency band. For this reason, when such a transmitter is realized by a semiconductor integrated circuit, the demand for increasing the number of bits with respect to quantization noise is eased, and the number of bits for digital / analog conversion can be reduced as compared with the conventional one. Can be planned. From the above, according to the present invention, it is possible to provide a direct RF modulation transmitter that has low noise and can avoid an increase in circuit area.
  • FIG. 1 is a circuit diagram of a direct RF modulation transmitter of one embodiment of the present invention.
  • FIG. It is a figure for demonstrating the input data input into DDRC shown in FIG.
  • FIG. 3 is a diagram for explaining a configuration of a delay circuit shown in FIG. 2. It is the figure which showed the equivalent functional characteristic of one Embodiment of this invention. It is the figure which illustrated the gain characteristic which the quantization noise of one Embodiment of this invention receives. It is the figure which illustrated the structure of the direct RF modulation
  • FIG. 1 is a circuit diagram of a direct RF modulation transmitter which is a transmitter of this embodiment.
  • the direct RF modulation transmitter of this embodiment is an IQ orthogonal modulation type (CARTESIAN type) direct RF modulation transmitter.
  • the direct RF modulation transmitter of this embodiment includes N direct RF converters (Direct RF Convert or hereinafter referred to as “DRC”) 302a to 302n to which an I digital baseband signal is input, and a Q digital baseband.
  • DRCs 306a to 306m to which signals are input.
  • the DRCs 302a to 302n constitute a DRC first block
  • the DRCs 306a to 306m constitute a DRC second block.
  • Each of the DRCs 302a to 302n is connected to a corresponding delay circuit 304a to 304n (a delay circuit having the same a, b,. (Convert or: hereinafter referred to as “DDRC”) 301a to 301n.
  • the DRCs 306a to 306m are connected to the corresponding delay circuits 307a to 307m (the delay circuits having the same a, b,.
  • the direct RF modulation transmitter of the present embodiment receives the transmission local RF signals L oin + and L oin ⁇ , a pair of differential local signals T xLoI + and T xLoI ⁇ that are 90 degrees out of phase with each other, and the other pair.
  • Delay control for controlling the amount of delay of input data input to the 1 ⁇ 2 divider 303 for generating the differential local signals T xLoQ + and T xLoQ ⁇ , the output matching circuit 305, the N DDRCs 301, and the M DDRCs 308.
  • the output matching circuit 305 is composed of passive elements such as capacitors and inductor elements, and is a circuit having a band-pass gain characteristic with the frequency of the transmission carrier wave as the center frequency.
  • DRCs 302a to 302n and DRCs 306a to 306m output current, and output differential signals output from DRCs 302a to 302n and DRCs 306a to 306m output
  • the addition with the output differential signal is realized by directly coupling the signal paths, the addition may be performed by the output matching circuit 305.
  • the delay control circuit 309 can independently set the delay amounts of the input data of the DDRCs 301a to 301n and the DDRCs 308a to 308m.
  • the input data delay amounts of DDRCs 301a to 301n are D1, D2,... DN, respectively, and the input data delay amounts of DDRCs 308a to 308m are D1, D2,.
  • FIG. 2 is a diagram for describing input data input to the DDRC shown in FIG. 1 (referred to as DDRC 301a in FIG. 2).
  • the I digital baseband signal is delayed by the delay control signal output from the delay control circuit 309 shown in FIG. 1, and then input to the DRC 302a.
  • the DDRC301b ⁇ 301n shown in FIG. 1 similar to the configuration shown in FIG. 2, I the digital baseband signal, the sampling clock signal CLK BB, the delay control signal is input, delayed I digital baseband signal Are input to the corresponding DRCs. Further, the Q digital baseband signal, the sampling clock signal CLK BB and the delay control signal are input to the DDRRCs 308a to 308m shown in FIG. 1, and the delayed Q digital baseband signal is input to the corresponding DRC.
  • FIG. 3 is a diagram for explaining the configuration of delay circuit 304a shown in FIG.
  • the delay circuits 304a to 304n and the delay circuits 307a to 307m are all configured similarly.
  • the delay circuit 304a includes k flip-flop circuits 501a to 501k and a multiplexer 502 that has k + 1 input terminals and is selectively controlled by a delay control signal output from the delay control circuit 309. Assuming that one clock of the sampling clock CLK BB is T clkbb , the delay circuit 304a delays the delay amount from 0 to k ⁇ T clkbb by a time T clkbb interval, that is, an I digital baseband signal of any sampling clock CLK BB . It is possible to delay by an integer (0 to k) times.
  • the delay amounts of the input data of DDRCs 301a to 301n shown in FIG. 1 are set as follows, for example, by the delay control signal output from the delay control circuit 309.
  • “a” is an arbitrary natural number.
  • D1 0
  • D2 T clkbb ⁇ a
  • D3 2 ⁇ T clkbb ⁇ a
  • DN (N ⁇ 1) ⁇ T clkbb ⁇ a
  • the delay amounts of the input data of the DDRCs 308a to 308m shown in FIG. 1 are set as follows by the delay control signal output from the delay control circuit 309, for example.
  • “a” is an arbitrary natural number.
  • D1 0
  • D2 T clkbb ⁇ a
  • D3 2 ⁇ T clkbb ⁇ a
  • DM (M ⁇ 1) ⁇ T clkbb ⁇ a
  • quantization noise generated by the direct RF modulation transmitter shown in FIG. 1 will be described.
  • the quantization noise generated by the digital / analog conversion in the DDRRCs 301a to 301n shown in FIG. 1 is expressed by the following equation (4) starting from the transmission carrier frequency at the higher frequency side than the transmission carrier frequency in the output of the direct RF modulation transmitter. Receive the indicated filtering effect. On the lower frequency side than the transmission carrier frequency, a filtering effect is applied to the low frequency side by turning back the transmission characteristic on the high frequency side starting from the transmission carrier frequency.
  • Equation (4) expresses this filtering effect using a Z function with the sampling clock frequency fs as a reference.
  • the delays applied to the N DDRRCs are 0, T clkbb ⁇ a, 2 ⁇ T clkbb ⁇ a,..., N ⁇ T clkbb ⁇ a for the first to Nth DDRRCs, respectively.
  • f off is a detuning frequency from the transmission carrier frequency.
  • the filtering effect is expressed by the equation (4) when the frequency of the differential local signals T xLoI + , T xLoI ⁇ , T xLoQ + , T xLoQ ⁇ is zero in the direct RF modulation transmitter shown in FIG.
  • the explanation becomes easy and clear when considered as a thought model.
  • the DRCs 302a to 302n and the DRCs 306a to 306m are simple digital / analog converters that do not perform frequency conversion.
  • the digital / analog conversion is an equivalent conversion of gain 1.
  • the vertical axis in FIG. 5 indicates the gain of the direct RF modulation transmitter, and the horizontal axis indicates the frequency of the signal.
  • the frequency at which the gain shown on the vertical axis is minimized is generally called a notch frequency.
  • the quantization noise calculated from the number of bits of digital / analog conversion is largely filtered, so that low quantization noise can be realized.
  • the notch frequency can be arbitrarily set by a combination of the number N of DDRC stages and the sampling frequency fs.
  • the number of bits for digital / analog conversion required for each DRC can be suppressed by adjusting the notch frequency for a frequency band in which low noise is required in wireless communication.
  • the number N of DRCs 302a to 302n is the same as the number M of DRCs 306a to 306m (for convenience of explanation, it is assumed that there are N DRCs 302a to 302n and DRCs 306a to 306m.
  • the delay control circuit 309 sets the same amount of delay for the i-th DRC (i is a number between 1 and N) of the DRCs 302a to 302n and the i-th DRC of the DRCs 306a to 306m.
  • the filtering characteristics of the filtering received by the quantization noise generated by the digital / analog conversion of the I digital baseband signal and the quantization noise generated by the digital / analog conversion of the Q digital baseband signal are the same.
  • a low-noise transmitter can be realized with a smaller area than in the above-described example in which a conventional direct modulation RF transmitter is simply increased in number of bits.
  • the entire noise floor cannot be reduced.
  • the communication system is strongly required to reduce noise in a predetermined frequency band. For this reason, if the sampling frequency is adjusted using Equation (4) according to the frequency band in which noise reduction is required, the number N of DRCs can be suppressed to a relatively small number.
  • the transmitter of the present invention is suitable for small devices such as mobile phones because it has low noise and can reduce the circuit scale.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Amplitude Modulation (AREA)

Abstract

　省面積かつ低ノイズの送信器を提供する。Ｉデジタルベースバンド信号が入力されるＮ個の入力信号遅延機能付直接ＲＦ変換器と、Ｑデジタルベースバンド信号が入力されるＭ個の入力データ遅延回路付直接ＲＦ変換器（ＤＤＲＣ）と、９０度位相の異なる差動ローカル信号を生成する２分周器と、出力整合回路と、ＤＤＲＣ、ＤＤＲＣについての入力データ遅延量を制御する遅延制御回路とから構成される直接ＲＦ変調送信器において、ＤＤＲＣ、ＤＤＲＣの遅延量を遅延制御回路により独立に設定するようにした。特にＮ＝Ｍと設定し、Ｉ、Ｑで対応するＮ個ずつにはそれぞれ同じ値の遅延を設定した場合、特定周波数域でのノイズ低減効果が高まる。

Description

送信器
　本発明は、送信器に係り、特に、デジタル／アナログ変換器を含む送信器に関する。
　現在、複数の無線通信規格や複数の周波数のバンドに対応することができる携帯型の通信端末装置（以下、本明細書では携帯端末と記す）がある。複数の規格に対応することをマルチモード対応といい、複数の周波数のバンドに対応することをマルチバンド対応という。
　このようなマルチモード／マルチバンド対応端末の送信に係る構成として、デジタルベースバンド信号をアナログ信号に変換（デジタル／アナログ変換）する際に、そのままＲＦ送信キャリア周波数への周波数変換も行い、デジタルからＲＦ周波数に直接に変調する送信器が近年知られている。このような送信器は、例えば、特許文献１に記載されている。
　特許文献１に記載された発明では、広く知られた電流制御型デジタル／アナログ変換回路におけるトランジスタの縦積み回路の一部に、ギルバートセルミキサに類似した構成のＲＦ周波数変換回路を組み込んでいる。このような構成によれば、デジタル／アナログ変換器とＲＦ周波数変換器、あるいはＲＦ変調器とを独立した回路とし、デジタル／アナログ変換とＲＦ周波数変換とを複合化して同時に行うことを可能としている。
　特許文献１に記載された送信器は、デジタル／ＲＦ変換器（Digital-to-RF-converter)、直接ＲＦ変換器（Direct RF converter)、あるいはそれによって構成される直接ＲＦ変調送信器（Direct RF Modulation Transmitter）等と呼ばれることがあり、従来型の分離動作する送信器においては通常必要とされる、デジタル／アナログ変換器とＲＦ周波数変換器との間のアナログベースバンドフィルタ回路を省略できる等、いくつかの利点を有している。
　図６は、上記した構成の直接ＲＦ変調送信器の構成を例示した図である。図６に示した直接ＲＦ変調送信器は、２つのデジタル／ＲＦ変換器（Digital－to-RF-converter:ＤＲＣ)１、２と、２分周器３と、出力整合回路４とから構成される。
　２分周器３には、周波数掛算用のＲＦ信号（以下、送信ローカルＲＦ信号と記す）Ｌｏin+、送信ローカルＲＦ信号Ｌｏin+の位相が反転された送信ローカルＲＦ信号Ｌｏin-が外部から供給されている。２分周器３は、送信ローカルＲＦ信号Ｌｏin+、Ｌｏin-を入力し、９０度位相の異なる二対の差動ローカル信号ＴxLoI+、ＴxLoI-、ＴxLoQ+、ＴxLoQ-を生成してＤＲＣ１、２に各々出力する。この例では、２分周器３によって０度と９０度の差動ローカル信号を生成するため、送信ローカルＲＦ信号Ｌｏin+、Ｌｏin-の周波数は目的とする送信キャリア波の周波数の２倍になる。差動ローカル信号ＴxLoI+、ＴxLoI-、ＴxLoQ+、ＴxLoQ-の周波数は送信キャリア波の周波数となる。差動ローカル信号ＴxLoI+、ＴxLoI-と、ＴxLoQ+、ＴxLoQ-との間には、９０度の位相差がある。
　ＤＲＣ１とＤＲＣ２とは、同様の構成を有している。ＤＲＣ１とＤＲＣ２とには、いわゆるＩＱ直交変調器と同じ形式の位相関係で差動ローカル信号ＴxLoI+、ＴxLoI-と、ＴxLoQ+、ＴxLoQ-が供給されることによって直接ＲＦ変調送信器が構成される。すなわち、ＤＲＣ１にはＩ（In-Phase：同相）デジタルベースバンド信号（図中に「ＩBBＤａｔａ」と記す）が入力される。また、ＤＲＣ２には、Ｑ（Quadrature：直交）デジタルベースバンド信号（図中に「ＱBBＤａｔａ」と記す）が入力される。
　また、ＤＲＣ１、２には、サンプリングクロック信号ＣＬＫBBが入力される。ＤＲＣ１、２は、いずれもデジタル／アナログ変換機能とベースバンド信号をＲＦ信号に周波数変換する周波数掛算機能とを統合した機能を有する信号変換回路である。このような機能により、ＤＲＣ１は、クロック信号ＣＬＫBB、Ｉデジタルベースバンド信号、差動ローカル信号から出力差動信号を出力する。また、ＤＲＣ２は、クロック信号ＣＬＫBB、Ｑデジタルベースバンド信号、差動ローカル信号から出力差動信号を出力する。ＤＲＣ１、２から出力された出力差動信号は加算され、出力整合回路４、次段のパワーアンプ（図中に「ＰＡ」と記す）５を通して搬送波として出力される。
　出力整合回路４は、容量やインダクタ素子等の受動素子で構成され、送信キャリア波の周波数を中心周波数とするバンドパス型のゲイン特性を有する回路である。なお、図６に示した直接ＲＦ変調送信器では、ＤＲＣ１、２が電流を出力することを想定していて、ＤＲＣ１が出力した出力差動信号と、ＤＲＣ２が出力した出力差動信号との加算は、信号経路を直接結合することによって実現される。
　図７は、上記した特許文献１に記載されているＤＲＣ１、ＤＲＣ２の構成を示した回路である。ＤＲＣ１及びＤＲＣ２は、ＬＳＢ（Least Significant Bit）側の信号を処理するブロックと、ＭＳＢ（Most Significant Bit）側の信号を処理するブロックとを備えている。ＬＳＢ側のブロックは、ユニットセルがバイナリで重み付けされた電流源２００、２０１、…２０ｋと、ギルバートセル型に配置されたローカル信号用スイッチ２２０、２２１、…２２ｋと、データ信号用スイッチ２４０、２４１、…２４ｋとで構成されている。
　また、ＭＳＢ（Most Significant Bit）側のブロックは、同じ値に重み付けされた電流源２１０と、ギルバートセル型に配置されたローカル信号用スイッチ２３０とデータ信号用スイッチ２５０とが必要なビット分だけ並列に接続された構成を有している。このような構成により、特許文献１に記載された直接ＲＦ変調送信器では、デジタル／アナログ変換と周波数掛算とを同時に行うことができる。なお、図７に示した例では、ＤＲＣの外部に設けられた外部負荷によって全セルの電流出力が電圧変換されることとなっている。
　図８は、デジタル／ＲＦ変換器、あるいは直接ＲＦ変換器と呼ばれる回路の一般的な動作を説明するための図である。このような回路では、ＲＦ信号、デジタルベースバンド信号が入力され、ＲＦ信号がデジタルベースバンド信号によって変調されて出力される。変調された信号は、デジタルベースバンド信号が切り替わるタイミングで送信キャリア波の位相を反転した信号を出力する。
　ここで、直接ＲＦ変調送信器から出力される出力信号のノイズについて説明する。直接ＲＦ変調送信器において、出力信号の搬送波近傍のノイズフロアを決定する主要要因は、内部素子から発生する熱雑音やフリッカ雑音と、デジタル／アナログ変換過程で発生する量子化雑音である。デジタル／アナログ変換と周波数掛算を別個の回路ブロックで行う送信器では、デジタル／アナログ変換直後にアナログフィルタを設置することが可能である。このため、周波数変換後の信号に量子化ノイズはほとんど含まれない。
　ところが、図７に示した従来のＤＲＣは、上述したように、デジタル／アナログ変換機能と周波数掛算機能とを統合した機能を有している。こため、デジタル／アナログ変換で生じた量子化雑音が、そのまま搬送波近傍の雑音として出力される。このため、図７に示した従来のＤＲＣでは、デジタル／アナログ変換における量子化雑音の発生を低く抑えることが必要である。
　以下に示す式（１）は通常のデジタル／アナログ変換器がフルスケールの希望波信号を出力したとき、デジタル／アナログ変換で発生する量子化雑音量を示している。式（１）は希望波信号レベルを基準としたときのノイズ量であり、Ｂはビット数、ｆｓはサンプリング周波数を示している。
Figure JPOXMLDOC01-appb-M000001
　式（２）は、図７に示したＤＲＣがフルスケールの希望波信号を出力したとき、デジタル／アナログ変換された信号が周波数掛算されて、高周波に周波数変換された場合の量子化雑音量を示している。式（１）、式（２）により、ノイズを低減するためには、ビット数Ｂの増加もしくはサンプリング周波数ｆｓの増加が必要であることが分かる。ＣＭＯＳ(Complementary Metal Oxide Semiconductor)回路において低い量子化雑音の実現を考えた場合、サンプリング周波数を実現可能な最大周波数とし、ノイズの低減に不足する分はビット数の増加で補うことが必要になる。
Figure JPOXMLDOC01-appb-M000002
　図７に示したＤＲＣ１、２をＭＯＳトランジスタで実現すると、ＤＲＣ１、２の面積の大部分を電流源２００～２０ｋ、２１０が占めることになる。電流源２００～２０ｋ、２１０の面積は、入力されるデジタル信号のビット数と必要な線形性（歪特性）から計算される電流ばらつきの精度で決定される。ここで、入力されるデジタル信号のビット数と、必要な線形性は、直接ＲＦ変調送信器が目標とする量子化雑音レベルに依存する。
　ＭＯＳトランジスタから出力される電流の相対的なばらつきを、式（３）に示す。式（３）中のσI／Ｉは電流の相対的ばらつきの標準偏差である。Ａβ、ＡVTは半導体プロセスに依存するばらつきのパラメータ、ＶGSはＭＯＳトランジスタのゲート、ソース間の電圧、ＶtはＭＯＳトランジスタの閾値電圧、ＷはＭＯＳトランジスタのチャネル幅、ＬはＭＯＳトランジスタのチャネル長を示している。
Figure JPOXMLDOC01-appb-M000003
　ここで、変換の対象となるデジタル信号のビット数が増加した場合、増加の前後で線形性の性能を同等に保つことを考える。電流の相対ばらつきの要求値が１／２1/2になる点を考慮すると、前記した式（３）により、デジタル信号の１ビットの増加で電流源が占める面積を２倍にする必要がある。さらに、１ビットの増加でＤＲＣ１、２の構成に必要な素子数は２倍になることから、電流源面積は全体で４倍となる。このことより量子化ノイズの低減のためにビット数を増やす方法は、ＤＲＣ１、２の面積の増大という不利益を生じる。
　また、無線通信器用のＲＦ送信器は出力されるＲＦ信号のノイズには、一般的に全周波数帯域で一様の値が要求されるわけではなく、ノイズに関する要求の厳しい周波数帯とそうでない周波数帯とが混在している。例えば、携帯電話規格であるＷ－ＣＤＭＡでは、受信と送信が同時に行われるＦＤＤ（Frequency Division Duplex）システムに適用され、受信周波数付近のノイズに関する要求が最も厳しくなっている。
Patent Application Publication US 2005／0111573 A1
　しかし、従来の直接ＲＦ変調送信器をＣＭＯＳ半導体で実現した場合、量子化雑音の低減を図るためには、デジタル／アナログ変換のビット数を増加させることが必要であり、ビット数増加のためには、電流源となる素子間の電流の相対的なばらつきを抑えることが必要となる。電流の相対的なばらつきを抑えるためには、特性のばらつきが生じやすい微細な素子を直接ＲＦ変調送信器に使用し難くなる。このため、直接ＲＦ変調送信器では、ビット数の増加に伴って回路面積が増大する。回路面積の増大は、製造コストの増加に直結するため大きな問題である。
　本発明は、上記の点に鑑み、低ノイズであって、かつ、回路面積が増大することを回避することができる送信器を提供することを目的とする。
　上記した課題を解決するため、本発明の一態様の送信器は、並列に接続された複数の直接ＲＦ変換器（例えば図１に示したＤＲＣ３０２ａ～３０２ｎ、３０６ａ～３０６ｍ）と、上記複数の直接ＲＦ変換器に入力されるデジタルベースバンド入力信号（例えば図１に示したＩBBＤａｔa、ＱBBＤａｔa）を遅延させる複数の遅延回路（例えば図１に示した遅延回路３０４ａ～３０４ｎ、３０７ａ～３０７ｍ）と、上記複数の直接ＲＦ変換器から出力される各出力信号を加算する加算部（例えば図１に示した出力整合回路３０５）と、を含み、上記直接ＲＦ変換器が、上記デジタルベースバンド入力信号と共にＲＦ信号を入力し、上記デジタルベースバンド入力信号によって上記ＲＦ信号を変調し、上記出力信号として出力することを特徴とする。
　また、本発明の一態様の送信器は、上記した発明において、上記複数の遅延回路が、上記複数の直接ＲＦ変換器と一対一に接続されるようにしてもよい。
　また、本発明の一態様の送信器は、上記した発明において、上記複数の直接ＲＦ変換器が、Ｎ個の上記直接ＲＦ変換器を含む第１ブロックと、Ｍ個の上記直接ＲＦ変換器を含む第２ブロックと、を含み、上記第１ブロックに含まれる上記直接ＲＦ変換器が、同相デジタルベースバンド入力信号と共に第１ＲＦ信号を入力し、上記同相デジタルベースバンド入力信号によって上記第１ＲＦ信号を変調して第１出力信号として出力し、上記第２ブロックに含まれる上記直接ＲＦ変換器が、直交デジタルベースバンド入力信号と共に上記第１ＲＦ信号と位相が９０度相違する第２ＲＦ信号を入力し、上記直交デジタルベースバンド入力信号によって上記第２ＲＦ信号を変調して第２出力信号として出力し、上記加算部が、上記第１ブロックに含まれるＮ個（Ｎは自然数）の上記直接ＲＦ変換器のそれぞれから出力される上記第１出力信号と、上記第２ブロックに含まれるＭ個（Ｍは自然数）の上記直接ＲＦ変換器のそれぞれから出力される上記第２出力信号と、を加算するようにしてもよい。
　また、本発明の一態様の送信器は、上記した発明において、上記複数の遅延回路の各々に対し、上記デジタルベースバンド入力信号の遅延量を設定する遅延制御回路（例えば図１に示した遅延制御回路３０９）をさらに含むようにしてもよい。
　また、本発明の一態様の送信器は、上記した発明において、上記遅延制御回路が、上記第１ブロックに含まれる上記Ｎ個の直接ＲＦ変換器と接続された上記遅延回路の各々が上記同相デジタルベースバンド信号を遅延させる遅延量を設定し、上記第２ブロックに含まれる上記Ｍ個の直接ＲＦ変換器と接続された上記遅延回路の各々が上記直交デジタルベースバンド信号を遅延させる遅延量を設定するようにしてもよい。
　また、本発明の送信器は、上記した発明において、上記第１ブロックと上記第２ブロックとがいずれも上記Ｎ個の直接ＲＦ変換器を含み（Ｍ＝Ｎ）、上記遅延制御回路は、上記第１ブロックに含まれる上記直接ＲＦ変換器のｉ番目（ｉは１以上、Ｎ以下の自然数）の上記直接ＲＦ変換器と、上記第２ブロックに含まれる上記直接ＲＦ変換器のｉ番目の上記直接ＲＦ変換器とに、同じ遅延量を設定するようにしてもよい。
　また、本発明の送信器は、上記した発明において、上記遅延回路が、上記デジタルベースバンド入力信号を、該デジタルベースバンド入力信号の信号レートの周期を遅延量に応じた整数倍遅延させた遅延デジタル信号を生成するようにしてもよい。
　また、本発明の送信器は、上記遅延回路が、上記整数に等しい数のフリップフロップ回路（例えば図３に示したフリップフロップ回路５０１ａ～５０１ｋ）を含むようにしてもよい。
　上記態様の送信器は、複数の入力信号遅延機能付直接ＲＦ変換器を並列に用いることで、後述するノッチ周波数を任意の周波数に設定することが可能になり、よって量子化ノイズのフィルタリングを適宜必要な周波数帯域に対して行うことが可能になる。
　そのため、このような送信器を半導体集積回路で実現した場合、量子化ノイズに対する上述ビット数の増加要求が緩和され、デジタル／アナログ変換のビット数を従来に比べ少なくできるため、面積の小型化を図ることができる。
　以上のことから、本発明によれば、低ノイズであって、かつ、回路面積が増大することを回避することができる直接ＲＦ変調送信器を提供することができる。
本発明の一実施形態の直接ＲＦ変調送信器の回路図である。 図１に示したＤＤＲＣに入力される入力データを説明するための図である。 図２に示した遅延回路の構成を説明するための図である。 本発明の一実施形態の等価的機能特性を示した図である。 本発明の一実施形態の量子化雑音がうけるゲイン特性を例示した図である。 従来技術の直接ＲＦ変調送信器の構成を例示した図である。 従来技術のＤＲＣの構成を説明するための図である。 デジタル／ＲＦ変換器等の一般的な動作を説明するための図である。
　以下、本発明の一実施形態の送信器を説明する。
［回路構成］
　図１は、本実施形態の送信器である直接ＲＦ変調送信器の回路図である。本実施形態の直接ＲＦ変調送信器は、ＩＱ直交変調方式型（ＣＡＲＴＥＳＩＡＮ型）の直接ＲＦ変調送信器である。本実施形態の直接ＲＦ変調送信器は、Ｉデジタルベースバンド信号が入力されるＮ個の直接ＲＦ変換器（Direct RF Convert or：以下、「ＤＲＣ」と記す）３０２ａ～３０２ｎと、Ｑデジタルベースバンド信号が入力されるＭ個のＤＲＣ３０６ａ～３０６ｍと、を含んでいる。
　本実施形態では、ＤＲＣ３０２ａ～３０２ｎがＤＲＣの第１ブロックを構成し、ＤＲＣ３０６ａ～３０６ｍがＤＲＣの第２ブロックを構成するものとする。
　ＤＲＣ３０２ａ～３０２ｎは、各々対応する遅延回路３０４ａ～３０４ｎ（数字の後に付されたａ、ｂ、…ｎが同じ遅延回路）と接続されて入力信号遅延機能付直接ＲＦ変換器（Delay-attached Direct RF Convert or：以下、「ＤＤＲＣ」と記す）３０１ａ～３０１ｎを構成する。また、ＤＲＣ３０６ａ～３０６ｍは、各々対応する遅延回路３０７ａ～３０７ｍ（数字の後に付されたａ、ｂ、…ｎが同じ遅延回路）と接続されてＤＤＲＣ３０８ａ～３０８ｍを構成する。
　さらに、本実施形態の直接ＲＦ変調送信器は、送信ローカルＲＦ信号Ｌｏin+、Ｌｏin-を入力し、互いに９０度位相が異なる一対の差動ローカル信号ＴxLoI+、ＴxLoI-と、他の一対の差動ローカル信号ＴxLoQ+、ＴxLoQ-を生成する２分周器３０３と、出力整合回路３０５と、Ｎ個のＤＤＲＣ３０１、Ｍ個のＤＤＲＣ３０８に入力される入力データの遅延量を制御する遅延制御回路３０９と、から構成されている。
　出力整合回路３０５は、容量やインダクタ素子等の受動素子で構成され、送信キャリア波の周波数を中心周波数とするバンドパス型のゲイン特性を有する回路である。なお、図１に示した直接ＲＦ変調送信器では、ＤＲＣ３０２ａ～３０２ｎ、ＤＲＣ３０６ａ～３０６ｍが電流を出力することを想定していて、ＤＲＣ３０２ａ～３０２ｎが出力した出力差動信号と、ＤＲＣ３０６ａ～３０６ｍが出力した出力差動信号との加算は、信号経路を直接結合することによって実現されているが、出力整合回路３０５で加算してもよい。
　遅延制御回路３０９は、ＤＤＲＣ３０１ａ～３０１ｎ、ＤＤＲＣ３０８ａ～３０８ｍの入力データの遅延量を各々独立に設定することができる。ＤＤＲＣ３０１ａ～３０１ｎの入力データの遅延量をそれぞれＤ１、Ｄ２、…ＤＮとし、ＤＤＲＣ３０８ａ～３０８ｍの入力データの遅延量をＤ１、Ｄ２、…ＤＭとする。
　図２は、図１に示したＤＤＲＣ（図２ではＤＤＲＣ３０１ａとする）に入力される入力データを説明するための図である。ＤＤＲＣ３０１ａには、Ｉデジタルベースバンド信号（図２中に「ＩBBＤａｔａ」と記す）と、サンプリングクロック信号ＣＬＫBBとが入力される。Ｉデジタルベースバンド信号は、図１に示した遅延制御回路３０９から出力される遅延制御信号によって遅延された後、ＤＲＣ３０２ａに入力される。
　なお、図１に示したＤＤＲＣ３０１ｂ～３０１ｎには、図２に示した構成と同様に、Ｉデジタルベースバンド信号、サンプリングクロック信号ＣＬＫBB、遅延制御信号が入力され、遅延されたＩデジタルベースバンド信号が各々対応するＤＲＣに入力される。また、図１に示したＤＤＲＣ３０８ａ～３０８ｍにはＱデジタルベースバンド信号、サンプリングクロック信号ＣＬＫBB、遅延制御信号が入力され、遅延されたＱデジタルベースバンド信号が各々対応するＤＲＣに入力される。
　図３は、図２に示した遅延回路３０４ａの構成を説明するための図である。なお、遅延回路３０４ａ～３０４ｎ、遅延回路３０７ａ～３０７ｍは、全て同様に構成されている。遅延回路３０４ａは、ｋ個のフリップフロップ回路５０１ａ～５０１ｋと、ｋ＋１個の入力端子を有し遅延制御回路３０９から出力される遅延制御信号によって選択制御されるマルチプレクサ５０２と、によって構成されている。サンプリングクロックＣＬＫBBの１クロックをＴclkbbとすると、遅延回路３０４ａは、遅延量が０からｋ×Ｔclkbbの時間Ｔclkbb間隔の遅延、つまり、Ｉデジタルベースバンド信号を任意のサンプリングクロックＣＬＫBBの整数（０～ｋ）倍遅延させることが可能である。
　図１に示したＤＤＲＣ３０１ａ～３０１ｎの入力データの各遅延量は、遅延制御回路３０９から出力される遅延制御信号によって、例えば、以下のように設定される。なお、下記の式中のａは任意の自然数である。
　Ｄ１＝０
　Ｄ２＝Ｔclkbb×ａ
　Ｄ３＝２×Ｔclkbb×ａ・・・、
　ＤＮ＝（Ｎ－１）×Ｔclkbb×ａ
　また、図１に示したＤＤＲＣ３０８ａ～３０８ｍの入力データの各遅延量は、遅延制御回路３０９から出力される遅延制御信号によって、例えば、以下のように設定される。なお、下記の式中のａは任意の自然数である。
　Ｄ１＝０
　Ｄ２＝Ｔclkbb×ａ
　Ｄ３＝２×Ｔclkbb×ａ・・・、
　ＤＭ＝（Ｍ－１）×Ｔclkbb×ａ
［量子化ノイズ］
　次に、図１に示した直接ＲＦ変調送信器で発生する量子化ノイズについて説明する。図1に示したＤＤＲＣ３０１ａ～３０１ｎにおけるデジタル／アナログ変換で発生した量子化ノイズは、直接ＲＦ変調送信器の出力において、送信キャリア周波数より高周波側では送信キャリア周波数を起点として下記の式（４）に示したフィルタリング効果を受ける。また、送信キャリア周波数よりも低周波側では、送信キャリア周波数を起点として高周波側の伝達特性を折り返した低周波側へのフィルタリング効果を受ける。
　式（４）は、サンプリングクロック周波数ｆｓを基準としたＺ関数を用いて、このフィルタリング効果を表現したものである。式（４）中のａは遅延量をサンプリングクロック（Ｔclkbb）の単位で規格化した自然数で、ｎは図１に示したＤＤＲＣ３０１ａ～３０１ｎの個数Ｎに対してｎ＝Ｎ－１となる整数、またＮ個のＤＤＲＣに施される遅延は、１番目からＮ番目のＤＤＲＣに対しそれぞれ０、Ｔclkbb×ａ、２×Ｔclkbb×ａ、・・・ｎ×Ｔclkbb×ａである。なお、ｆoffは送信キャリア周波数からの離調周波数である。
Figure JPOXMLDOC01-appb-M000004
　上記した式（４）は、ｎをｎ＝Ｍ－１とすることによってＤＤＲＣ３０８ａ～３０８ｍについても適用することができる。
　フィルタリング効果が式（４）によって表されることは、図１に示した直接ＲＦ変調送信器において差動ローカル信号ＴxLoI+、ＴxLoI-、ＴxLoQ+、ＴxLoQ-の周波数がゼロである場合を思考モデル的に考えると説明が容易かつ明瞭になる。この場合、ＤＲＣ３０２ａ～３０２ｎ、ＤＲＣ３０６ａ～３０６ｍは周波数変換を行わない単純なデジタル／アナログ変換器となる。デジタル／アナログ変換はゲイン１の等価変換であり、Ｉデジタルベースバンド信号に注目すると、図４のように、Ｚ変換の伝達関数を用いて表される等価的機能特性を考えることができる。これは一般的に良く知られたＦＩＲ（Finite impulse response：有限インパルス応答）フィルタであり、このことから直接ＲＦ変調送信器においても量子化ノイズが式（４）に示した抑圧をうけることが分かる。
　図５は、一例としてｆｓ＝１Ｈｚ、ローカル周波数＝１００Ｈｚ、Ｎ＝２、ａ＝１としたときの量子化雑音がうけるゲイン特性を示している。図５の縦軸は直接ＲＦ変調送信器のゲインを示し、横軸は信号の周波数を示している。縦軸に示したゲインが極小となる周波数は、一般的にノッチ周波数と呼ばれている。ノッチ周波数近傍では、デジタル／アナログ変換のビット数から計算される量子化雑音が大きくフィルタリングされることにより、低い量子化ノイズを実現することが可能である。
　ノッチ周波数は、ＤＤＲＣの段数Ｎとサンプリング周波数ｆｓとの組み合わせによって任意に設定することが可能である。本実施形態では、ノッチ周波数を、無線通信で低ノイズが要求される周波数帯に対して調整することで、各ＤＲＣに要求されるデジタル／アナログ変換のビット数を抑えることが可能となる。
　また、図１に示した直接ＲＦ変調送信器において、ＤＲＣ３０２ａ～３０２ｎの個数ＮとＤＲＣ３０６ａ～３０６ｍの個数Ｍとが同じ（説明の便宜上、ＤＲＣ３０２ａ～３０２ｎとＤＲＣ３０６ａ～３０６ｍとがいずれもＮ個とする）であって、ＤＲＣ３０２ａ～３０２ｎのｉ番目（ｉは１以上、Ｎ以下の数）のＤＲＣと、ＤＲＣ３０６ａ～３０６ｍのｉ番目のＤＲＣとに対し、遅延制御回路３０９が同じ遅延量を設定するものとする。
　このとき、Ｉデジタルベースバンド信号のデジタル／アナログ変換で発生した量子化ノイズと、Ｑデジタルベースバンド信号のデジタル／アナログ変換で発生した量子化ノイズが受けるフィルタリングのフィルタリング特性は同一となる。、また、このとき、所定の離調周波数でのフィルタリング効果が一番高いこともＦＩＲフィルタの性質から分かる。
［回路面積］
　次に、従来のＤＲＣを用いた直接ＲＦ変調器回路の電流源全体の面積と、本発明を適用したＤＲＣ及び遅延制御回路から構成される直接ＲＦ変調器の電流源全体の面積とを具体的な数値を用いて比較する。
　従来の直接変調ＲＦ送信器における１０ビットＤＲＣの電流源全体の面積をＳ０とする。量子化ノイズの低減のため仮に１ビットだけ分ビット数を増やした場合、その電流源全体の面積は４倍の４×Ｓ０となる。２ビット分だけビット数を増やした場合、その電流源全体の面積は１６倍の１６×Ｓ０となる。これらによるノイズ低減効果は、前記した式（２）より、それぞれ６ｄＢ、１２ｄＢとなる。
　一方、本発明を適用することにより１０ビットのＤＲＣを並列に２つならべること、すなわちＮ＝Ｍ＝２とすることで周波数を部分的に低ノイズ化した場合、その電流源全体の面積は元の面積Ｓ０の２倍の２×Ｓ０ですむ。また、Ｎ＝Ｍ＝４とした場合でも、元の面積Ｓ０の４倍にしかならない。
　このような本実施形態によれば、従来の直接変調ＲＦ送信器を単純にビット増しして構成する上記例の場合よりも小さい面積で低ノイズの送信器が実現できる。また、本実施形態の場合、ノイズフィルタリングによってノイズを低減しているためノイズフロア全体が低減できるわけではない。しかし、上述したように、通信システムでは、所定の範囲の周波数帯においてノイズの低減が強く要求される。このため、ノイズ低減が要求される周波数帯域に応じ、式（４）を使ってサンプリング周波数を調整すれば、ＤＲＣの数Ｎを比較的少ない数に抑えることが可能である。
　また、多くの場合、上述したように、図５に示したようなノッチによって目的帯域（ノイズ低減が要求される周波数帯域）付近のノイズは上述の６ｄＢ、１２ｄＢに比しても大幅に低減することが可能となる。以上のことから、本実施形態によれば、従来の方法に比べて低ノイズであり、小面積の直接ＲＦ変調送信器を実現することが可能となる。　なお、以上説明した本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、特許請求の範囲により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　本発明の送信器は、ノイズが少ないうえに回路規模を小型化できるので、携帯電話機等の小型機器に好適な構成である。
　３０１ａ～３０１ｎ、３０８ａ～３０８ｍ　ＤＤＲＣ
　３０２ａ～３０２ｎ、３０６ａ～３０６ｍ　ＤＲＣ
　３０３　２分周器
　３０４ａ～３０４ｎ、３０７ａ～３０７ｍ　遅延回路
　３０５　出力整合回路
　３０９　遅延制御回路
　５０１ａ～５０１ｋ　フリップフロップ回路
　５０２　マルチプレクサ

Claims (8)

  1. 　並列に接続された複数の直接ＲＦ変換器と、
    　前記複数の直接ＲＦ変換器に入力されるデジタルベースバンド入力信号を遅延させる複数の遅延回路と、
    　前記複数の直接ＲＦ変換器から出力される各出力信号を加算する加算部と、
    　を含み、
    　前記直接ＲＦ変換器は、
    　前記デジタルベースバンド入力信号と共にＲＦ信号を入力し、前記デジタルベースバンド入力信号によって前記ＲＦ信号を変調し、前記出力信号として出力することを特徴とする送信器。
  2. 　前記複数の遅延回路は、前記複数の直接ＲＦ変換器と一対一に接続されることを特徴とする請求項１に記載の送信器。
  3. 　前記複数の直接ＲＦ変換器が、Ｎ個の前記直接ＲＦ変換器を含む第１ブロックと、
    　Ｍ個の前記直接ＲＦ変換器を含む第２ブロックと、を含み、
    　前記第１ブロックに含まれる前記直接ＲＦ変換器は、
    　同相デジタルベースバンド入力信号と共に第１ＲＦ信号を入力し、前記同相デジタルベースバンド入力信号によって前記第１ＲＦ信号を変調して第１出力信号として出力し、
    　前記第２ブロックに含まれる前記直接ＲＦ変換器は、
    　直交デジタルベースバンド入力信号と共に前記第１ＲＦ信号と位相が９０度相違する第２ＲＦ信号を入力し、前記直交デジタルベースバンド入力信号によって前記第２ＲＦ信号を変調して第２出力信号として出力し、
    　前記加算部は、
    　前記第１ブロックに含まれるＮ個（Ｎは自然数）の前記直接ＲＦ変換器のそれぞれから出力される前記第１出力信号と、前記第２ブロックに含まれるＭ個（Ｍは自然数）の前記直接ＲＦ変換器のそれぞれから出力される前記第２出力信号と、を加算することを特徴とする請求項１に記載の送信器。
  4. 　前記複数の遅延回路の各々に対し、前記デジタルベースバンド入力信号の遅延量を設定する遅延制御回路をさらに含むことを特徴とする請求項１に記載の送信器。
  5. 　前記遅延制御回路は、
    　前記第１ブロックに含まれる前記Ｎ個の直接ＲＦ変換器と接続された前記遅延回路の各々が前記同相デジタルベースバンド信号を遅延させる遅延量を設定し、
    　前記第２ブロックに含まれる前記Ｍ個の直接ＲＦ変換器と接続された前記遅延回路の各々が前記直交デジタルベースバンド信号を遅延させる遅延量を設定することを特徴とする請求項４に記載の送信器。
  6. 　前記第１ブロックと前記第２ブロックとがいずれも前記Ｎ個の直接ＲＦ変換器を含み（Ｍ＝Ｎ）、
    　前記遅延制御回路は、前記第１ブロックに含まれる前記直接ＲＦ変換器のｉ番目（ｉは１以上、Ｎ以下の自然数）の前記直接ＲＦ変換器と、前記第２ブロックに含まれる前記直接ＲＦ変換器のｉ番目の前記直接ＲＦ変換器とに、同じ遅延量を設定することを特徴とする請求項５記載の送信器。
  7. 　前記遅延回路は、
    　前記デジタルベースバンド入力信号を、該デジタルベースバンド入力信号の信号レートの周期を遅延量に応じた整数倍遅延させた遅延デジタル信号を生成することを特徴とする請求項１から６のいずれか１項に記載の送信器。
  8. 　前記遅延回路は、前記整数に等しい数のフリップフロップ回路を含むことを特徴とする請求項７に記載の送信器。
PCT/JP2012/003373 2011-06-03 2012-05-23 送信器 WO2012164876A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012534475A JP5416281B2 (ja) 2011-06-03 2012-05-23 送信器
US13/805,847 US8929480B2 (en) 2011-06-03 2012-05-23 Transmitter
EP12793290.3A EP2571175A4 (en) 2011-06-03 2012-05-23 TRANSMITTER

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011125815 2011-06-03
JP2011-125815 2011-06-03

Publications (1)

Publication Number Publication Date
WO2012164876A1 true WO2012164876A1 (ja) 2012-12-06

Family

ID=47258753

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/003373 WO2012164876A1 (ja) 2011-06-03 2012-05-23 送信器

Country Status (4)

Country Link
US (1) US8929480B2 (ja)
EP (1) EP2571175A4 (ja)
JP (1) JP5416281B2 (ja)
WO (1) WO2012164876A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049929A (ja) * 2012-08-31 2014-03-17 Asahi Kasei Electronics Co Ltd 送信器
US10284202B1 (en) 2018-04-02 2019-05-07 Raytheon Company Generating analog output from a field programmable gate array by combining scaled digital outputs

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265206B2 (ja) * 2013-03-07 2018-01-24 日本電気株式会社 無線送信装置および無線送信方法
EP2905894B1 (en) * 2014-02-06 2017-05-17 IMEC vzw A modulation circuit for a radio device and a method thereof
KR102268110B1 (ko) * 2014-08-05 2021-06-22 삼성전자주식회사 데이터를 변조하는 방법 및 장치 및 기록 매체
KR102155060B1 (ko) * 2014-10-24 2020-09-11 에스케이하이닉스 주식회사 멀티 레벨 메모리 소자 및 그의 데이터 센싱 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304001A (ja) * 1997-02-27 1998-11-13 Matsushita Electric Ind Co Ltd 変調器及び変調方法
US20050111573A1 (en) 2003-11-20 2005-05-26 Nokia Corporation RF transmitter using digital-to-RF conversion
JP2010245962A (ja) * 2009-04-08 2010-10-28 Toshiba Corp 変調装置及び変調方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110739B2 (en) * 2003-04-10 2006-09-19 Powerwave Technologies, Inc. Multi-transmitter communication system employing anti-phase pilot signals
JP2005115654A (ja) 2003-10-08 2005-04-28 Sony Corp 情報処理装置および方法、プログラム格納媒体、並びにプログラム
US7421037B2 (en) * 2003-11-20 2008-09-02 Nokia Corporation Reconfigurable transmitter with direct digital to RF modulator
US8254865B2 (en) * 2006-04-07 2012-08-28 Belair Networks System and method for frequency offsetting of information communicated in MIMO-based wireless networks
JP4640454B2 (ja) * 2008-06-24 2011-03-02 ソニー株式会社 変調回路、変調方法、プログラム、および通信装置
US8542773B2 (en) * 2009-12-18 2013-09-24 Electronics And Telecommunications Research Institute Digital RF converter, digital RF modulator and transmitter including the same
US8385469B2 (en) * 2010-01-20 2013-02-26 Panasonic Corporation High-efficiency all-digital transmitter
US8767845B2 (en) * 2010-03-02 2014-07-01 The Aerospace Corporation Increased capacity communication links with spectrum sharing
US20130003881A1 (en) * 2011-06-30 2013-01-03 Imec Radio Frequency Modulators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304001A (ja) * 1997-02-27 1998-11-13 Matsushita Electric Ind Co Ltd 変調器及び変調方法
US20050111573A1 (en) 2003-11-20 2005-05-26 Nokia Corporation RF transmitter using digital-to-RF conversion
JP2010245962A (ja) * 2009-04-08 2010-10-28 Toshiba Corp 変調装置及び変調方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2571175A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049929A (ja) * 2012-08-31 2014-03-17 Asahi Kasei Electronics Co Ltd 送信器
US10284202B1 (en) 2018-04-02 2019-05-07 Raytheon Company Generating analog output from a field programmable gate array by combining scaled digital outputs
US10707874B2 (en) 2018-04-02 2020-07-07 Raytheon Company Generating analog output from a field programmable gate array by combining scaled digital outputs

Also Published As

Publication number Publication date
JP5416281B2 (ja) 2014-02-12
EP2571175A4 (en) 2014-02-19
JPWO2012164876A1 (ja) 2015-02-23
US8929480B2 (en) 2015-01-06
US20130093495A1 (en) 2013-04-18
EP2571175A1 (en) 2013-03-20

Similar Documents

Publication Publication Date Title
Eloranta et al. A Multimode Transmitter in 0.13$\mu\hbox {m} $ CMOS Using Direct-Digital RF Modulator
JP5416281B2 (ja) 送信器
EP1925094B1 (en) Multi-band radio frequency modulator
Ravi et al. A 2.4-GHz 20–40-MHz channel WLAN digital outphasing transmitter utilizing a delay-based wideband phase modulator in 32-nm CMOS
JP6542263B2 (ja) 低グリッチノイズのセグメント型ｄａｃ用のハイブリッドｒ−２ｒ構造
US9735734B2 (en) Re-configurable passive mixer for wireless receivers
JP2008509575A (ja) ディジタル帯域通過シグマ・デルタ変調器を含む全ディジタル送信機
Ba et al. A 1.3 nJ/b IEEE 802.11 ah fully-digital polar transmitter for IoT applications
US8964860B2 (en) Digital modulator
US7345612B2 (en) Digital-to-radio frequency conversion device, chip set, transmitter, user terminal and data processing method
US11271576B1 (en) Digital-to-analog converter (DAC) with common-mode correction
US9077573B2 (en) Very compact/linear software defined transmitter with digital modulator
US20200144977A1 (en) Wideband signal buffer
US10511322B1 (en) High-speed digital transmitter for wireless communication systems
US9742360B2 (en) Efficient smart wideband linear hybrid CMOS RF power amplifier
US7414555B1 (en) Interleaved ADC and folded mixer for WLAN devices
JP5584180B2 (ja) 直接ｒｆ変調送信器のサンプリングクロック周波数設定方法
Eloranta et al. Direct-digital RF-modulator: a multi-function architecture for a system-independent radio transmitter
JP2014049929A (ja) 送信器
US10666286B1 (en) Partitioned delta-sigma modulator for high-speed applications
US20240171182A1 (en) Multi-phase clock generator circuit
JP2007096795A (ja) 電力制御回路および無線通信装置
Chen Reconfigurable Software-Defined Radio—System Analyses, Architecture Designs, and Circuit Implementations

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012534475

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2012793290

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13805847

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12793290

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE