JP2010010603A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】強誘電体キャパシタを備えた半導体装置とその製造方法において、信頼性を向上させること。
【解決手段】シリコン基板１０と、シリコン基板１０の上方に形成された第１の層間絶縁膜１９と、第１の層間絶縁膜１９の上に形成され、誘電体膜２８を含むキャパシタQとを有し、誘電体膜２８は、該誘電体膜２８の結晶化温度を高める元素を含み、誘電体膜２８は、初期層（第１の層）２８ｂとその上の本体層（第２の層）２８ｃとを有し、初期層２８ｂにおける上記元素の組成比は、本体層２８ｃにおける前記元素の組成比よりも多い半導体装置による。
【選択図】図６

Description

本発明は、半導体装置とその製造方法に関する。

電子機器に用いられるメモリには、揮発性のDRAM(Dynamic Random Access Memory)やSRAM(Static RAM)の他に、電源を切っても情報が保持される不揮発性のフラッシュメモリが広く普及している。

フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（IGFET）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。

そこで、高速且つ低電圧動作が可能なメモリとして、FeRAM(Ferroelectric RAM)、MRAM(Magnetoresistive RAM)、及びPRAM(Phase change RAM)等の開発が進められている。

このうち、FeRAMは、強誘電体材料が持つヒステリシス特性を利用した不揮発性メモリであって、強誘電体キャパシタに情報を記憶するものである。強誘電体キャパシタは、下部電極、強誘電体膜よりなるキャパシタ誘電体膜、及び上部電極をこの順に形成してなる。そして、キャパシタ誘電体膜としては、自発分極量の大きなPZT(Pb (Zr, Ti) O₃)膜が形成されることが多い。

PZT膜の強誘電体特性は、強誘電体キャパシタの電気的特性に大きな影響を与える。そのため、PZT膜のスイッチング電荷量等の強誘電体特性を改善することが提案されている。

例えば、PZT膜を多層構造にし、その最上層として他の層よりもZr原子が多い過剰Zr層を形成することによりリーク電流を低減することができ、スイッチング電荷量を向上させることが提案されている（特許文献１）。

また、PZT膜を初期層と本体層とに分けてMOCVD(Metal Organic Chemical Vapor Deposition)法により成膜し、本体層の成膜雰囲気における酸素濃度を初期層におけるよりも増加させることにより、PZT膜のリーク電流を低減する方法も提案されている（特許文献２）。

更に、上記の初期層の組成をその膜厚方向に向かって連続的に変化させ、本体層では組成を一定にすることにより、PZT膜の結晶欠陥を抑制することが提案されている（特許文献３）。
国際公開第０５／１０６９５６号パンフレット 特開２０００−１７４０１９号公報 特開２０００−６７６５０号公報

強誘電体キャパシタを備えた半導体装置とその製造方法において、信頼性を向上させることを目的とする。

以下の開示の一観点によれば、半導体基板と、前記半導体基板の上方に形成された絶縁膜と、前記絶縁膜の上に形成され、誘電体膜を含むキャパシタとを有し、前記誘電体膜は、該誘電体膜の結晶化温度を高める元素を含み、前記誘電体膜は、第１の層と、前記第１の層の上に形成される第２の層とを有し、前記第１の層における前記元素の組成比は、前記第２の層における前記元素の組成比よりも多い半導体装置が提供される。

また、その開示の別の観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜の上に第１の導電膜を形成する工程と、前記第１の導電膜の上に、誘電体材料からなる第１の層と第２の層とをこの順に積層して誘電体膜を形成する工程と、前記誘電体膜の上に第２の導電膜を形成する工程と、前記第１の導電膜、前記誘電体膜、及び前記第２の導電膜をパターニングしてキャパシタを形成する工程とを有し、前記誘電体膜を形成するときに、該誘電体膜の結晶化温度を高める元素を該誘電体膜に含めて、前記第１の層における前記元素の組成比を前記第２の層における前記元素の組成比よりも多くする半導体装置の製造方法が提供される。

本発明によれば、誘電体膜の結晶化温度を高める元素の組成比が、第２の層よりも第１の層の方が高いので、高温で誘電体膜を成膜する時に初期に発生するランダム配向成分となる結晶グレインの結晶化が進行し難くなり、第１の層の結晶粒に起因して第２の層の上面に発生する突起の数が減少し、誘電体膜の表面モホロジーが滑らかとなる。

（１）調査結果の説明
本発明の実施の形態の説明に先立ち、本願発明者が行った調査結果について説明する。

強誘電体キャパシタの強誘電体膜としては、PZT膜等のABO₃型ペロブスカイト結晶構造の強誘電体膜が用いられることが多い。その強誘電体膜は、例えばMOCVD法で形成される。

MOCVD法では、成膜の初期に形成された初期層の上に強誘電体膜の本体層がエピタキシャルに成長する。本体層の成長速度は初期層の結晶粒に依存するので、初期層においてランダム配向成分となる結晶粒がある程度成長してしまっていると、それを引き継いで本体層の成長速度が場所によって異なるようになり、成長速度が速いランダム配向成分の強誘電体膜の表面に突起が形成されることがある。

このような強誘電体膜の表面モホロジーの荒れは、強誘電体膜上に形成される上部電極のカバレッジを低下させ、ひいては強誘電体キャパシタの信頼性が低下させてしまう。

単に表面モホロジーを改善するだけなら、スパッタやSol-gel法により常温で成膜することも考えられる。しかしながら、高密度ですぐれた膜を得るためには、高温で結晶化する方が望ましい。高温で成膜する際は他のランダムな配向のグレインが異常に成長する懸念があり、その制御が重要である。

そこで、このように成膜温度を制御するのではなく、量産に向いた簡便な手法により強誘電体膜の表面モホロジーを改善するのが望まれる。

本願発明者は、強誘電体膜の元素の組成比に着目し、表面モホロジーが初期層中の元素の組成比にどのように依存するのかについて以下のような調査を行った。

図１は、その調査で使用されたサンプルの断面図である。

このサンプルは、シリコン基板１の上に下部電極２としてイリジウム膜を形成し、その上にMOCVD法により厚さ５nmのPZT膜３の初期層３ａと厚さ１１５nmの本体層３ｂとを形成してなる。

そのMOCVD法は次のようにして行った。

まず、Pb(DPM)₂（化学式Pb(C₁₁H₁₉O₂)₂)）、Zr(dmhd)₄（化学式Zr(C₉H₁₅O₂)₄）、及びTi(O−iOr)₂(DPM)₂（化学式Ti(C₃H₇O)₂(C₁₁H₁₉O₂)₂）のそれぞれを酢酸ブチル（化学式C₆H₁₂O₂）に溶解させ、Pb、Zr、及びTiの各液体原料を作成した。そして、これらの液体原料をMOCVD装置の気化器にそれぞれ０．３sccm、０．４sccm、及び０．４sccmの流量で供給して気化させることにより、Pb、Zr、及びTiの原料ガスを得た。更に、成膜に際しては、これらの原料ガスと共に、O₂ガスとArガスとをチャンバに供給した。

図２（ａ）は、初期層３ａと本体層３ｂの双方において、Zrの組成比（Zr/(Zr+Ti)）を共に０．４５とした場合に、PZT膜３の表面をSEM(Scanning Electron Microscope)により観察して得られた像を基に描いた図である。なお、Zrの組成比は、上記の各原料ガスの流量を制御することにより調節した。

この場合、同図で示されている正方形の領域には６３個の突起が発生している。その突起は、PZTの（１１１）配向以外の配向の結晶粒であり、図中の平坦面はPZTの（１１１）面に相当する。

一方、図２（ｂ）は、初期層３ａのZrの組成比（Zr/(Zr+Ti)）を０．６２に高め、本体層３ｂのZrの組成比を０．４５とした場合のSEM像を基にして描いた図である。なお、一辺の長さは図２（ａ）と同じである。

この場合は、PZTの（１１１）面上での突起の数が２１個に減少した。

図３は、このようなサンプルを複数形成し、初期層３ａのZrの組成比（Zr/(Zr+Ti)）と、PZT膜３の表面の突起の個数との関係を調査して得られた図である。なお、その突起が計数された領域の形状と広さは図２（ａ）、（ｂ）と同じである。また、いずれのサンプルにおいても、本体層３ｂについては、Zrの組成比を０．４５としている。

図３に示されるように、初期層３ａのZrの組成比を増加させると、突起の個数が減少し、PZT膜３の表面モホロジーが改善されることが明らかとなった。

これは、ZrがPZTの結晶化温度を高める作用を有するため、Zrの組成比を高めると初期層３ａの結晶化温度が高まり、初期層３ａにおいてランダムな配向をもつグレインのPZT結晶が十分に成長せず、本体層３ｂの成長が初期層３ａをひきついで均一に成長するためと考えられる。

よって、PZT膜以外のABO₃型ペロブスカイト結晶構造の強誘電体膜でも、その強誘電体膜の結晶化温度を高めるような元素を強誘電体膜にドープし、かつ、初期層におけるその元素の組成比を本体層におけるよりも多くすることで、表面モホロジーの荒れを防止できると考えられる。そのようなABO₃型ペロブスカイト結晶構造の強誘電体膜としては、PZT膜の他に、PZT膜にランタンをドープしたPLZT膜や、PZTにランタン、カルシウム、及びストロンチウムをドープしたPLCSZT膜もある。

また、これらの強誘電体膜の結晶化温度を高めるような元素としては、上記のZrの他に、Nbもある。

このような結晶化温度の上昇を利用して表面モホロジーを改善するには、初期層３ａにおけるZrの組成比を０．４〜０．９、より好ましくは０．５〜０．８とするのがよい。

また、初期層３ａは、このように結晶化温度が高いためPZT結晶が成長し難く、本体層３ｂと比較してPZT膜３の強誘電体特性への寄与は小さい。よって、PZT膜３の全体の強誘電体特性を高めるには、初期層３ａはなるべく薄く、例えば２０nm以下とするのが好ましい。

一方、本体層３ｂは、Zrが多くドープされていると結晶化温度が高くなって結晶化し難くなり、PZT膜３の全体の強誘電体特性が悪くなってしまう。そのため、本体層３ｂについては、強誘電体特性を優先させ、Zr組成比を初期層３ａよりも小さくするのが好ましい。PZT膜３全体の強誘電体特性の維持には、本体層３ｂにおけるZr組成比を０．２〜０．６、より好ましくは０．４〜０．５とするのがよい。

なお、このような効果は、MOCVD法だけでなく、スパッタ法によって各層３ａ、３ｂを形成する場合にも得られると期待される。

ところで、上記のように初期層３ａにおけるZrの組成比を高めると、PZT膜３の表面モホロジーは改善されるが、初期層３ａにおいて結晶が成長し難くなるため、その結晶が一方向に揃わなくなるおそれがある。PZT膜の分極軸方向は（００１）方向であるが、この方向にPZT結晶粒を配向させるのは困難なので、実際の製品においては配向が容易な（１１１）方向に揃えるのが理想的である。

本願発明者は、上記のように初期層３ａのZrの組成比を０．６２と高めた場合に、PZT膜３の（１１１）配向が、初期層３ａの成膜雰囲気中の酸素の分圧にどのように依存するかについて調査した。

その調査結果を図４に示す。

図４の横軸は、初期層３ａの成膜雰囲気中において、原料ガスを除いた酸素の分圧の百分率を示す。なお、いずれのサンプルについても、本体層３ｂを形成するときの酸素の分圧は１００％としている。

また、縦軸は、PZT膜３の（１１１）方向の配向の強さＩ（１１１）と、これ以外の配向の強さの和（Ｉ（１００）＋Ｉ（１０１）＋Ｉ（１１１））との比で定義される（１１１）方向の配向率を表す。なお、配向の強さについては、XRDにより測定した。

そして、同図中のCenterとは、２００mmのシリコン基板１の中心での値を意味し、Edgeとはシリコン基板１の周辺部分での値を意味する。

更に、図４におけるリファレンスは、初期層３ａと本体層３ｂの双方のZrの組成比（Zr/(Zr+Ti)）を０．４５とした場合のものである。また、そのリファレンスでは、初期層３ａの成膜雰囲気における酸素分圧を２５％とし、本体層３ｂの成膜雰囲気における酸素分圧を１００％とした。

図４に示されるように、初期層３ａのZr組成比が０．６２の場合、酸素分圧が１５〜２５％では、基板周辺部分における（１１１）配向率がリファレンスよりも低下する。

これに対し、酸素分圧が３５〜５５％となると、リファレンスと同程度に良好の（１１１）配向率が得られる。

このことから、PZT膜３の表面モホロジーの改善と（１１１）配向率の向上との両立を図るには、初期層３ａを形成するときの酸素分圧を３５〜５５％とすればよいことが明らかとなった。

（２）本発明の実施の形態
以下では、スタック型のFeRAMの製造工程に上記した調査結果を利用する。但し、本発明はスタック型に限定されず、プレーナ型であってもよい。

図５〜図９は、本実施形態に係る半導体装置の製造途中の断面図である。

最初に、図５（ａ）に示す断面構造を得るまでの工程について説明する。

まず、p型のシリコン基板１０に素子分離溝を形成し、その中に素子分離絶縁膜１１として酸化シリコン膜を埋め込む。このような素子分離構造はSTI(Shallow Trench Isolation)と呼ばれる。なお、STIに代えて、LOCOS(Local Oxidation of Silicon)により素子分離を行ってもよい。

次いで、シリコン基板１０にp型不純物をイオン注入してpウェル１２を形成した後、素子分離絶縁膜１１で画定された活性領域におけるシリコン基板１０表面を熱酸化してゲート絶縁膜１４となる熱酸化膜を形成する。

続いて、シリコン基板１０の上側全面に非晶質又は多結晶のシリコン膜及びタングステンシリサイド膜を順に形成し、これらの膜をフォトリソグラフィによりパターニングしてゲート電極１５を形成する。

pウェル１２上には、上記の２つのゲート電極１５が間隔をおいてほぼ平行に配置され、それらのゲート電極１５はワード線の一部となる。

次いで、シリコン基板１０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極１５の横に絶縁性サイドウォール１６として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。

続いて、絶縁性サイドウォール１６とゲート電極１５をマスクにしながら、シリコン基板１０にn型不純物をイオン注入することにより、ゲート電極１５の側方のシリコン基板１０にn型ソース／ドレイン領域１３を形成する。

ここまでの工程により、シリコン基板１０の活性領域には、ゲート絶縁膜１４、ゲート電極１５、及びn型ソース／ドレイン領域１３等を有するMOSトランジスタTRが形成されたことになる。

次に、シリコン基板１０の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板１０上に高融点金属シリサイド層１７を形成する。その高融点金属シリサイド層１７はゲート電極１５の表層部分にも形成され、それにより各ゲート電極１５が低抵抗化されることになる。

その後、素子分離絶縁膜１１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。

続いて、プラズマCVD法により、カバー絶縁膜１８として窒化シリコン（SiN）膜を厚さ約２０nmに形成する。次いで、カバー絶縁膜１８の上に、TEOSガスを使用するプラズマCVD法により酸化シリコン膜を約１０００nmに形成し、その酸化シリコン膜を第１の層間絶縁膜１９とする。

その後に、第１の層間絶縁膜１９の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化する。このCMPの結果、第１の層間絶縁膜１９の厚さは、シリコン基板１０の平坦面上で約７００nmとなる。

次に、図５（ｂ）に示すように、カバー絶縁膜１８と第１の層間絶縁膜１９とをパターニングして、n型ソース／ドレイン領域１３の上のこれらの絶縁膜にコンタクトホール１９ａを形成する。

そして、そのコンタクトホール１９ａの内面と第１の層間絶縁膜１９の上面に、スパッタ法により厚さ約３０nmのチタン膜と厚さ約２０nmの窒化チタン膜とをこの順にグルー膜として形成する。更に、六フッ化タングステンガスを使用するCVD法により、上記のグルー膜の上にタングステン膜を形成し、そのタングステン膜でコンタクトホール１９ａを完全に埋め込む。その後に、第１の層間絶縁膜１９上の余分なタングステン膜とグルー膜とをCMP法により研磨して除去し、これらの膜をコンタクトホール１９ａの中に第１の導電性プラグ２１として残す。

続いて、図５（ｃ）に示すように、スパッタ法により下地導電膜２５としてチタン膜を約２０nmの厚さに形成する。そして、N₂雰囲気中におけるRTA(Rapid Thermal Anneal)によりそのチタン膜を窒化して窒化チタン膜とする。このように窒化により得られた窒化チタンは、後述のPZTを（１１１）方向に揃えるのに好適な（１１１）配向となる。

次いで、この下地導電膜２５の上に、導電性酸素バリア膜２６として窒化チタンアルミニウム（TiAlN）膜２６をスパッタ法により約１００nmの厚さに形成する。

導電性酸素バリア膜２６は、外部雰囲気中の酸素が第１の導電性プラグ２１に侵入するのを阻止し、製造途中に第１の導電性プラグ２１が異常酸化してコンタクト不良を引き起こすのを防止する役割を担う。

次に、図６（ａ）に示すように、導電性酸素バリア膜２６の上にスパッタ法によりイリジウム膜を厚さ約１００nmに形成し、そのイリジウム膜を第１の導電膜２７とする。

第１の導電膜２７はイリジウム膜に限定されない。第１の導電膜２７としては、イリジウム膜、酸化イリジウム（IrO₂）膜、窒化チタンアルミニウム膜、窒化チタン膜、及びSrRuO₃膜のいずれかを形成し得る。

そして、図６（ｂ）に示すように、第１の導電膜２７の上にMOCVD法によりPZT膜の初期層（第１の層）２８ｂを２０nm以下の厚さ、例えば５nmに形成する。

その初期層２８ｂの形成に際しては、Pb(DPM)₂（化学式Pb(C₁₁H₁₉O₂)₂)）、Zr(dmhd)₄（化学式Zr(C₉H₁₅O₂)₄）、及びTi(O−iOr)₂(DPM)₂（化学式Ti(C₃H₇O)₂(C₁₁H₁₉O₂)₂）のそれぞれを酢酸ブチル（化学式C₆H₁₂O₂）に溶解させ、Pb、Zr、及びTiの各液体原料を作成する。

そして、これらの液体原料をMOCVD装置の気化器にそれぞれ０．３sccm、０．４sccm、及び０．４sccmの流量で供給して気化させることにより、Pb、Zr、及びTiの原料ガスを得る。

その後に、これらの原料ガスと共にO₂ガスとArガスとをMOCVDチャンバに供給しながら、圧力を５Torrに維持し、基板温度を６２０℃とすることで、上記の初期層２８ｂを形成する。なお、O₂ガスの流量は例えば０．６２５slmとされ、Arガスの流量は例えば１．３７５slmとされる。

調査結果において説明したように、初期層２８ｂにおける結晶成長を抑制するために、初期層２８ｂにおけるZrの組成比Zr/(Zr+Ti)は後述の本体層よりも多いのが好ましく、０．４〜０．９の範囲、より好適には０．５〜０．８の範囲にZrの組成比を調節するのがよい。本実施形態ではその組成比を０．６２とする。組成比の調節は、原料ガスの流量によって制御することができる。

このようにZr組成比を高めることで、初期層２８ｂの結晶化温度が高くなり、初期層２８ｂ中でランダム配向のPZT結晶が成長し難くなる。

また、原料ガスを除いた成膜雰囲気中の酸素の分圧については、図４で説明した調査結果より、３５〜５５％の範囲とすることで、最終的に得られる強誘電体膜の（１１１）配向の配向率を高めるのが好ましい。

次いで、図６（ｃ）に示すように、初期層２８ｂの成膜に使用したMOCVDチャンバを引き続いて使用し、初期層２８ｂの成膜時と同じ圧力と基板温度の条件で、初期層２８ｂの上にPZTの本体層（第２の層）２８ｃを約１１５nmの厚さに形成する。

その本体層２８ｃは、初期層２８ｂと同じ原料ガスを使用して形成し得る。但し、Zrの組成比については、初期層２８ｂよりも少なくなるように０．２〜０．６の範囲、より好適には０．４〜０．５とするのが好ましく、本実施形態では０．４５とする。

これにより、初期層２８ｂと比較して本体層２８ｃの結晶化温度が低くなり、本体層２８ｃにおいてPZT結晶粒の成長が促される。

また、成膜雰囲気の酸素分圧は、初期層２８ｂの形成時よりも高くすることで結晶成長を促し、良好なPZT結晶を得るのが好ましい。本実施形態では、原料ガス以外のガスとしてO₂ガスのみを２slmの流量で供給し、Arガスは供給しない。これにより、原料ガスを除いた成膜雰囲気中における酸素の分圧は１００％となり、初期層２８ｂと比較して強誘電体特性が高い本体層２８ｃが得られる。

以上により、第１の導電膜２７の上に、初期層２８ｂと本体層２８ｃとを積層してなる強誘電体膜２８が形成されたことになる。

上記のように初期層２８ｂではZr組成比を高めてランダムなPZT結晶の成長を抑制したことで、その結晶粒に起因して本体層２８ｃの表面に形成される突起の数が少なくなり、本体層２８ｃの表面モホロジーが滑らかとなる。

なお、PZTの結晶化温度を高める元素としては、Zrの他に、Nbもある。よって、初期層２８ｂと本体層２８ｃのそれぞれにNbをドープし、かつ、初期層２８ｂにおけるNbの組成比（Nb/(Nb+Zr+Ti)）を本体層２８ｃにおけるよりも多くすることによっても、初期層２８ｂの結晶化温度を高めることができる。

ところで、初期層２８ｂは、このように表面モホロジーの改善に寄与する一方、PZT結晶粒の酸素が少ないため本体層２８ｃと比較して強誘電体膜２８の強誘電体特性への寄与の程度は少ない。したがって、初期層２８ｂの膜厚を２０nm以下に薄くすることにより、強誘電体膜２８の大部分を本体層２８ｃが占めるようにし、強誘電体膜２８の強誘電体特性を高めるのが好ましい。

また、この例では強誘電体膜２８としてPZT膜を形成したが、これに代えてPLZT膜やPLCSZT膜を形成してもよい。

次いで、図７（ａ）に示すように、強誘電体膜２８の上に第２の導電膜２９としてスパッタ法により酸化イリジウム膜を厚さ約１５０nmに直接形成する。

第２の導電膜２９は酸化イリジウム膜に限定されない。第２の導電膜２９としては、イリジウム膜、酸化イリジウム膜、及びSrRuO₃膜のいずれかまたはそれらの積層を形成し得る。

更に、第２の導電膜２９の上に、貴金属膜３０としてスパッタ法によりイリジウム膜を厚さ約５０nmに形成する。

そして、図７（ｂ）に示すように、不図示のハードマスクをマスクにし、ハロゲンガスを含むエッチングガスを用いて各膜２５〜３０をドライエッチングすることにより、第１の導電性プラグ２１の直上に強誘電体キャパシタQを形成する。

その強誘電体キャパシタQは、第１の導電膜２７をパターニングしてなる下部電極２７ａ、強誘電体膜２８をパターニングしてなるキャパシタ誘電体膜２８ａ、及び第２の導電膜２９をパターニングしてなる上部電極２９ａをこの順に積層してなる。

ところで、キャパシタ誘電体膜２８ａ中のPZTは、水素等の還元性物質によって容易に還元され、残留分極電荷量等の強誘電体特性が劣化し易い。

そこで、次の工程では、図８（ａ）に示すように、水素のバリア性に優れたアルミナ膜を絶縁性水素バリア膜３３としてシリコン基板１の上側全面に形成する。そのアルミナ膜は、例えばスパッタ法により約２０nmの厚さに形成する。

その後に、ここまでの工程においてキャパシタ誘電体膜２８ａが受けたダメージを回復させるため、キャパシタ誘電体膜２８ａに対して酸素含有雰囲気中でアニールを行う。そのアニールは回復アニールとも呼ばれ、例えばファーネス内で基板温度を６００℃として約６０分間行われる。

次に、図８（ｂ）に示すように、絶縁性水素バリア絶縁膜３３の上にHDPCVD(High Density Plasma CVD)法により酸化シリコン膜を形成し、この酸化シリコン膜を第２の層間絶縁膜３４とする。

HDPCVD法により形成された第２の層間絶縁膜３４は埋め込み性に優れているため、隣接する強誘電体キャパシタQ間の狭いスペースをその第２の層間絶縁膜３４で良好に埋め込むことができる。

その後に、第２の層間絶縁膜３４の上面をCMPにより研磨して平坦化する。CMP後の第２の層間絶縁膜３４の膜厚は、上部電極２９ａの上で例えば３００nmとなる。

次いで、図９（ａ）に示すように、絶縁性水素バリア絶縁膜３３と第２の層間絶縁膜３４のそれぞれをパターニングし、強誘電体キャパシタQと第１の導電性プラグ２１のそれぞれの上に第１のホール３４ａと第２のホール３４ｂを形成する。

なお、これらのホール３４ａ、３４ｂを同時に形成しようとすると、第２のホール３４ｂよりも浅い第１のホール３４ａの形成が先に終了し、第１のホール３４ａに露出する強誘電体キャパシタQがエッチング雰囲気に長時間曝されてダメージを受けるおそれがある。

そのため、最初に第１のホール３４ａを形成した後、第１のホール３４ａをレジストパターンで多いながら第２のホール３４ｂを形成するのが好ましい。

次に、図９（ｂ）に示す断面構造を得るまでの工程について説明する。

まず、各ホール３４ａ、３４ｂのそれぞれの内面と第２の層間絶縁膜３４の上面に、スパッタ法により窒化チタン膜を形成し、更にその上にCVD法によりタングステン膜を形成して各ホール３４ａ、３４ｂを完全に埋め込む。その後に、第２の層間絶縁膜３４の上の余分な窒化チタン膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を各ホール３４ａ、３４ｂ内に第２の導電性プラグ３９として残す。

次いで、第２の導電性プラグ３９と第２の層間絶縁膜３４のそれぞれの上にスパッタ法により金属積層膜を形成し、それをパターニングして一層目金属配線層４０として残す。その金属積層膜として、例えば、厚さ約５０nmの窒化チタン膜、厚さ約３６０nmのアルミニウム膜、及び厚さ約７０nmの窒化チタン膜をこの順に形成する。

以上により、本実施形態に係る半導体装置の基本構造が完成した。

上記した本実施形態によれば、図６（ｃ）を参照して説明したように、MOCVD法で強誘電体膜２８を形成するとき、初期層２８ｂにおけるZrの組成比（Zr/(Zr+Ti)）を、本体層２８ｃにおけるよりも高くした。これにより、初期層２８ｂの結晶化温度が本体層２８ｃよりも高まるので、初期層２８ｂにおいて結晶化が進行し難くなる。その結果、初期層２８ｂの結晶粒に起因して本体層２８ｃの上面に発生する突起の数が少なくなり、本体層２８ｃの表面モホロジーが滑らかとなる。これにより、キャパシタ誘電体膜２８ａを覆う上部電極２９ａのカバレッジが良好となり、強誘電体キャパシタQの信頼性が向上する。

更に、強誘電体膜２８は、表面モホロジーの改善に有効な初期層２８ｂを最下層に一層のみ有しており、特許文献１のように過剰Zr層を複数層有しておらず、本体層２８ｃの上に第２の導電膜２９が直接形成される。よって、強誘電体膜２８において、その強誘電体特性の向上に寄与する本体層２８ｃが占める割合が特許文献１よりも多くなり、強誘電体特性を高め易くすることが可能となる。

以下に、本発明の諸態様を付記にまとめる。

（付記１） 半導体基板と、
前記半導体基板の上方に形成された絶縁膜と、
前記絶縁膜の上に形成され、誘電体膜を含むキャパシタとを有し、
前記誘電体膜は、該誘電体膜の結晶化温度を高める元素を含み、
前記誘電体膜は、第１の層と、前記第１の層の上に形成される第２の層とを有し、
前記第１の層における前記元素の組成比は、前記第２の層における前記元素の組成比よりも多いことを特徴とする半導体装置。

（付記２） 前記誘電体膜はPZT膜、PLZT膜、及びPLCSZT膜のいずれかであり、前記結晶化温度を高める元素はZrであることを特徴とする付記１に記載の半導体装置。

（付記３） 前記組成比はZr/(Zr+Ti)であり、その値は前記第１の層において０．４〜０．９であることを特徴とする付記２に記載の半導体装置。

（付記４） 前記組成比はZr/(Zr+Ti)であり、その値は前記第２の層において０．２〜０．６であることを特徴とする付記２に記載の半導体装置。

（付記５） 前記結晶化温度を高める元素として、更にNbがドープされたことを特徴とする付記２に記載の半導体装置。

（付記６） 前記初期層の厚さは２０nm以下であることを特徴とする付記１〜５のいずれかに記載の半導体装置。

（付記７） 前記本体層の上に、前記強誘電体キャパシタの上部電極が直接形成されたことを特徴とする付記１〜６のいずれかに記載の半導体装置。

（付記８） 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上に第１の導電膜を形成する工程と、
前記第１の導電膜の上に、誘電体材料からなる第１の層と第２の層とをこの順に積層して誘電体膜を形成する工程と、
前記誘電体膜の上に第２の導電膜を形成する工程と、
前記第１の導電膜、前記誘電体膜、及び前記第２の導電膜をパターニングしてキャパシタを形成する工程とを有し、
前記誘電体膜を形成するときに、該誘電体膜の結晶化温度を高める元素を該誘電体膜に含めて、前記第１の層における前記元素の組成比を前記第２の層における前記元素の組成比よりも多くすることを特徴とする半導体装置の製造方法。

（付記９） 前記誘電体膜としてPZT膜、PLZT膜、及びPLCSZT膜のいずれかを形成し、前記結晶化温度を高める元素としてZrを採用することを特徴とする付記８に記載の半導体装置の製造方法。

（付記１０） 前記組成比はZr/(Zr+Ti)であり、その値を前記第１の層において０．４〜０．９とすることを特徴とする付記９に記載の半導体装置の製造方法。

（付記１１） 前記組成比はZr/(Zr+Ti)であり、その値を前記第２の層において０．２〜０．６とすることを特徴とする付記９に記載の半導体装置の製造方法。

（付記１２） 前記結晶化温度を高める元素として、更にNbを採用することを特徴とする付記９に記載の半導体装置の製造方法。

（付記１３） 前記誘電体膜をMOCVD法により形成すると共に、前記第１の層の成膜雰囲気に添加される酸素の分圧を、前記第２の層を成膜するときよりも低くすることを特徴とする付記９〜１２のいずれかに記載の半導体装置の製造方法。

（付記１４） 前記酸素の分圧を３５％〜５５％とすることを特徴とする付記１３に記載の半導体装置の製造方法。

（付記１５） 前記誘電体膜をスパッタ法により形成することを特徴とする付記８〜１２のいずれかに記載の半導体装置の製造方法。

（付記１６） 前記第２の層の上に、前記第２の導電膜を直接形成することを特徴とする付記８〜１５のいずれかに記載の半導体装置の製造方法。

図１は、調査に使用されたサンプルの断面図である。 図２（ａ）、（ｂ）は、PZT膜の表面をSEMにより観察して得られた像を基に描いた図である。 図３は、初期層のZrの組成比と突起の個数との関係を調査して得られた図である。 図４は、初期層の成膜雰囲気における酸素分圧と、PZT膜の（１１１）方向の配向率との関係を調査して得られたグラフである。 図５（ａ）〜（ｃ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その１）である。 図６（ａ）〜（ｃ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その２）である。 図７（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その３）である。 図８（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その４）である。 図９（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の製造途中の断面図（その５）である。

符号の説明

１…シリコン基板、２…下部電極、３…PZT膜、３ａ…初期層、３ｂ…本体層、１０…シリコン基板、１１…素子分離絶縁膜、１２…pウェル、１３…n型ソース／ドレイン領域、１４…ゲート絶縁膜、１５…ゲート電極、１６…絶縁性サイドウォール、１７…高融点金属シリサイド層、１８…カバー絶縁膜、１９…第１の層間絶縁膜、２１…第１の導電性プラグ、２５…下地導電膜、２６…導電性酸素バリア膜、２７…第１の導電膜、２８…強誘電体膜、２８ａ…キャパシタ誘電体膜、２８ｂ…初期層、２８ｃ…本体層、２９…第２の導電膜、３０…貴金属膜、３３…絶縁性水素バリア膜、３４…第２の層間絶縁膜、３４ａ…第１のホール、３４ｂ…第２のホール、３９…第２の導電性プラグ、４０…一層目金属配線層、Q…強誘電体キャパシタ、TR…MOSトランジスタ。

Claims (5)

1. 半導体基板と、
   前記半導体基板の上方に形成された絶縁膜と、
   前記絶縁膜の上に形成され、誘電体膜を含むキャパシタとを有し、
   前記誘電体膜は、該誘電体膜の結晶化温度を高める元素を含み、
   前記誘電体膜は、第１の層と、前記第１の層の上に形成される第２の層とを有し、
   前記第１の層における前記元素の組成比は、前記第２の層における前記元素の組成比よりも多いことを特徴とする半導体装置。
2. 前記誘電体膜はPZT膜、PLZT膜、及びPLCSZT膜のいずれかであり、前記結晶化温度を高める元素はZrであることを特徴とする請求項１に記載の半導体装置。
3. 前記組成比はZr/(Zr+Ti)であり、その値は前記第１の層において０．４〜０．９であることを特徴とする請求項２に記載の半導体装置。
4. 前記組成比はZr/(Zr+Ti)であり、その値は前記第２の層において０．２〜０．６であることを特徴とする請求項２に記載の半導体装置。
5. 半導体基板の上方に絶縁膜を形成する工程と、
   前記絶縁膜の上に第１の導電膜を形成する工程と、
   前記第１の導電膜の上に、誘電体材料からなる第１の層と第２の層とをこの順に積層して誘電体膜を形成する工程と、
   前記誘電体膜の上に第２の導電膜を形成する工程と、
   前記第１の導電膜、前記誘電体膜、及び前記第２の導電膜をパターニングしてキャパシタを形成する工程とを有し、
   前記誘電体膜を形成するときに、該誘電体膜の結晶化温度を高める元素を該誘電体膜に含めて、前記第１の層における前記元素の組成比を前記第２の層における前記元素の組成比よりも多くすることを特徴とする半導体装置の製造方法。

Images