JP2010010499A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010010499A
JP2010010499A JP2008169758A JP2008169758A JP2010010499A JP 2010010499 A JP2010010499 A JP 2010010499A JP 2008169758 A JP2008169758 A JP 2008169758A JP 2008169758 A JP2008169758 A JP 2008169758A JP 2010010499 A JP2010010499 A JP 2010010499A
Authority
JP
Japan
Prior art keywords
electrode
solder
semiconductor substrate
semiconductor device
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008169758A
Other languages
English (en)
Inventor
Masato Satomi
正人 里見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008169758A priority Critical patent/JP2010010499A/ja
Publication of JP2010010499A publication Critical patent/JP2010010499A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Chemically Coating (AREA)

Abstract

【課題】 金電極とハンダバンプ電極との間で、合金層が形成されない半導体装置の製造方法を提供する。
【解決手段】 少なくとも表面が金からなる電極上に、ハンダの拡散阻止層と、ハンダからなるバンプ電極とを形成する半導体装置の製造方法において、半導体基板上に表面が金からなる電極を形成し、この電極の周囲の一部の半導体基板表面を露出させる。その後、拡散阻止層を構成する金属を無電解メッキする。このとき、電極周囲に露出する半導体基板表面を被覆するようにする。その後、拡散阻止層上に、ハンダからなるバンプ電極を形成する。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に係り、特に、少なくとも表面が金からなる電極上に、ハンダからなるバンプ電極を形成する半導体装置の製造方法に関するものである。
近年、携帯モバイル通信等の発達により、半導体装置の小型、薄型化が求められており、バンプ電極を備える構造の半導体装置が多くなってきている。バンプ電極を形成する場合、ハンダボールを半導体装置上に載置し、加熱することでバンプ電極を形成する方法が簡便な方法である。
具体的には、図3に示すように、半導体素子を形成した半導体基板1の主面に、電極2を形成した後、その電極2上にハンダの拡散を防止するため、たとえば無電解メッキ法により拡散阻止層3を形成する。その後、拡散阻止層3上にハンダボールを載置し、リフロー炉を用いて加熱すると、ハンダボールが溶融し、電極2上に拡散防止層3を介してハンダからなる球形のバンプ電極4を形成する。このような構造の半導体装置は、実装基板にハンダからなるバンプ電極を直接接続できるため、従来のワイヤーボンド法により形成する半導体装置に比べて、ワイヤーのループの高さ分だけ低背化ができ、好ましい。
ところで、携帯モバイル通信では、高周波特性が要求されるため、半導体装置をGaAs等の化合物半導体で形成される場合が多い。化合物半導体を用いる場合、電極2の表面は金(Au)とし、拡散防止層3は、ニッケル(Ni)が多く用いられ、拡散防止層3の厚さは5ミクロン以上に形成するのが一般的である。
このように厚い拡散防止層3を形成する場合、電解メッキ法や無電解メッキ法が用いる。これらの方法のうち、電解メッキ法は、電流を流すための給電膜が必要であったり、選択成長させるためレジストの形成が必要であったりするためコストの高い製造方法となる。それに比べて、無電解メッキ法は、給電膜やレジストの形成が不要であり、コストの低い製造方法であり、好適である。
このように、金からなる電極2上に無電解メッキ法により拡散防止層3を形成する場合、メッキ層は、縦方向に堆積すると同時に横方向にも堆積する。ここで、横方向に堆積したメッキ層は、図3に示すように、電極2を覆うように形成されている表面保護膜5上に乗り上げるよう形成される。
一般的にメッキ層と表面保護膜5の接着性は、非常に悪い。その結果、メッキ層上にハンダからなるバンプ電極4を形成する際の熱処理によって、バンプ電極4を構成するスズが、拡散防止層3と表面保護膜5との界面6を拡散し、電極2を構成する金と反応して合金層7を形成してしまう。
この合金層7は、非常に脆く、バンプ電極4の接着強度を劣化させ、あるいは合金層7中のスズが電極2中に拡散して、電極2が接続する半導体装置の素子特性に影響を及ぼすという問題が発生してしまう。本発明は、上記問題を解消し、合金層が形成されない半導体装置の製造方法を提供することを目的とする。
本発明は上記目的を達成するため、少なくとも表面が金からなる電極上に、ハンダの拡散阻止層と、ハンダからなるバンプ電極とを形成する半導体装置の製造方法において、半導体基板上に少なくとも表面が金からなる電極を形成する工程と、該電極の周囲の一部の前記半導体基板表面を露出する工程と、前記電極上から、前記拡散阻止層を構成する金属を無電解メッキし、該無電解メッキ層で前記電極の周囲に露出する前記半導体基板表面を被覆する工程と、前記拡散阻止層上に、ハンダからなるバンプ電極を形成する工程とを含むことを特徴とする。
本発明によれば、半導体基板上に形成した少なくとも表面が金からなる電極の周囲に、半導体基板を露出させた後、電極上から無電解メッキ法により拡散防止層を形成するだけで、横方向に成長した無電解メッキ層が半導体基板を覆い、この接着面でスズの拡散を防止する構造を形成することができる。
本発明により形成される半導体装置は、半導体基板上に形成した少なくとも表面が金からなる電極上に配置されたバンプ電極を構成するハンダは、電極の周囲で半導体基板に接着している拡散防止層によって、金と合金層を形成することがない。その結果、バンプ電極の接着強度の劣化や半導体素子の特性変動のない、半導体装置を提供することができる。
本発明は、少なくとも表面が金からなる電極上に、ハンダの拡散防止層とハンダからなるバンプ電極とを形成する際、電極の周囲の半導体基板を露出させ、その後無電解メッキを行うことにより、拡散防止層と半導体基板を接着させ、密着性の悪い拡散防止層と保護膜の界面を拡散するスズが、電極まで到達するのを防止する構造としている。以下、本発明の実施例について、詳細に説明する。
図1は、本発明により形成される半導体装置の断面図である。図1に示すように、GaAs等の化合物半導体からなる半導体素子を形成した半導体基板1の主面に、少なくとも表面が金からなる引出用の電極2を形成した後、その電極2上にハンダの拡散を防止するための、拡散防止層3を無電解メッキ法により形成する。
ここで、本発明では、前述の従来例と異なり、電極2の周囲に半導体基板1が露出するように開口部8を設けている。その後、電極2上にハンダの拡散を防止するため、たとえば無電解メッキ法によりニッケルメッキを形成する。この無電解メッキ法により、電極2上に堆積するメッキ層は、縦方向(厚さ方向)と同時に横方向にも堆積する。その結果、図1に示すように、開口部8を覆うように拡散防止層3を形成することができる。この開口部8上に形成されたメッキ層は、通常の表面保護膜上に形成されたメッキ層に比べて、密着性が優れている。
その後、従来例同様に、拡散防止層3上にハンダボールを載置し、リフロー炉を用いて加熱すると、ハンダボールが溶解し、電極2上に拡散防止層3を介してハンダからなる球形のバンプ電極4を形成することができる。
このバンプ電極4を形成する際の熱処理によって、バンプ電極4を構成するスズが、拡散防止層3と表面保護膜5との界面6を拡散する。しかし、開口部8上に堆積したメッキ層は、半導体基板1と密着性が優れている。その結果、半導体基板1と拡散防止層3との界面には、スズが拡散しない構造となる。つまり、電極2にスズが拡散することはないので、電極2に金とスズからなる合金が形成することはなくなる。
このように、合金の形成がないので、バンプ電極の接着強度の劣化や半導体装置の素子特性が変動するなどの問題の発生を防止することができる。
なお、実際の半導体装置を形成する場合、電極2の周囲に開口部8を形成するため、電極2が電気的に分離された状態となる。その場合には、図2に示すように、半導体基板1上に、導電性の半導体領域9を形成しておき、拡散防止層3の形成と同時に引出用の電極10と導通するように構成することが可能である。
本発明の製造方法により形成される半導体装置の断面図である。 本発明の製造方法により形成される半導体装置の引出用の電極と導通するための構造の説明図である。 従来のこの種の半導体装置の説明図である。
符号の説明
1:半導体基板、2:電極、3:拡散防止層、4:バンプ電極、5:表面保護膜、6:界面、7:合金層、8:開口部、9:導電性の半導体領域、10:引出用の電極

Claims (1)

  1. 少なくとも表面が金からなる電極上に、ハンダの拡散阻止層と、ハンダからなるバンプ電極とを形成する半導体装置の製造方法において、
    半導体基板上に少なくとも表面が金からなる電極を形成する工程と、
    該電極の周囲の一部の前記半導体基板表面を露出する工程と、
    前記電極上から、前記拡散阻止層を構成する金属を無電解メッキし、該無電解メッキ層で前記電極の周囲に露出する前記半導体基板表面を被覆する工程と、
    前記拡散阻止層上に、ハンダからなるバンプ電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
JP2008169758A 2008-06-30 2008-06-30 半導体装置の製造方法 Pending JP2010010499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008169758A JP2010010499A (ja) 2008-06-30 2008-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008169758A JP2010010499A (ja) 2008-06-30 2008-06-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010010499A true JP2010010499A (ja) 2010-01-14

Family

ID=41590615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008169758A Pending JP2010010499A (ja) 2008-06-30 2008-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010010499A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170134604A (ko) * 2016-02-05 2017-12-06 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 어댑터 및 충전 제어 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170134604A (ko) * 2016-02-05 2017-12-06 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 어댑터 및 충전 제어 방법
KR20170139066A (ko) * 2016-02-05 2017-12-18 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 어댑터 및 충전 제어 방법
KR20180023995A (ko) * 2016-02-05 2018-03-07 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 어댑터 및 충전 제어 방법
KR102183635B1 (ko) 2016-02-05 2020-11-27 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 어댑터 및 충전 제어 방법
KR102183491B1 (ko) 2016-02-05 2020-11-27 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 어댑터 및 충전 제어 방법
KR102189990B1 (ko) 2016-02-05 2020-12-14 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 어댑터 및 충전 제어 방법

Similar Documents

Publication Publication Date Title
TWI260079B (en) Micro-electronic package structure and method for fabricating the same
TWI505424B (zh) 電子組件、包含其之電子設備及該電子設備之製造方法
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
JP2014103295A (ja) 配線基板及びその製造方法
US20100302748A1 (en) Ceramic substrate part and electronic part comprising it
CN111199946A (zh) 铜柱凸点结构及其制造方法
JP3767585B2 (ja) 半導体装置
JP4344560B2 (ja) 半導体チップおよびこれを用いた半導体装置
CN104541366A (zh) 半导体装置及其制造方法
JP2009277949A (ja) 半導体装置とその製造方法
JP5494559B2 (ja) 半導体装置およびその製造方法
WO2017221587A1 (ja) 基板装置、電子機器及び基板装置の製造方法
JP2001060760A (ja) 回路電極およびその形成方法
US20070087547A1 (en) Wafer structure with electroless plating metal connecting layer and method for fabricating the same
JP2010097999A (ja) 半導体装置及び半導体装置の製造方法
TWI500129B (zh) 半導體覆晶接合結構及方法
JP2010010499A (ja) 半導体装置の製造方法
TW201250947A (en) Package structure having a micromechanical electronic component and method of making same
JP2012190939A (ja) 半導体装置およびその製造方法
JP2008098285A (ja) 半導体装置
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
TW201421636A (zh) 半導體元件中的銅線鍵接結構及其製造方法
KR101565551B1 (ko) 플립칩 실장체 및 상기 플립칩 실장 방법
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
KR20070053555A (ko) 배리어층이 형성된 플립 칩 실장 구조