JP2010010343A - 差動型スパイラルインダクタ、集積回路装置及び電子機器 - Google Patents

Abstract

【課題】対称性の改善により差動特性の向上と消費電力の低減を実現する差動型スパイラルインダクタ、集積回路装置及び電子機器を提供すること。
【解決手段】本発明の差動型スパイラルインダクタ１０は、端子１２と、対称線１６に対して端子１２と線対称の位置にある端子１４と、端子１２と端子１４を電気的に接続する導電性配線１００と、それぞれ導電性配線１００の一部であり、異なる配線層に形成された交差配線１１２と交差配線１１４が対称線１６上において交差する少なくとも１つの交差部１１０と、を含む。導電性配線１００は、交差部以外の非交差部において、交差配線１１２が形成された配線層及び交差配線１１４が形成された配線層を含む複数の配線層に、対称線１６に対して線対称な形状の複数の配線パターンがそれぞれ形成され、当該複数の配線パターンは多数のホール１０８を介して導電性部材により電気的に接続されている。
【選択図】図１

Description

本発明は、差動型スパイラルインダクタ、集積回路装置及び電子機器に関する。

近年の携帯電話に代表される移動体通信機器の急速な発展に伴い、その搭載部品である半導体集積回路装置（ＩＣ）の高機能化、小型化、低電力化の要求が厳しくなってきている。特に、高周波の電波を送受信するＲＦ（Radio Frequency）回路に対して高い性能が要求されている。ＲＦ回路の構成要素として、例えば、図９（Ａ）の電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）、図９（Ｂ）の低雑音増幅器（Low Noise Amplifier：ＬＮＡ）や電力増幅器（Power Amplifier：ＰＡ）があり、これらの差動回路には差動型のスパイラルインダクタ１０００が使用される。図９（Ｃ）は、差動型スパイラルインダクタ１０００の等価回路であり、差動特性を向上させるためにはＡ−Ｃ間の配線のインピーダンスとＢ−Ｃ間の配線のインピーダンスを等しくするために、抵抗成分Ｒ_１及びＲ_２、容量成分Ｃ_１及びＣ_２をそれぞれ等しくすることが重要である。差動特性を向上させるための従来の手法として、例えば、差動型スパイラルインダクタの配線パターンが左右対称になるように配線パターンを形成する手法が提案されている。
特開２００５−１９１２１７号公報

図１０（Ａ）〜図１０（Ｃ）は、従来の差動型スパイラルインダクタについて説明するための図である。図１０（Ａ）は、従来の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図１０（Ｂ）及び図１０（Ｃ）は、それぞれ、図１０（Ａ）のI−I線断面図及びII−II線断面図である。図１０（Ａ）〜図１０（Ｃ）に示すように、従来の差動型スパイラルインダクタ１０００では、Ａ−Ｃ間の配線（例えば、メタル６配線層の配線パターン１００２により構成される配線）と、Ｂ−Ｃ間の配線（例えば、メタル６配線層の配線パターン１００４、メタル５配線層の配線パターン１１０２、メタル６配線層の配線パターン１００２により構成される配線）が交差する交差部１１００で両配線を異なる配線層に形成するために、Ｂ−Ｃ間の配線の配線層がビアホール１００６を介して変更される。従って、ビアホール１００６の抵抗の分だけ、Ａ−Ｃ間の配線の抵抗成分Ｒ_１とＢ−Ｃ間の配線の抵抗成分Ｒ_２に差が生じる。特に、差動型スパイラルインダクタ１０００が奇数個の交差部１１００を含み奇数回交差する場合は、Ａ−Ｃ間の配線とＢ−Ｃ間の配線のビアホール１００６の数を等しくすることが難しく、抵抗成分Ｒ_１とＲ_２の差が特に顕著になる。一方、差動型スパイラルインダクタ１０００が偶数個の交差部１１００を含み偶数回交差する場合は、交差部における配線の交差のしかたを工夫してＡ−Ｃ間の配線とＢ−Ｃ間の配線のビアホール１００６の数を等しくすることにより抵抗成分Ｒ_１とＲ_２の差を小さくすることも可能である。しかし、製造ばらつきに起因するＩＣ毎の特性ばらつきを考慮すると、従来の手法では、差動型スパイラルインダクタの差動特性を向上させることが難しかった。さらに、ＩＣの低電力化の要求に応えるためには差動回路におけるエネルギー損失を小さくすることも重要である。

本発明は、以上のような問題点に鑑みてなされたものであり、対称性の改善により差動特性の向上と消費電力の低減を実現する差動型スパイラルインダクタ、集積回路装置及び電子機器を提供することを目的とする。

（１）本発明は、
第１の端子と、
対称線に対して前記第１の端子と線対称の位置にある第２の端子と、
前記第１の端子と前記第２の端子を電気的に接続する導電性配線と、
それぞれ前記導電性配線の一部であり、異なる配線層に形成された第１の交差配線と第２の交差配線が前記対称線上において交差する少なくとも１つの交差部と、を含み、
前記導電性配線は、
前記交差部以外の非交差部において、前記第１の交差配線が形成された配線層及び前記第２の交差配線が形成された配線層を含む複数の配線層に、前記対称線に対して線対称な形状の複数の配線パターンがそれぞれ形成され、当該複数の配線パターンは多数のホールを介して導電性部材により電気的に接続されていることを特徴とする差動型スパイラルインダクタである。

配線層は、メタル配線層であってもよいし、ポリシリコン配線層であってもよい。

ホールは、ポリシリコン配線とメタル１層配線を接続するためのコンタクトホールであってもよいし、連続する複数のメタル配線層に形成されたメタル配線を接続するためのビアホールであってもよい。

第１の交差配線及び第２の交差配線は、異なる配線層に形成されていればよく、それぞれ複数の配線層に形成されていてもよい。

本発明によれば、第１の端子と第２の端子は対称線に対して線対称の位置にある。また、第１の端子と第２の端子を電気的に接続する導電性配線は、非交差部において、複数の配線層に、当該対称線に対して線対称な形状の複数の配線パターンがそれぞれ形成されている。そのため、第１の端子をＡ点、第２の端子をＢ点、第１の端子からの経路長と第２の端子からの経路長がほぼ等しくなる対称線上の点をＣ点とすると、Ａ−Ｃ間の配線とＢ−Ｃ間の配線の非交差部の配線パターンの配線抵抗及び配線容量はほぼ等しい。さらに、複数の配線層に形成された非交差部の配線パターンは、多数のホールを介して導電性部材により電気的に接続されている。そのため、Ａ−Ｃ間の配線とＢ−Ｃ間の配線の非交差部における多数のホールによる並列抵抗もほぼ同じである。従って、Ａ−Ｃ間の配線の非交差部のインピーダンスとＢ−Ｃ間の配線の非交差部のインピーダンスはほぼ等しい。すなわち、本発明によれば、Ａ−Ｃ間の配線とＢ−Ｃ間の配線において非交差部と交差部を接続するためのホールの抵抗の差がほとんどないので、差動特性を向上させることができる。

また、本発明によれば、非交差部の配線パターンを複数の配線層に形成して多数のホールを介して接続する。従って、本発明によれば、導電性配線の大部分を占める非交差部の配線の抵抗成分がより小さくなるため差動型スパイラルインダクタのＱ値が向上し、エネルギー損失が小さくなり消費電力を低減することができる。

（２）本発明の差動型スパイラルインダクタは、
奇数個の前記交差部を含むようにしてもよい。

本発明によれば、非交差部の配線は多数のホールを介して導電性部材により電気的に接続された複数の配線層における配線パターンにより形成されているので、交差部が奇数個であっても、上記のＡ−Ｃ間の配線のホールによる並列抵抗とＢ−Ｃ間の配線のホールによる並列抵抗をほぼ同じにすることができる。

（３）本発明の差動型スパイラルインダクタにおいて、
前記導電性配線は、
前記非交差部において１つの前記配線パターンが最上位の配線層に形成されているようにしてもよい。

一般的に、最上位の配線層は他の配線層にくらべて厚いので、本発明によれば、非交差部の配線の抵抗成分をより小さくすることができる。また、非交差部の配線と半導体基板の間の寄生容量をより小さくすることができる。従って、本発明によれば、差動型スパイラルインダクタのＱ値が向上し、エネルギー損失が小さくなり消費電力を低減することができる。

（４）本発明の差動型スパイラルインダクタにおいて、
前記交差部は、
前記第１の交差配線及び前記第２の交差配線が前記最上位の配線層と異なる少なくとも１つの配線層にそれぞれ形成され、前記第１の交差配線が形成される配線層の数と前記第２の交差配線が形成される配線層の数が同じであるようにしてもよい。

一般に、最上位の配線層以外の配線層の厚みはほぼ等しいので、本発明によれば、第１の交差配線の抵抗成分と第２の交差配線の抵抗成分をほぼ等しくすることができる。従って、本発明によれば、上記のＡ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の差をより小さくすることができるので、差動特性を向上させることができる。

（５）本発明の差動型スパイラルインダクタにおいて、
前記交差部は、
前記第１の交差配線が前記最上位の配線層に形成されているようにしてもよい。

（６）本発明の差動型スパイラルインダクタにおいて、
前記交差部は、
前記第２の交差配線が、前記最上位の配線層と異なる連続した複数の配線層に形成された複数の配線パターンがホールを介して導電性部材により電気的に接続されているようにしてもよい。

一般に、最上位の配線層は他の配線層にくらべて厚いので、第１の交差配線を最上位の配線層に形成し、第１の交差配線と同じ幅の第２の交差配線を最上位の配線層と異なる１つの配線層に形成すると、第２の交差配線の抵抗成分が第１の交差配線の抵抗成分よりも大きくなる。しかし、本発明によれば、第１の交差配線は最上位の配線層に形成され、第２の交差配線は最上位の配線層と異なる連続した複数の配線層に形成されるので、第１の交差配線の抵抗成分と第２の交差配線の抵抗成分の差をより小さくすることができる。従って、本発明によれば、上記のＡ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の差をより小さくすることができるので、差動特性を向上させることができる。

（７）本発明の差動型スパイラルインダクタにおいて、
前記交差部は、
前記交差部は、
前記第１の交差配線の幅が前記第２の交差配線の幅よりも狭いようにしてもよい。

一般に、第１の交差配線及び第２の交差配線と半導体基板の間の寄生容量を小さくするためには、第１の交差配線及び第２の交差配線をなるべく上位の配線層に形成することが好ましい。すなわち、第１の交差配線を最上位の配線層に形成し、第２の交差配線を最上位から２番目の配線層に形成する場合が寄生容量を最も小さくすることができる。ここで、一般に、最上位の配線層は他の配線層にくらべて厚いので、第１の交差配線と第２の交差配線を同じ幅にすると第２の交差配線の抵抗成分が第１の交差配線の抵抗成分よりも大きくなる。しかし、本発明によれば、第１の交差配線は最上位の配線層において第２の交差配線よりも細くなるように形成されるので、第１の交差配線の抵抗成分と第２の交差配線の抵抗成分の差をより小さくすることができる。従って、本発明によれば、上記のＡ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の差をより小さくすることができるので、差動特性を向上させることができる。

（８）本発明の差動型スパイラルインダクタにおいて、
前記交差部は、
前記第１の交差配線の幅及び前記第２の交差配線の幅が前記非交差部の配線の幅と略同じであるようにしてもよい。

（９）本発明の差動型スパイラルインダクタにおいて、
前記導電性配線は、
前記非交差部において、前記第１の交差配線又は前記第２の交差配線の両端に接続される２つの非交差配線の幅が異なり、前記２つの非交差配線のうち、幅の狭い前記非交差配線が形成される配線層の数は幅の広い前記非交差配線が形成される配線層の数よりも多いようにしてもよい。

第１の交差配線又は第２の交差配線の両端に接続される２つの非交差配線の幅が異なる場合、これら２つの非交差配線を複数の同じ配線層に形成すると、幅の狭い非交差配線の抵抗が増加してしまう。しかし、本発明によれば、幅の狭い非交差配線ほど多くの配線層に形成することにより、配線抵抗の増加を効果的に抑制することができる。従って、本発明によれば、上記のＡ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の増加を効果的に抑制することができるので、差動型スパイラルインダクタのＱ値の低下を抑制し、消費電力の増加を抑制することができる。

（１０）本発明は、
上記のいずれかに記載の差動型スパイラルインダクタを含むことを特徴とする集積回路装置である。

（１１）本発明は、
上記に記載の集積回路装置と、
前記集積回路装置の処理対象となるデータの入力手段と、
前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．差動型スパイラルインダクタ
１−１．第１実施例
図１（Ａ）〜図１（Ｃ）は、本実施形態の差動型スパイラルインダクタの第１実施例について説明するための図である。図１（Ａ）は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図１（Ｂ）及び図１（Ｃ）は、それぞれ、図１（Ａ）のI−I線断面図及びII−II線断面図である。

差動型スパイラルインダクタ１０は、図１（Ａ）〜図１（Ｃ）に示すように、端子１２（第１の端子の一例）、対称線１６に対して端子１２と線対称の位置にある端子１４（第２の端子の一例）、端子１２と端子１４を電気的に接続する導電性配線１００を含む。

また、差動型スパイラルインダクタ１０は、少なくとも１つの交差部１１０を含む。交差部１１０において、交差配線１１２（第１の交差配線の一例）と交差配線１１４（第２の交差配線の一例）は対称線１６上で交差する。交差配線１１２と交差配線１１４は、それぞれ導電性配線１００の一部であり、異なる配線層に形成されている。例えば、交差配線１１２と交差配線１１４は、それぞれ、メタル６層のプロセスにおけるメタル６配線層（最上位のメタル配線層）とメタル５配線層（最上位から２番目のメタル配線層）に形成されている。ここで、交差配線１１２と交差配線１１４は、対称線１６に対して互いに線対称な形状である。

導電性配線１００は、部分配線１０２、１０４、１０６、交差配線１１２、１１４により構成される。部分配線１０２、１０４、１０６は、交差部１１０以外の部分である非交差部に存在する配線（以下、非交差配線という）である。

非交差配線１０２は、メタル６配線層（交差配線１１２が形成された配線層）及びメタル５配線層（交差配線１１４が形成された配線層）に、配線パターン１０２−１、１０２−２がそれぞれ形成され、配線パターン１０２−１、１０２−２は多数のビアホール１０８を介して導電性部材により電気的に接続されている。

同様に、非交差配線１０４は、メタル６配線層及びメタル５配線層に、配線パターン１０４−１、１０４−２がそれぞれ形成され、配線パターン１０４−１、１０４−２は多数のビアホール１０８を介して導電性部材により電気的に接続されている。

同様に、非交差配線１０６は、メタル６配線層及びメタル５配線層に、配線パターン１０６−１、１０６−２がそれぞれ形成され、配線パターン１０６−１、１０６−２は多数のビアホール１０８を介して導電性部材により電気的に接続されている。

ここで、非交差部において、配線パターン１０２−１、１０４−１、１０６−１によりメタル６配線層に形成される配線パターンは、対称線１６に対して線対称な形状である。同様に、非交差部において、配線パターン１０２−２、１０４−２、１０６−２によりメタル５配線層に形成される配線パターンは、対称線１６に対して線対称な形状である。

このように、導電性配線１００は、非交差部において１つの配線パターン（配線パターン１０２−１、１０４−１、１０６−１により形成される配線パターン）が最上位の配線層に形成されていてもよい。逆に、導電性配線１００は、非交差部において最上位の配線層に形成される配線パターンを有していなくてもよい。

また、交差配線１１２の幅Ｗ_１及び交差配線１１４の幅Ｗ_２は、非交差配線１０２（配線パターン１０２−１、１０２−２）、非交差配線１０４（配線パターン１０４−１、１０４−２）、非交差配線１０６（配線パターン１０６−１、１０６−２）の幅Ｗ_０と同じであってもよい。

また、差動型スパイラルインダクタ１０は、奇数個の交差部１１０を含んでいてもよいし、偶数個の交差部１１０を含んでいてもよい。

本実施形態の差動型スパイラルインダクタ１０によれば、端子１２と端子１４は対称線１６に対して線対称の位置にある。また、端子１２と端子１４を電気的に接続する導電性配線１００は、非交差部において、複数の配線層に、対称線１６に対して線対称な形状の複数の配線パターンがそれぞれ形成されている。そのため、端子１２をＡ点、端子１４をＢ点、端子１２からの経路長と端子１４からの経路長がほぼ等しくなる対称線１６上の点をＣ点とすると、Ａ−Ｃ間の配線とＢ−Ｃ間の配線の非交差部の配線パターンの配線抵抗及び配線容量はほぼ等しい。さらに、複数の配線層に形成された非交差部の配線パターンは、多数のホール１０８を介して導電性部材により電気的に接続されている。そのため、Ａ−Ｃ間の配線とＢ−Ｃ間の配線の非交差部における多数のホール１０８による並列抵抗もほぼ同じである。従って、Ａ−Ｃ間の配線の非交差部のインピーダンスとＢ−Ｃ間の配線の非交差部のインピーダンスはほぼ等しい。すなわち、本実施形態の差動型スパイラルインダクタ１０によれば、Ａ−Ｃ間の配線とＢ−Ｃ間の配線において非交差部と交差部１１０を接続するためのホール１０８の抵抗の差がほとんどないので、差動特性を向上させることができる。

また、本実施形態の差動型スパイラルインダクタ１０によれば、非交差部の配線パターンを複数の配線層に形成して多数のホール１０８を介して接続する。従って、本実施形態の差動型スパイラルインダクタ１０によれば、導電性配線１００の大部分を占める非交差部の配線の抵抗成分がより小さくなるためＱ値が向上し、エネルギー損失が小さくなり消費電力を低減することができる。

また、一般的に、最上位のメタル配線層は他の配線層にくらべて厚いので、本実施形態の差動型スパイラルインダクタ１０によれば、非交差部の配線の抵抗成分をより小さくすることができる。また、非交差部の配線と半導体基板の間の寄生容量をより小さくすることができる。従って、本実施形態の差動型スパイラルインダクタ１０によれば、Ｑ値が向上し、エネルギー損失が小さくなり消費電力を低減することができる。

１−２．第２実施例
図２（Ａ）〜図２（Ｃ）は、本実施形態の差動型スパイラルインダクタの第２実施例について説明するための図である。図２（Ａ）は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図２（Ｂ）及び図２（Ｃ）は、それぞれ、図２（Ａ）のI−I線断面図及びII−II線断面図である。

差動型スパイラルインダクタ２０は、図２（Ａ）〜図２（Ｃ）に示すように、端子２２（第１の端子の一例）、対称線２６に対して端子２２と線対称の位置にある端子２４（第２の端子の一例）、端子２２と端子２４を電気的に接続する導電性配線１２０を含む。

また、差動型スパイラルインダクタ２０は、少なくとも１つの交差部１３０を含む。交差部１３０において、交差配線１３２（第１の交差配線の一例）と交差配線１３４（第２の交差配線の一例）は対称線２６上で交差する。交差配線１３２と交差配線１３４は、それぞれ導電性配線１２０の一部であり、異なる配線層に形成されている。さらに、交差配線１３２は、最上位の配線層に形成されている。例えば、交差配線１３２はメタル６層のプロセスにおけるメタル６配線層に形成され、交差配線１３４はメタル５配線層とメタル４配線層（最上位から３番目のメタル配線層）に形成される。ここで、交差配線１３４は、メタル５配線層及びメタル４配線層（最上位の配線層と異なる連続した複数の配線層の一例）に、配線パターン１３４−１、１３４−２がそれぞれ形成され、配線パターン１３４−１、１３４−２は多数のビアホール１２８−２を介して導電性部材により電気的に接続されている。また、交差配線１３４を構成する配線パターン１３４−１及び１３４−２は同じ形状であり、ともに対称線２６に対して交差配線１３２と互いに線対称な形状である。

導電性配線１２０は、非交差配線１２２、１２４、１２６、交差配線１３２、１３４により構成される。

非交差配線１２２は、メタル６配線層、メタル５配線層、メタル４配線層に、配線パターン１２２−１、１２２−２、１２２−３がそれぞれ形成されている。配線パターン１２２−１、１２２−２は多数のビアホール１２８−１を介して導電性部材により電気的に接続されている。また、配線パターン１２２−２、１２２−３は多数のビアホール１２８−２を介して導電性部材により電気的に接続されている。

同様に、非交差配線１２４は、メタル６配線層、メタル５配線層、メタル４配線層に、配線パターン１２４−１、１２４−２、１２４−３がそれぞれ形成されている。配線パターン１２４−１、１２４−２は多数のビアホール１２８−１を介して導電性部材により電気的に接続されている。また、配線パターン１２４−２、１２４−３は多数のビアホール１２８−２を介して導電性部材により電気的に接続されている。

同様に、非交差配線１２６は、メタル６配線層、メタル５配線層、メタル４配線層に、配線パターン１２６−１、１２６−２、１２６−３がそれぞれ形成されている。配線パターン１２６−１、１２６−２は多数のビアホール１２８−１を介して導電性部材により電気的に接続されている。また、配線パターン１２６−２、１２６−３は多数のビアホール１２８−２を介して導電性部材により電気的に接続されている。

ここで、非交差部において、配線パターン１２２−１、１２４−１、１２６−１によりメタル６配線層に形成される配線パターンは、対称線２６に対して線対称な形状である。同様に、非交差部において、配線パターン１２２−２、１２４−２、１２６−２によりメタル５配線層に形成される配線パターンは、対称線２６に対して線対称な形状である。同様に、非交差部において、配線パターン１２２−３、１２４−３、１２６−３によりメタル４配線層に形成される配線パターンは、対称線２６に対して線対称な形状である。

このように、導電性配線１２０は、非交差部において１つの配線パターン（配線パターン１２２−１、１２４−１、１２６−１により形成される配線パターン）が最上位の配線層に形成されていてもよい。逆に、導電性配線１２０は、非交差部において最上位の配線層に形成される配線パターンを有していなくてもよい。

また、差動型スパイラルインダクタ２０は、奇数個の交差部１３０を含んでいてもよいし、偶数個の交差部１３０を含んでいてもよい。

本実施形態の差動型スパイラルインダクタ２０によれば、図１（Ａ）〜図１（Ｃ）で説明した差動型スパイラルインダクタ１０が有する効果に加えて、さらに以下の効果を有する。

すなわち、一般に、最上位の配線層は他の配線層にくらべて厚いので、交差配線１３２を最上位のメタル６配線層に形成し、交差配線１３２と同じ幅の交差配線１３４をメタル５配線層に形成すると、交差配線１３４の抵抗成分が交差配線１３２の抵抗成分よりも大きくなる。しかし、本実施形態の差動型スパイラルインダクタ２０によれば、交差配線１３２はメタル６配線層に形成され、交差配線１３４はメタル５配線層及びメタル４配線層に形成されるので、交差配線１３２の抵抗成分と交差配線１３４の抵抗成分の差をより小さくすることができる。従って、本実施形態の差動型スパイラルインダクタ２０によれば、端子２２をＡ点、端子２４をＢ点、端子２２からの経路長と端子２４からの経路長がほぼ等しくなる対称線２６上の点をＣ点とすると、Ａ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の差をより小さくすることができるので、差動特性を向上させることができる。

１−３．第３実施例
図３（Ａ）〜図３（Ｃ）は、本実施形態の差動型スパイラルインダクタの第３実施例について説明するための図である。図３（Ａ）は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図３（Ｂ）及び図３（Ｃ）は、それぞれ、図３（Ａ）のI−I線断面図及びII−II線断面図である。ここで、差動型スパイラルインダクタ３０は、図２（Ａ）〜図２（Ｃ）に示した差動型スパイラルインダクタ２０の交差部１３０を交差部１５０に置き換えた構成であり、交差部１５０以外の構成は差動型スパイラルインダクタ２０と同じであるため図２（Ａ）〜図２（Ｃ）と同じ番号を付しており、その説明を省略する。

差動型スパイラルインダクタ３０は、少なくとも１つの交差部１５０を含む。交差部１５０において、交差配線１５２（第１の交差配線の一例）と交差配線１５４（第２の交差配線の一例）は対称線２６上で交差する。交差配線１５２と交差配線１５４は、それぞれ導電性配線１４０の一部であり、異なる配線層に形成されている。さらに、交差配線１５２は、最上位の配線層に形成されている。例えば、交差配線１５２はメタル６層のプロセスにおけるメタル６配線層に形成され、交差配線１５４はメタル５配線層とメタル４配線層に形成される。ここで、交差配線１５４は、メタル５配線層及びメタル４配線層に、配線パターン１５４−１、１５４−２がそれぞれ形成され、配線パターン１５４−１、１５４−２は多数のビアホール１２８−２を介して導電性部材により電気的に接続されている。また、交差配線１５４を構成する配線パターン１５４−１及び１５４−２は同じ形状である。

ここで、交差配線１５２は交差配線１５４よりも細い。すなわち、交差配線１５２は、メタル６配線層において、メタル５配線層に形成されている配線パターン１５４−１及びメタル４配線層に形成されている配線パターン１５４−２よりも細くなるように形成されている。

差動型スパイラルインダクタ３０は、奇数個の交差部１５０を含んでいてもよいし、偶数個の交差部１５０を含んでいてもよい。

本実施形態の差動型スパイラルインダクタ３０によれば、図１（Ａ）〜図１（Ｃ）及び図２（Ａ）〜図２（Ｃ）で説明した差動型スパイラルインダクタ１０及び２０が有する効果に加えて、さらに以下の効果を有する。

すなわち、一般に、交差配線１５２及び交差配線１５４と半導体基板の間の寄生容量を小さくするためには、交差配線１５２及び交差配線１５４をなるべく上位の配線層に形成することが好ましい。すなわち、交差配線１５２を最上位のメタル６配線層に形成し、交差配線１５４をメタル５配線層に形成する場合が寄生容量を最も小さくすることができる。ここで、一般に、最上位のメタル６配線層は他の配線層にくらべて厚いので、交差配線１５２と交差配線１５４を同じ幅にすると交差配線１５４の抵抗成分が交差配線１５２の抵抗成分よりも大きくなる。しかし、本実施形態の差動型スパイラルインダクタ３０によれば、交差配線１５２は最上位のメタル６配線層において交差配線１５４よりも細くなるように形成されるので、交差配線１５２の抵抗成分と交差配線１５４の抵抗成分の差をより小さくすることができる。従って、本実施形態の差動型スパイラルインダクタ３０によれば、端子２２をＡ点、端子２４をＢ点、端子２２からの経路長と端子２４からの経路長がほぼ等しくなる対称線２６上の点をＣ点とすると、Ａ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の差をより小さくすることができるので、差動特性を向上させることができる。

１−４．第４実施例
図４（Ａ）〜図４（Ｃ）は、本実施形態の差動型スパイラルインダクタの第４実施例について説明するための図である。図４（Ａ）は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図４（Ｂ）及び図４（Ｃ）は、それぞれ、図４（Ａ）のI−I線断面図及びII−II線断面図である。ここで、差動型スパイラルインダクタ４０は、図２（Ａ）〜図２（Ｃ）に示した差動型スパイラルインダクタ２０の交差部１３０を交差部１７０に置き換えた構成であり、交差部１７０以外の構成は差動型スパイラルインダクタ２０と同じであるため図２（Ａ）〜図２（Ｃ）と同じ番号を付しており、その説明を省略する。

差動型スパイラルインダクタ４０は、少なくとも１つの交差部１７０を含む。交差部１７０において、交差配線１７２（第１の交差配線の一例）と交差配線１７４（第２の交差配線の一例）は対称線２６上で交差する。交差配線１７２と交差配線１７４は、それぞれ導電性配線１６０の一部であり、異なる配線層に形成されている。さらに、交差配線１７２と交差配線１７４は、最上位の配線層と異なる配線層にそれぞれ形成され、交差配線１７２が形成される配線層の数と交差配線１７４が形成される配線層の数は同じである。例えば、交差配線１７２はメタル６層のプロセスにおけるメタル５配線層（最上位の配線層でない１つの配線層）に形成され、交差配線１７４はメタル４配線層（最上位の配線層でない１つの配線層）に形成されている。ここで、交差配線１７２と交差配線１７４は、対称線２６に対して互いに線対称な形状である。

差動型スパイラルインダクタ４０は、奇数個の交差部１７０を含んでいてもよいし、偶数個の交差部１７０を含んでいてもよい。

本実施形態の差動型スパイラルインダクタ４０によれば、図１（Ａ）〜図１（Ｃ）で説明した差動型スパイラルインダクタ１０が有する効果に加えて、さらに以下の効果を有する。

すなわち、一般に、最上位のメタル６配線層以外の配線層の厚みはほぼ等しいので、本実施形態の差動型スパイラルインダクタ４０によれば、交差配線１７２の抵抗成分と交差配線１７４の抵抗成分をほぼ等しくすることができる。従って、本発明によれば、端子２２をＡ点、端子２４をＢ点、端子２２からの経路長と端子２４からの経路長がほぼ等しくなる対称線２６上の点をＣ点とすると、Ａ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の差をより小さくすることができるので、差動特性を向上させることができる。

１−５．第５実施例
図５（Ａ）〜図５（Ｃ）は、本実施形態の差動型スパイラルインダクタの第５実施例について説明するための図である。図５（Ａ）は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図５（Ｂ）及び図５（Ｃ）は、それぞれ、図５（Ａ）のI−I線断面図及びII−II線断面図である。

差動型スパイラルインダクタ５０は、図５（Ａ）〜図５（Ｃ）に示すように、端子５２（第１の端子の一例）、対称線５６に対して端子５２と線対称の位置にある端子５４（第２の端子の一例）、端子５２と端子５４を電気的に接続する導電性配線１８０を含む。

また、差動型スパイラルインダクタ５０は、少なくとも１つの交差部１９０を含む。交差部１９０において、交差配線１９２（第１の交差配線の一例）と交差配線１９４（第２の交差配線の一例）は対称線５６上で交差する。交差配線１９２と交差配線１９４は、それぞれ導電性配線１８０の一部であり、異なる配線層に形成されている。さらに、交差配線１９２と交差配線１９４は、最上位の配線層と異なる複数の配線層にそれぞれ形成され、交差配線１９２が形成される配線層の数と交差配線１９４が形成される配線層の数は同じである。例えば、交差配線１９２はメタル６層のプロセスにおけるメタル５配線層とメタル４配線層（最上位の配線層でない２つの配線層）に形成され、交差配線１９４はメタル３配線層（最上位から４番目のメタル配線層）とメタル２配線層（最上位から５番目のメタル配線層）（最上位の配線層でない２つの配線層）に形成されている。ここで、交差配線１９２は、メタル５配線層及びメタル４配線層に、配線パターン１９２−１、１９２−２がそれぞれ形成され、配線パターン１９２−１、１９２−２は多数のビアホール１８８−２を介して導電性部材により電気的に接続されている。また、交差配線１９４は、メタル３配線層及びメタル２配線層に、配線パターン１９４−１、１９４−２がそれぞれ形成され、配線パターン１９４−１、１９４−２は多数のビアホール１８８−４を介して導電性部材により電気的に接続されている。また、交差配線１９２を構成する配線パターン１９２−１及び１９２−２は同じ形状であり、交差配線１９４を構成する配線パターン１９４−１及び１９４−２は同じ形状である。さらに、配線パターン１９２−１及び１９２−２と配線パターン１９４−１及び１９４−２は対称線５６に対して互いに線対称な形状である。

導電性配線１８０は、非交差配線１８２、１８４、１８６、交差配線１９２、１９４により構成される。

非交差配線１８２は、メタル６配線層、メタル５配線層、メタル４配線層、メタル３配線層、メタル２配線層に、配線パターン１８２−１、１８２−２、１８２−３、１８２−４、１８２−５がそれぞれ形成されている。配線パターン１８２−１、１８２−２は多数のビアホール１８８−１を介して導電性部材により電気的に接続されている。また、配線パターン１８２−２、１８２−３は多数のビアホール１８８−２を介して導電性部材により電気的に接続されている。また、配線パターン１８２−３、１８２−４は多数のビアホール１８８−３を介して導電性部材により電気的に接続されている。また、配線パターン１８２−４、１８２−５は多数のビアホール１８８−４を介して導電性部材により電気的に接続されている。

同様に、非交差配線１８４は、メタル６配線層、メタル５配線層、メタル４配線層、メタル３配線層、メタル２配線層に、配線パターン１８４−１、１８４−２、１８４−３、１８４−４、１８４−５がそれぞれ形成されている。配線パターン１８４−１、１８４−２は多数のビアホール１８８−１を介して導電性部材により電気的に接続されている。また、配線パターン１８４−２、１８４−３は多数のビアホール１８８−２を介して導電性部材により電気的に接続されている。また、配線パターン１８４−３、１８４−４は多数のビアホール１８８−３を介して導電性部材により電気的に接続されている。また、配線パターン１８４−４、１８４−５は多数のビアホール１８８−４を介して導電性部材により電気的に接続されている。

同様に、非交差配線１８６は、メタル６配線層、メタル５配線層、メタル４配線層、メタル３配線層、メタル２配線層に、配線パターン１８６−１、１８６−２、１８６−３、１８６−４、１８６−５がそれぞれ形成されている。配線パターン１８６−１、１８６−２は多数のビアホール１８８−１を介して導電性部材により電気的に接続されている。また、配線パターン１８６−２、１８６−３は多数のビアホール１８８−２を介して導電性部材により電気的に接続されている。また、配線パターン１８６−３、１８６−４は多数のビアホール１８８−３を介して導電性部材により電気的に接続されている。また、配線パターン１８６−４、１８６−５は多数のビアホール１８８−４を介して導電性部材により電気的に接続されている。

ここで、非交差部において、配線パターン１８２−１、１８４−１、１８６−１によりメタル６配線層に形成される配線パターンは、対称線５６に対して線対称な形状である。同様に、非交差部において、配線パターン１８２−２、１８４−２、１８６−２によりメタル５配線層に形成される配線パターンは、対称線５６に対して線対称な形状である。同様に、非交差部において、配線パターン１８２−３、１８４−３、１８６−３によりメタル４配線層に形成される配線パターンは、対称線５６に対して線対称な形状である。同様に、非交差部において、配線パターン１８２−４、１８４−４、１８６−４によりメタル３配線層に形成される配線パターンは、対称線５６に対して線対称な形状である。同様に、非交差部において、配線パターン１８２−５、１８４−５、１８６−５によりメタル２配線層に形成される配線パターンは、対称線５６に対して線対称な形状である。

このように、導電性配線１８０は、非交差部において１つの配線パターン（配線パターン１８２−１、１８４−１、１８６−１により形成される配線パターン）が最上位の配線層に形成されていてもよい。逆に、導電性配線１８０は、非交差部において最上位の配線層に形成される配線パターンを有していなくてもよい。

また、差動型スパイラルインダクタ５０は、奇数個の交差部１９０を含んでいてもよいし、偶数個の交差部１９０を含んでいてもよい。

本実施形態の差動型スパイラルインダクタ５０によれば、図１（Ａ）〜図１（Ｃ）で説明した差動型スパイラルインダクタ１０が有する効果に加えて、さらに以下の効果を有する。

すなわち、一般に、最上位のメタル６配線層以外の配線層の厚みはほぼ等しいので、本実施形態の差動型スパイラルインダクタ５０によれば、メタル５配線層及びメタル４配線層に形成された交差配線１９２の抵抗成分と、メタル３配線層及びメタル２配線層に形成された交差配線１９４の抵抗成分をほぼ等しくすることができる。従って、本実施形態の差動型スパイラルインダクタ５０によれば、端子５２をＡ点、端子５４をＢ点、端子５２からの経路長と端子５４からの経路長がほぼ等しくなる対称線５６上の点をＣ点とすると、Ａ−Ｃ間の配線の抵抗成分とＢ−Ｃ間の配線の抵抗成分の差をより小さくすることができるので、差動特性を向上させることができる。

また、本実施形態の差動型スパイラルインダクタ５０によれば、交差配線１９２がメタル５配線層及びメタル４配線層に形成され、交差配線１９４がメタル３配線層及びメタル２配線層に形成されているので、図４（Ａ）〜図４（Ｃ）で説明した差動型スパイラルインダクタ４０と比較して、Ａ−Ｃ間の配線とＢ−Ｃ間の配線の抵抗成分をより小さくすることができるのでＱ値がより向上し、エネルギー損失がより小さくなり消費電力をより低減することができる。

１−６．第６実施例
図６（Ａ）〜図６（Ｃ）は、本実施形態の差動型スパイラルインダクタの第６実施例について説明するための図である。図６（Ａ）は、本実施形態の差動型スパイラルインダクタの半導体基板上の配線パターンを概略的に示す平面図であり、図６（Ｂ）及び図６（Ｃ）は、それぞれ、図６（Ａ）のI−I線断面図及びII−II線断面図である。

差動型スパイラルインダクタ６０は、図６（Ａ）〜図６（Ｃ）に示すように、端子６２（第１の端子の一例）、対称線６６に対して端子６２と線対称の位置にある端子６４（第２の端子の一例）、端子６２と端子６４を電気的に接続する導電性配線２００を含む。

また、差動型スパイラルインダクタ６０は、２つの交差部２２０、２３０を含む。交差部２２０において、交差配線２２２（第１の交差配線の一例）と交差配線２２４（第２の交差配線の一例）は対称線６６上で交差する。また、交差部２３０において、交差配線２３２（第１の交差配線の一例）と交差配線２３４（第２の交差配線の一例）は対称線６６上で交差する。交差配線２２２と交差配線２２４は、それぞれ導電性配線２００の一部であり、異なる配線層に形成されている。また、交差配線２３２と交差配線２３４は、それぞれ導電性配線２００の一部であり、異なる配線層に形成されている。例えば、交差配線２２２、２３２はメタル６層のプロセスにおけるメタル６配線層に形成され、交差配線２２４、２３４はメタル５配線層に形成されている。ここで、交差配線２２２と交差配線２２４は対称線６６に対して互いに線対称な形状であり、交差配線２３２と交差配線２３４は対称線６６に対して互いに線対称な形状である。

導電性配線２００は、非交差配線２０２、２０４、２０６、２０８、２１０、交差配線２２２、２２４、２３２、２３４により構成される。

非交差配線２０２は、メタル６配線層及びメタル５配線層に、配線パターン２０２−１、２０２−２がそれぞれ形成され、配線パターン２０２−１、２０２−２は多数のビアホール２１２を介して導電性部材により電気的に接続されている。同様に、非交差配線２０４は、メタル６配線層及びメタル５配線層に、配線パターン２０４−１、２０４−２がそれぞれ形成され、配線パターン２０４−１、２０４−２は多数のビアホール２１２を介して導電性部材により電気的に接続されている。

非交差配線２０６は、メタル６配線層、メタル５配線層、メタル４配線層に、配線パターン２０６−１、２０６−２、２０６−３がそれぞれ形成されている。配線パターン２０６−１、２０６−２は多数のビアホール２１４−１を介して導電性部材により電気的に接続されている。また、配線パターン２０６−２、２０６−３は多数のビアホール２１４−２を介して導電性部材により電気的に接続されている。同様に、非交差配線２０８は、メタル６配線層、メタル５配線層、メタル４配線層に、配線パターン２０８−１、２０８−２、２０８−３がそれぞれ形成されている。配線パターン２０８−１、２０８−２は多数のビアホール２１４−１を介して導電性部材により電気的に接続されている。また、配線パターン２０８−２、２０８−３は多数のビアホール２１４−２を介して導電性部材により電気的に接続されている。

非交差配線２１０は、メタル６配線層、メタル５配線層、メタル４配線層、メタル３配線層に、配線パターン２１０−１、２１０−２、２１０−３、２１０−４がそれぞれ形成されている。配線パターン２１０−１、２１０−２は多数のビアホール２１６−１を介して導電性部材により電気的に接続されている。また、配線パターン２１０−２、２１０−３は多数のビアホール２１６−２を介して導電性部材により電気的に接続されている。また、配線パターン２１０−３、２１０−４は多数のビアホール２１６−３を介して導電性部材により電気的に接続されている。

また、非交差部において、配線パターン２０２−１、２０４−１、２０６−１、２０８−１、２１０−１によりメタル６配線層に形成される配線パターンは、対称線６６に対して線対称な形状である。同様に、非交差部において、配線パターン２０２−２、２０４−２、２０６−２、２０８−２、２１０−２によりメタル５配線層に形成される配線パターンは、対称線６６に対して線対称な形状である。同様に、非交差部において、配線パターン２０６−３、２０８−３、２１０−３によりメタル４配線層に形成される配線パターンは、対称線６６に対して線対称な形状である。同様に、非交差部において、配線パターン２１０−４によりメタル３配線層に形成される配線パターンは、対称線６６に対して線対称な形状である。

このように、導電性配線２００は、非交差部において１つの配線パターン（２０２−１、２０４−１、２０６−１、２０８−１、２１０−１により形成される配線パターン）が最上位の配線層に形成されていてもよい。逆に、導電性配線２００は、非交差部において最上位の配線層に形成される配線パターンを有していなくてもよい。

また、差動型スパイラルインダクタ６０は、奇数個の交差部を含んでいてもよいし、偶数個の交差部を含んでいてもよい。

ここで、交差配線２２２の両端に接続される２つの非交差配線２０２、２０８の幅が異なり、非交差配線２０８の幅は非交差配線２０２の幅よりも狭い。同様に、交差配線２２４の両端に接続される２つの非交差配線２０４、２０６の幅が異なり、非交差配線２０６の幅は非交差配線２０４の幅よりも狭い。同様に、交差配線２３２の両端に接続される２つの非交差配線２０６、２１０の幅が異なり、非交差配線２１０の幅は非交差配線２０６の幅よりも狭い。同様に、交差配線２３４の両端に接続される２つの非交差配線２０８、２１０の幅が異なり、非交差配線２１０の幅は非交差配線２０８の幅よりも狭い。そこで、非交差配線２０２、２０４、２０６、２０８、２１０を、その幅に応じて、それぞれ２層、２層、３層、３層、４層のメタル配線パターンで形成することにより、幅の細い非交差配線の抵抗成分を増加させないようにしている。

本実施形態の差動型スパイラルインダクタ６０によれば、図１（Ａ）〜図１（Ｃ）で説明した差動型スパイラルインダクタ１０が有する効果に加えて、さらに以下の効果を有する。

すなわち、本実施形態の差動型スパイラルインダクタ６０によれば、非交差配線の幅が変化する場合において、幅の狭い非交差配線ほど多くの配線層に形成することにより、配線抵抗の増加を効果的に抑制することができる。従って、本実施形態の差動型スパイラルインダクタ６０によれば、端子６２をＡ点、端子６４をＢ点、端子６２からの経路長と端子６４からの経路長がほぼ等しくなる対称線６６上の点をＣ点とすると、Ａ−Ｃ間の配線とＢ−Ｃ間の配線の抵抗成分の増加を効果的に抑制することができるので、Ｑ値の低下を抑制し、消費電力の増加を抑制することができる。

２．集積回路装置
図７に、本実施の形態の集積回路装置の一例である通信コントローラのブロック図を示す。

通信コントローラ６００は、帯域通過フィルタ（Band Pass Filter：ＢＰＦ）３２０及びインピーダンス整合回路３３０を介してアンテナ３１０と接続される。

アンテナ３１０で受信された受信信号は、ＢＰＦ３２０に入力される。ＢＰＦ３２０は、所定の帯域の信号を通過させるフィルタである。従って、ＢＰＦ３２０は、非通過帯域の周波数成分を有する妨害信号を除去する。

インピーダンス整合回路３３０は、信号の反射を防止するために特性インピーダンスと整合させるようにインピーダンス整合を行う。ＢＰＦ３２０を通過した、希望信号を含む受信信号は、インピーダンス整合回路３３０を介して通信コントローラ６００に供給される。

なお送信信号は、インピーダンス整合回路３３０を介してＢＰＦ３２０で非通過帯域の周波数成分を有する妨害信号が除去された後、アンテナ３１０から送信される。

なお無線信号の周波数を考慮すると波長が長くなり、アンテナ３１０の集積化が困難な場合には、図７に示すように通信コントローラ６００の外部にアンテナ３１０を設けることが望ましい。しかしながら、アンテナ３１０を通信コントローラ６００に内蔵させるようにしても良いことは当然である。

また同様に、非通過帯域の減衰量を十分に大きくするためにＢＰＦ３２０を構成するインダクタンス素子及びキャパシタ素子の面積が大きくなる場合には、図７に示すように通信コントローラ６００の外部にＢＰＦ３２０を設けることが望ましい。しかしながら、ＢＰＦ３２０を通信コントローラ６００に内蔵させるようにしても良いことは当然である。

更にインピーダンス整合を外付けのインダクタンス素子及びキャパシタ素子で調整する必要がある場合には、図７に示すように通信コントローラ６００の外部にインピーダンス整合回路３３０を設けることが望ましい。しかしながら、インピーダンス整合回路３３０を通信コントローラ６００に内蔵させるようにしても良いことは当然である。

通信コントローラ６００は、受信信号を増幅するための低雑音増幅器（Low Noise Amplifier：ＬＮＡ）４１０と送信データに対応した送信信号を増幅するための電力増幅器（Power Amplifier：ＰＡ）４０２とを含む。このため通信コントローラ６００は、切替スイッチRF_SWを含む。従って、受信時には、切替スイッチRF_SWは、受信信号をＬＮＡ４１０に供給し、送信時には、切替スイッチRF_SWは、ＰＡ４０２によって増幅された送信信号をインピーダンス整合回路３３０に供給する。

ＬＮＡ４１０によって増幅された受信信号は、混合器（mixer）４２０に供給される。混合器４２０には、分周器４２２から所定の周波数の局部発振信号Ｌ_０が入力され、ＬＮＡ４１０からの受信信号の周波数が中間周波数付近に変換される。ＢＰＦ４２４は、混合器４２０によって中間周波数付近に変換された受信信号を通過させる。

ＢＰＦ４２４を通過した受信信号は、リミッタアンプ４２６によって増幅されると共に、所与のレベルに振幅が制限される。リミッタアンプ４２６によって増幅された信号は、ＦＭ検波回路４３０及びＡ／Ｄ変換器４２８に供給され、Ａ／Ｄ変換器４２８がＲＳＳＩ（Received Signal Strength Indicator）を出力する。

ＦＭ検波回路４３０によって生成された復調信号は、低域通過フィルタ（Low Pass Filter：ＬＰＦ）４３２により高周波成分のノイズが除去された後、データスライサ４３４によって２値化された受信データが生成される。この受信データが、復調信号としてベースバンドエンジン５００に供給される。

Ａ／Ｄ変換器４２８で生成されたＲＳＳＩは、制御回路４４０によりベースバンドエンジン５００に供給される。この制御回路４４０は、通信コントローラ６００の各部を制御する。

ＰＬＬ（Phased Locked Loop）回路４４４は、制御回路４４０の設定値に基づいて、ＰＬＬループフィルタの特性に応じて目的の周波数に収束する。収束後、周波数が設定値に一致した場合は、対応した逓倍率で、水晶発振器ＯＳＣの発振出力であるクロックＣＬＫを逓倍し、逓倍したクロックを電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）４４６に供給する。なおクロックＣＬＫは、ベースバンドエンジン５００の基準クロックとして供給される。

ＶＣＯ４４６の出力は分波器４４５により分波され、その出力は受信時の局部発振信号出力として、あるいは、送信時の送信信号出力として、さらにＰＬＬループの分周用として使用される。ＰＬＬループの分周用としては、分周器４２２に出力し、分周器４２２において水晶発振器ＯＳＣとほぼ同じ周波数に分周され、さらに比較器（図示せず）で周波数および位相比較され、この比較結果に応じて最終的に電圧が生成されてＶＣＯの周波数を制御する。ベースバンドエンジン５００からの送信データは、ＬＰＦ４４８によって高周波成分が除去された後、ＶＣＯ４４６においてＦＭ変調されて、分波器４４５を介して送信信号として出力される。この送信信号は、ＰＡ４０２によって増幅され、切替スイッチRF_SWに供給される。切替スイッチRF_SWは、制御回路４４０からの制御信号に従って切替動作を行う。なお分波器４４５から出力された送信信号は、ＢＰＦ３２０で帯域外放射は落とすことができるが、必要に応じてＢＰＦを内蔵することも可能である。図示しないＢＰＦを介して所定の周波数帯域外の放射を除去した後、ＰＡ４０２により増幅してもよい。

バイアス発生回路４５０は、定電流又は定電圧を発生し、通信コントローラ６００を構成する各部に供給するようになっている。

このような通信コントローラ４００では、ＲＸｆｒｏｎｔ部４６０、ＲＸ部４６２、ＰＬＬ回路４４４、ＴＸ部４６４の各部を単位に、ベースバンドエンジン３００からの起動信号によりスタンバイ動作に移行したり、該スタンバイ動作から起動したりできるようになっている。ここで、スタンバイ動作は、クロックを停止させたり、回路への電源供給を遮断したりして消費電流を削減する動作をいう。

ＲＸｆｒｏｎｔ部４６０は、ＬＮＡ４１０、混合器４２０、ＢＰＦ４２４、リミッタアンプ４２６、Ａ／Ｄ変換器４２８を含み、起動信号ＲＸｆｒｏｎｔｃｎｔによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。ＲＸ部４６２は、ＲＸｆｒｏｎｔ部４６０、ＦＭ検波回路４３０、ＬＰＦ４３２、データスライサ４３４を含み、起動信号ＲＸｔｃｎｔによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。ＰＬＬ回路４４４は、起動信号ＰＬＬｃｎｔによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。ＴＸ部４６４は、ＰＡ４０２、分波器４４５、ＬＰＦ４４８を含み、起動信号Ｔｘｃｎｔによりスタンバイ動作への移行やスタンバイ動作からの起動制御が行われる。

ここで、ＶＣＯ４４６は、本実施形態の差動型スパイラルインダクタを含む図９（Ａ）のような構成の回路により実現することができる。また、ＰＡ４０２やＬＮＡ４１０は、本実施形態の差動型スパイラルインダクタを含む図９（Ｂ）のような構成の回路により実現することができる。

本実施形態の差動型スパイラルインダクタを図７の集積回路装置に組み込むことにより、従来よりも高性能かつ低消費電力の集積回路装置を提供することができる。

３．電子機器
図８に、本実施の形態の電子機器の一例である通信装置のブロック図を示す。

通信装置７００（マスタ端末）は、通信コントローラ６００（集積回路装置）及びアンテナ３１０を介して、通信相手であるスレーブ端末との間で所定の規格に従った無線通信を行う。アンテナ３１０は、通信コントローラ６００（集積回路装置）の処理対象となるデータの入力手段として機能する。ホストプロセッサ８１０（ベースバンドエンジン５００）が、通信周波数帯域内の複数の使用可能帯域を変更する順序や各使用可能帯域内のホップシーケンスを決定する。ホストプロセッサ８１０（ベースバンドエンジン５００）からの指示を受けた通信コントローラ６００が、スレーブ端末との間で無線通信を行う。

通信装置７００は、通信コントローラ６００、ベースバンドエンジン５００に加えて、各部を制御するホストプロセッサ（アプリケーションプロセッサ）８１０を含む。

ホストプロセッサ８１０は、読み出し専用メモリ（Read Only Memory：ＲＯＭ）８２０やランダムアクセスメモリ（Random Access Memory：ＲＡＭ）８３０に記憶されたプログラム及び設定データに基づいて、通信装置７００の各部を制御する。ホストプロセッサ８１０は、ＲＡＭ８３０の記憶領域の少なくとも一部をワークエリアとして使用することができる。

ホストプロセッサ８１０には、音声コーデック８６０が接続されている。音声コーデック８６０は、通信コントローラ６００を介して受信された音声データをデコードして、Ｄ／Ａ変換器８７０によりアナログ信号に変換した後、スピーカ８８０（広義には出力部）により音声出力を行うことができる。スピーカ８８０は、通信コントローラ６００（集積回路装置）により処理されたデータを出力するための出力手段として機能する。或いは、音声コーデック８６０は、マイク８９０（広義には入力部）を介して入力された音声信号をＡ／Ｄ変換器９００によりデジタル信号に変換した後、エンコードを行って、通信コントローラ６００を介して通信相手に送信できるようになっている。

本実施形態の集積回路装置を図８の電子機器に組み込むことにより、コストパフォーマンスの高い電子機器を提供することができる。

なお、本実施形態を利用できる電子機器としては、図８に示すもの以外にも、携帯型情報端末、カーナビゲーション装置等の種々の電子機器を考えることができる。

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

例えば、第１実施例〜第６実施例の差動型スパイラルインダクタにおいて、非交差配線や交差配線は、製造プロセスの種類に応じて使用可能な任意の種類かつ任意の数の配線層に形成することができる。

また、第１実施例〜第５実施例の差動型スパイラルインダクタでは交差部が１つしかないがこれに限定されない。例えば、第６実施例の差動型スパイラルインダクタのように、第１実施例〜第５実施例の差動型スパイラルインダクタにおいても、交差部が２つ存在してもよいし、３つ以上存在してもよい。

また、第１実施例〜第６実施例の差動型スパイラルインダクタにおいて、Ｃ点から適当な配線層の配線パターンを引き出して外部端子を形成してもよい。

また、例えば、差動型スパイラルインダクタの導電性配線をポリシリコン配線層やメタル１配線層に形成してもよい。なお、当該導電性配線をポリシリコン配線層やメタル１配線層のような半導体基板に近い配線層に形成した場合、当該導電性配線と半導体基板の間の寄生容量が大きくなるが、差動回路を動作させる周波数によっては、当該寄生容量の大小は差動型スパイラルインダクタのＱ値にほとんど影響を与えない。従って、差動回路を動作させる周波数によっては、当該導電性配線をポリシリコン配線層やメタル１配線層に生成してもＱ値を高くすることができるので、消費電力を低減することができる。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１（Ａ）〜図１（Ｃ）は、本実施形態の差動型スパイラルインダクタの第１実施例について説明するための図である。 図２（Ａ）〜図２（Ｃ）は、本実施形態の差動型スパイラルインダクタの第２実施例について説明するための図である。 図３（Ａ）〜図３（Ｃ）は、本実施形態の差動型スパイラルインダクタの第３実施例について説明するための図である。 図４（Ａ）〜図４（Ｃ）は、本実施形態の差動型スパイラルインダクタの第４実施例について説明するための図である。 図５（Ａ）〜図５（Ｃ）は、本実施形態の差動型スパイラルインダクタの第５実施例について説明するための図である。 図６（Ａ）〜図６（Ｃ）は、本実施形態の差動型スパイラルインダクタの第６実施例について説明するための図である。 本実施の形態の集積回路装置のブロック図の一例。 集積回路装置を含む電子機器のブロック図の一例。 図９（Ａ）、図９（Ｂ）は、差動型スパイラルインダクタを用いた回路の例を示す図であり、図９（Ｃ）は差動型スパイラルインダクタの等価回路を示す図である。 図１０（Ａ）〜図１０（Ｃ）は、従来の差動型スパイラルインダクタについて説明するための図である。

符号の説明

１０ 差動型スパイラルインダクタ、１２ 端子、１４ 端子、１６ 対称線、２０ 差動型スパイラルインダクタ、２２ 端子、２４ 端子、２６ 対称線、３０ 差動型スパイラルインダクタ、４０ 差動型スパイラルインダクタ、５０ 差動型スパイラルインダクタ、５２ 端子、５４ 端子、５６ 対称線、６０ 差動型スパイラルインダクタ、６２ 端子、６４ 端子、６６ 対称線、１００ 導電性配線、１０２ 非交差配線、１０４ 非交差配線、１０６ 非交差配線、１０８ ビアホール、１１０ 交差部、１１２ 交差配線、１１４ 交差配線、１２０ 導電性配線、１２２ 非交差配線、１２４ 非交差配線、１２６ 非交差配線、１２８ ビアホール、１３０ 交差部、１３２ 交差配線、１３４ 交差配線、１４０ 導電性配線、１５０ 交差部、１５２ 交差配線、１５４ 交差配線、１６０ 導電性配線、１７０ 交差部、１７２ 交差配線、１７４ 交差配線、１８０ 導電性配線、１８２ 非交差配線、１８４ 非交差配線、１８６ 非交差配線、１８８ ビアホール、１９０ 交差部、１９２ 交差配線、１９４ 交差配線、２００ 導電性配線、２０２ 非交差配線、２０４ 非交差配線、２０６ 非交差配線、２０８ 非交差配線、２１０ 非交差配線、２１２ ビアホール、２１４ ビアホール、２１６ ビアホール、２２０ 交差部、２２２ 交差配線、２２４ 交差配線、２３０ 交差部、２３２ 交差配線、２３４ 交差配線、３１０ アンテナ、３２０ 帯域通過フィルタ（ＢＰＦ）、３３０ インピーダンス整合回路、４０２ 電力増幅器（ＰＡ）、４１０ 低雑音増幅器（ＬＮＡ）、４２０ 混合器、４２２ 分周器、４２４ ＢＰＦ、４２６ リミッタアンプ、４２８ Ａ／Ｄ変換器、４３０ ＦＭ検波回路、４３２ 低域通過フィルタ（ＬＰＦ）、４３４ データスライサ、４４０ 制御回路、４４４ ＰＬＬ回路、４４５ 分波器、４４６ 電圧制御発振器（ＶＣＯ）、４４８ 低域通過フィルタ（ＬＰＦ）、４５０ バイアス発生回路、４６０ ＲＸｆｒｏｎｔ部、４６２ ＲＸ部、４６４ ＴＸ部、５００ ベースバンドエンジン、６００ 通信コントローラ（集積回路装置）、７００ 通信装置、８１０ ホストプロセッサ（アプリケーションプロセッサ）、８２０ 読み出し専用メモリ（ＲＯＭ）、８３０ ランダムアクセスメモリ（ＲＡＭ）、８６０ 音声コーデック、８７０ Ｄ／Ａ変換器、８８０ スピーカ、８９０ マイク、９００ Ａ／Ｄ変換器、１０００ 差動型スパイラルインダクタ、１００２ 配線パターン、１００４ 配線パターン、１００６ ビアホール、１１００ 交差部、１１０２ 配線パターン

Claims (11)

1. 第１の端子と、
   対称線に対して前記第１の端子と線対称の位置にある第２の端子と、
   前記第１の端子と前記第２の端子を電気的に接続する導電性配線と、
   それぞれ前記導電性配線の一部であり、異なる配線層に形成された第１の交差配線と第２の交差配線が前記対称線上において交差する少なくとも１つの交差部と、を含み、
   前記導電性配線は、
   前記交差部以外の非交差部において、前記第１の交差配線が形成された配線層及び前記第２の交差配線が形成された配線層を含む複数の配線層に、前記対称線に対して線対称な形状の複数の配線パターンがそれぞれ形成され、当該複数の配線パターンは多数のホールを介して導電性部材により電気的に接続されていることを特徴とする差動型スパイラルインダクタ。
2. 請求項１において、
   奇数個の前記交差部を含むことを特徴とする差動型スパイラルインダクタ。
3. 請求項１又は２において、
   前記導電性配線は、
   前記非交差部において１つの前記配線パターンが最上位の配線層に形成されていることを特徴とする差動型スパイラルインダクタ。
4. 請求項３において、
   前記交差部は、
   前記第１の交差配線及び前記第２の交差配線が前記最上位の配線層と異なる少なくとも１つの配線層にそれぞれ形成され、前記第１の交差配線が形成される配線層の数と前記第２の交差配線が形成される配線層の数が同じであることを特徴とする差動型スパイラルインダクタ。
5. 請求項３において、
   前記交差部は、
   前記第１の交差配線が前記最上位の配線層に形成されていることを特徴とする差動型スパイラルインダクタ。
6. 請求項５において、
   前記交差部は、
   前記第２の交差配線が、前記最上位の配線層と異なる連続した複数の配線層に形成された複数の配線パターンがホールを介して導電性部材により電気的に接続されていることを特徴とする差動型スパイラルインダクタ。
7. 請求項５又は６において、
   前記交差部は、
   前記第１の交差配線の幅が前記第２の交差配線の幅よりも狭いことを特徴とする差動型スパイラルインダクタ。
8. 請求項１乃至６のいずれかにおいて、
   前記交差部は、
   前記第１の交差配線の幅及び前記第２の交差配線の幅が前記非交差部の配線の幅と略同じであることを特徴とする差動型スパイラルインダクタ。
9. 請求項１乃至８のいずれかにおいて、
   前記導電性配線は、
   前記非交差部において、前記第１の交差配線又は前記第２の交差配線の両端に接続される２つの非交差配線の幅が異なり、前記２つの非交差配線のうち、幅の狭い前記非交差配線が形成される配線層の数は幅の広い前記非交差配線が形成される配線層の数よりも多いことを特徴とする差動型スパイラルインダクタ。
10. 請求項１乃至９のいずれかに記載の差動型スパイラルインダクタを含むことを特徴とする集積回路装置。
11. 請求項１０に記載の集積回路装置と、
    前記集積回路装置の処理対象となるデータの入力手段と、
    前記集積回路装置により処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。

Images