JP2008219758A

JP2008219758A - Ｍｍｉｃ回路、インピーダンス整合回路、及び電力増幅器

Info

Publication number: JP2008219758A
Application number: JP2007057272A
Authority: JP
Inventors: Makoto Akaishi; 誠赤石
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-03-07
Filing date: 2007-03-07
Publication date: 2008-09-18

Abstract

【課題】マイクロ波、ミリ波帯のＭＭＩＣにおいて、製造時のキャパシタの容量のばらつきに起因する高周波特性の劣化を改善し、歩留まりを向上させる。
【解決手段】ＭＭＩＣ電力増幅器は、ＤＣカットやインピーダンス整合回路に使用しているキャパシタとして、容量の異なる複数のキャパシタを互いに並列接続した構成のものを用いる。複数のキャパシタは、それぞれオンオフ切り替え可能なＭＥＭＳスイッチを有し、ＭＥＭＳスイッチのオンオフ切り替えにより、複数のキャパシタの内の所望のキャパシタを選択可能に構成される。
【選択図】図１

Description

本発明は、ＭＭＩＣ回路、インピーダンス整合回路、及び電力増幅器に係り、特にマイクロ波、ミリ波帯のＭＭＩＣで用いるキャパシタの回路構成に関する。

ＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシックマイクロ波集積回路）は、マイクロ波回路技術と半導体製造技術とを融合して、半導体基板上に、トランジスタやダイオードなどの能動素子と、伝送線路、抵抗、キャパシタ、インダクタなどの受動素子とを一体化して集積したマイクロ波集積回路である。このＭＭＩＣは、近年、マイクロ波に限らずミリ波帯の周波数をも対象とし、無線通信システムや放送システム等の種々の送受信装置で研究開発されている。

現在の技術では、半導体製造プロセスにおいて、毎回完全に同じ特性の製品を作ることはできない。その理由は、製造ロット毎にプロセスのばらつきがあり、また同じロットでもウェハー自体にも一枚一枚特性のばらつきがあるためである。これらがＭＭＩＣの特性のばらつきの一因となっている。特性のばらつきを製造後に修正できれば理想的だが、マイクロ波、ミリ波帯のＭＭＩＣにおいて、製造後に回路パターンや回路定数を変更することは非常に困難である。

特にキャパシタにおいては、キャパシタに使用している誘電体の誘電率、膜圧、及び電極面積で容量が決まっているが、そのどれもが製造後に変更することは、現状ほぼ不可能である。ここでキャパシタ容量のばらつきの主原因となっているのは、誘電体の誘電率と膜圧のばらつきである。これらを製造後に変更することは現状不可能であり、製造後にキャパシタの容量を変更することは非常に困難である。

図７は、従来例のＭＭＩＣ電力増幅器１００の回路構成を示す。同図に示す電力増幅器１００は、入力端子１と、出力端子２との間に、２つのトランジスタ３、４と、４つのストリップライン５、６、７、８と、７つのキャパシタ１０、２０、３０、４０、５０、６０、７０とを備えている。

なお、本発明に関連する先行技術文献としては、以下のものがある。
特開２００２−０８４１４８号公報

従来例のＭＭＩＣでは、製造後にキャパシタの容量を変えることは非常に困難である。しかし、キャパシタの容量をいつも一定の値に製造することは、非常に困難であり、現状どうしてもばらついてしまう。そして、このキャパシタ容量のばらつきがＭＭＩＣの特性劣化の一因となり、歩留まりを低下させている原因の一つとなっている。

本発明の目的は、マイクロ波、ミリ波帯のＭＭＩＣにおいて、製造時のキャパシタの容量のばらつきに起因する高周波特性の劣化を改善し、歩留まりを向上させることである。

上記目的を達成するため、本発明は、キャパシタを有するＭＭＩＣ回路において、前記キャパシタは、容量の異なる複数のキャパシタを互いに並列接続して構成され、前記複数のキャパシタは、それぞれオンオフ切り替え可能なスイッチを有し、前記スイッチのオンオフ切り替えにより、前記複数のキャパシタの内の所望のキャパシタを選択可能に構成されることを特徴とする。

本発明において、前記スイッチは、ＭＥＭＳスイッチであることが好ましい。また、前記複数のキャパシタは、３つのキャパシタから構成され、前記３つのキャパシタは、容量が所定値に設計された第１のキャパシタと、容量が前記所定値よりも小さい値に設計された第２のキャパシタと、容量が前記所定値よりも大きい値に設計された第３のキャパシタとを有してもよい。また、前記複数のキャパシタは、２つのキャパシタから構成され、前記２つのキャパシタは、容量が所定値に設計された第１のキャパシタと、容量が前記所定値よりも大きい値又は小さい値に設計された第２のキャパシタとを有してもよい。また、前記複数のキャパシタは、４つ以上のキャパシタから構成されてもよい。さらに、前記複数のキャパシタは、場所毎に数量が異なってもよい。

本発明に係るインピーダンス整合回路は、上記いずれかのＭＭＩＣ回路を用いて構成されたことを特徴とする。

本発明に係る電力増幅器は、上記いずれかのＭＭＩＣ回路を用いて構成されたことを特徴とする。

本発明によれば、マイクロ波、ミリ波帯のＭＭＩＣにおいて、複数のスイッチ付きのキャパシタを選択できるようにすることで、製造工程におけるキャパシタの容量のばらつきに起因する高周波特性の劣化を修正し、歩留まりを向上させることができる。

次に、本発明に係るＭＭＩＣ、インピーダンス整合回路、及び電力増幅器を実施するための最良の形態について、図面を参照して詳細に説明する。

図１〜図３を参照すると、本発明の一実施形態としてのＭＭＩＣ電力増幅器１００の回路構成が示されている。同図に示すＭＭＩＣ電力増幅器１００は、前述した図７に示す従来例と比べると、入力端子１と、出力端子２と、トランジスタ３、４と、ストリップライン５、６、７、８との構成は同様であるが、キャパシタとして、それぞれ容量の異なる複数（本実施形態では３個）のキャパシタを備える点が相違する。

複数のキャパシタは、本実施の形態では、図１〜図３に示すように、互いに容量の異なる３個のキャパシタ、すなわち第１のキャパシタ１１、２１、３１、４１、５１、６１、７１と、第２のキャパシタ１２、２２、３２、４２、５２、６２、７２と、第３のキャパシタ１３、２３、３３、４３、５３、６３、７３とをそれぞれ並列接続して構成される。

本実施の形態では、第２のキャパシタ１２、２２、３２、４２、５２、６２、７２は、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１より容量が小さい。また、第３のキャパシタ１３、２３、３３、４３、５３、６３、７３は、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１より容量が大きい。

第１のキャパシタ１１、２１、３１、４１、５１、６１、７１と、第２のキャパシタ１２、２２、３２、４２、５２、６２、７２と、第３のキャパシタ１３、２３、３３、４３、５３、６３、７３とは、電力増幅器１００のＤＣ（直流）カットやインピーダンス整合回路として使用しているキャパシタであり、いずれもオンオフ切り替え可能なＭＥＭＳ（Micro Electro Mechanical Systems 微小電子機械システム）スイッチを有している。このＭＥＭＳスイッチの構造は、キャパシタをオンオフ切り替え可能なものであれば、いずれのタイプでも利用でき、公知のものや将来的に開発されるものであってもよい。

次に、図１〜図３を参照して、本実施形態のＭＭＩＣ電力増幅器で用いるキャパシタの容量設計及び選択の一例を説明する。

図１〜図３の電力増幅器は、キャパシタの容量のばらつきが、±７％以内であれば所望の特性が得られるような設計と仮定する。

図１〜図３において、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１の容量は設計値になっている。第２のキャパシタ１２、２２、３２、４２、５２、６２、７２の容量は設計値の９０％、第３のキャパシタ１３、２３、３３、４３、５３、６３、７３の容量は設計値の１１０％と仮定する。

もしある製造ロットにおいて、すべてのパラメータが設計値通りであれば、この時、図１に示すように、ＭＥＭＳスイッチのオンオフ切り替えにより、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１を使用すれば、設計値通りの特性が得られる。

次に、製造時のばらつきでキャパシタ容量が設計値より１０％小さくなってしまった時を考える。キャパシタ容量が設計値よりも小さくなってしまう主な原因としては、キャパシタに使用している誘電体の膜厚が設計値よりも厚くなった、もしくは誘電体の誘電率が設計値よりも小さかった、キャパシタの電極面積が設計値よりも小さくなってしまったケースが考えられる。

この場合、キャパシタ容量が１０％小さくなってしまったため、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１の容量も設計値の９０％となっていて、図１に示すように、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１を使用した場合、設計値とのずれが−１０％となり、所望の特性が得られず不良品となってしまう。

しかし、この時、第３のキャパシタ１３、２３、３３、４３、５３、６３、７３の容量は設計値の９９％（１．１×０．９）となっているので、図３に示すように、ＭＥＭＳスイッチのオンオフ切り替えにより、第３のキャパシタ１３、２３、３３、４３、５３、６３、７３を使用すれば、ほぼ設計値通りの特性となり良品が得られる。

次に、製造時のばらつきでキャパシタ容量が設計値より１０％大きくなってしまった時を考える。キャパシタ容量が大きくなってしまう主な原因としては、キャパシタに使用している誘電体の膜厚が設計値よりも薄くなった、もしくは誘電体の誘電率が設計値よりも大きかった、キャパシタの電極面積が設計値よりも大きくなってしまったケースが考えられる。

この場合、キャパシタ容量が１０％大きくなってしまったため、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１の容量も設計値の１１０％となっていて、図１に示すように、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１を使用した場合、設計値とのずれが＋１０％となり、所望の特性が得られず不良品となってしまう。

しかし、この時、第２のキャパシタ１２、２２、３２、４２、５２、６２、７２の容量は設計値の９９％（０．９×１．１）となっているので、図２に示すように、ＭＥＭＳスイッチのオンオフ切り替えにより、第２のキャパシタ１２、２２、３２、４２、５２、６２、７２を使用すれば、ほぼ設計値通りの特性となり良品が得られる。

以上のように、本実施形態のＭＭＩＣ電力増幅器では、ＤＣカットやインピーダンス整合回路に使用しているキャパシタとして、容量の違う複数のＭＥＭＳスイッチ付きキャパシタを回路上に配置している。そして、キャパシタの容量が製造プロセスが原因で設計値からずれても、チップ毎に良好な特性の得られるキャパシタを選択することができるようになっている。更に、このスイッチはオンオフの切り替え可能なので、最初に選択したキャパシタで良好な特性が得られない場合、このキャパシタを、そのスイッチをオフにすることにより切り離し、容量の違う別のキャパシタに変更することができる。

従って、本実施形態によれば、個別のＭＭＩＣ毎に、適切な容量のキャパシタを選択することにより、安定した特性のＭＭＩＣを製造することが可能になり、歩留まりの向上が見込める。

すなわち、本実施の形態においては、以下に記載するような効果を奏する。

第１の効果は、ＭＭＩＣ回路内のキャパシタの容量を複数選択可能とし、製造時のばらつきでキャパシタ容量が設計値からはずれて従来の方法では不良品となった場合でも、良品にできる確立を上げ歩留まりの向上が見込めることである。

第２の効果は、スイッチのオンオフにより特性を調整できるので、調整のデジタル化が可能になり、生産性を向上できることである。

第３の効果は、キャパシタ容量以外のパラメータがばらついて特性不良となった場合でも、使用するキャパシタを変えることで、ばらついた他のパラメータに起因する特性の変化をキャンセルできる場合があり、歩留まりの向上が見込めることである。
（他の実施形態）
図４〜図６は、本発明の他の実施形態に係るＭＭＩＣ電力増幅器１００の回路構成を示す。

図４は、切り替え可能なキャパシタの数を２個にした場合の例である。前述した実施形態と比べると、第３のキャパシタがない点が相違する。この場合、第２の１２、２２、３２、４２、５２、６２、７２は、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１より容量の小さいものでも大きいものでも、いずれでも良い。

図５は、切り替え可能なキャパシタの数を４個にした場合の例である。前述した実施形態と比べると、第４のキャパシタ１４、２４、３４、４４、５４、６４、７４が追加されている点が相違する。この場合、第４のキャパシタ１４、２４、３４、４４、５４、６４、７４は、第１のキャパシタ１１、２１、３１、４１、５１、６１、７１より容量の小さいものでも大きいものでも、いずれでも良い。

図６は、場所毎にキャパシタの数を変えた場合の例である。キャパシタの容量の変化に対して特性の変化が小さい所には、調整用のキャパシタの数を少なくし、キャパシタの容量の変化に対して特性の変化が大きい所には、調整用のキャパシタの数を多くした例である。この場合、１個〜４個のキャパシタで構成されているが、４個以上のキャパシタで構成してもよい。

本発明は、インピーダンス整合回路、ＭＭＩＣ電力増幅器のほか、マイクロ波、ミリ波帯のＭＭＩＣを用いた各種回路の用途にも適用できる。

本発明の実施形態に係るＭＭＩＣ電力増幅器の回路構成を示し、第１のキャパシタを使用した場合を説明する図である。図１において、第２のキャパシタを使用した場合を説明する図である。図１において、第３のキャパシタを使用した場合を説明する図である。本発明の他の実施形態に係るＭＭＩＣ電力増幅器の回路構成を示し、切り替え可能なキャパシタを２個にした場合の例を説明する図である。本発明の他の実施形態に係るＭＭＩＣ電力増幅器の回路構成を示し、切り替え可能なキャパシタを４個にした場合の例を説明する図である。本発明の他の実施形態に係るＭＭＩＣ電力増幅器の回路構成を示し、場所毎に切り替え可能なキャパシタの数を変えた場合の例を説明する図である。従来例のＭＭＩＣ電力増幅器の回路構成を示す図である。

符号の説明

１入力端子
２出力端子
３、４トランジスタ
５、６、７、８ストリップライン
１１、２１、３１、４１、５１、６１、７１第１のキャパシタ
１２、２２、３２、４２、５２、６２、７２第２のキャパシタ
１３、２３、３３、４３、５３、６３、７３第３のキャパシタ
１４、２４、３４、４４、５４、６４、７４第４のキャパシタ
１００ＭＭＩＣ電力増幅器

Claims

キャパシタを有するＭＭＩＣ回路において、
前記キャパシタは、容量の異なる複数のキャパシタを互いに並列接続して構成され、
前記複数のキャパシタは、それぞれオンオフ切り替え可能なスイッチを有し、
前記スイッチのオンオフ切り替えにより、前記複数のキャパシタの内の所望のキャパシタを選択可能に構成されることを特徴とするＭＭＩＣ回路。
前記スイッチは、ＭＥＭＳスイッチである請求項１に記載のＭＭＩＣ回路。
前記複数のキャパシタは、３つのキャパシタから構成され、
前記３つのキャパシタは、
容量が所定値に設計された第１のキャパシタと、
容量が前記所定値よりも小さい値に設計された第２のキャパシタと、
容量が前記所定値よりも大きい値に設計された第３のキャパシタとを有することを特徴とする請求項１又は２に記載のＭＭＩＣ回路。
前記複数のキャパシタは、２つのキャパシタから構成され、
前記２つのキャパシタは、
容量が所定値に設計された第１のキャパシタと、
容量が前記所定値よりも大きい値又は小さい値に設計された第２のキャパシタとを有することを特徴とする請求項１又は２に記載のＭＭＩＣ回路。
前記複数のキャパシタは、４つ以上のキャパシタから構成されることを特徴とする請求項１又は２に記載のＭＭＩＣ回路。
前記複数のキャパシタは、場所毎に数量が異なることを特徴とする請求項１又は２に記載のＭＭＩＣ回路。
請求項１乃至６のいずれか１項に記載のＭＭＩＣ回路を用いて構成されたことを特徴とするインピーダンス整合回路。
請求項１乃至６のいずれか１項に記載のＭＭＩＣ回路を用いて構成されたことを特徴とする電力増幅器。