JP2010004079A - 半導体チップ - Google Patents

半導体チップ Download PDF

Info

Publication number
JP2010004079A
JP2010004079A JP2009231085A JP2009231085A JP2010004079A JP 2010004079 A JP2010004079 A JP 2010004079A JP 2009231085 A JP2009231085 A JP 2009231085A JP 2009231085 A JP2009231085 A JP 2009231085A JP 2010004079 A JP2010004079 A JP 2010004079A
Authority
JP
Japan
Prior art keywords
semiconductor chip
thermal expansion
expansion coefficient
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009231085A
Other languages
English (en)
Other versions
JP5003741B2 (ja
Inventor
Sunao Sugiyama
直 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2009231085A priority Critical patent/JP5003741B2/ja
Publication of JP2010004079A publication Critical patent/JP2010004079A/ja
Application granted granted Critical
Publication of JP5003741B2 publication Critical patent/JP5003741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/012

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 外部基板との熱膨張差により発生する応力を吸収し得る半導体チップを提供する。
【解決手段】 第2絶縁層236は、熱膨張率の相対的に低い絶縁膜236Aと、熱膨張率の相対的に高い絶縁膜236Bとの2層構造からなる。半導体チップ30と基板90との熱膨張率は異なり、半導体チップ30の動作時に発生する熱によって半導体チップ30と基板90との間に応力が発生するが、熱膨張率の異なる絶縁膜236A、236Bによりそれぞれ応力を吸収できる。
【選択図】 図1

Description

この発明は、半導体チップに関し、特に、基板への実装が可能な半導体チップに関するものである。
図12に従来技術に係る半導体チップ330及びその実装形態を示す。半導体チップ330のアルミニウム電極パッド332には、ニッケルめっき層334及び金めっき層338を介して、バンプ310を形成するハンダ344が設けられている。ここで、半導体チップ330は、該バンプ310を介して、パッケージ350側の電極パッド352に電気的に接続されている。
ところで、半導体チップ330とパッケージ350とは、熱膨張率が異なるため、両者の間に発生する応力を緩和することが必要であり、上記図12に示した実装形態においては、半導体チップ330とパッケージ350との間にアンダーフィル336を配設し、両者を固着させることにより、電気的接続部に応力を集中させないようにすることで、電気的接続部に破断が発生しないように構成されている。
特開2000−022052号公報
しかしながら、近年の半導体チップの高集積化に伴い、半導体チップのバンプが小型化され、上述した実装形態によっても、半導体チップ330とパッケージ350との間の応力により、小型化された電気的接続部が破断することがあった。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、外部基板との熱膨張差により発生する応力を吸収し得る半導体チップを提供することにある。
上記目的を達成するため、請求項1は、電極パッド側の表面に形成された絶縁層と、該絶縁層に形成され該電極パッドを外部基板へ接続するためのビアと、が形成された半導体チップであって、
前記絶縁層が、2以上の絶縁膜からなり、半導体チップ側の絶縁膜が熱膨張率が相対的に低く、外部基板側の絶縁膜の熱膨張率が相対的に高いことを技術的特徴とする。
請求項2は、請求項1において、前記半導体チップ側の絶縁膜の熱膨張率を、半導体チップの熱膨張率と外部基板の熱膨張率との中間値よりも半導体チップの熱膨張率に近い値にし、
前記外部基板側の絶縁膜の熱膨張率を、該中間値よりも外部基板の熱膨張率に近い値にしたことを技術的特徴とする。
請求項3は、電極パッド側の表面に形成された絶縁層と、該絶縁層に形成され該電極パッドを外部基板へ接続するためのビアと、が形成された半導体チップであって、
前記絶縁層の熱膨張率が、半導体チップ側は相対的に低く、外部基板側は相対的に高いことを技術的特徴とする。
請求項1の半導体チップでは、半導体チップ側に熱膨張率の相対的に低い絶縁膜が、外部基板側に熱膨張率の相対的に高い絶縁膜が配設されている。熱膨張率の異なる2層の絶縁膜が、半導体チップと外部基板との熱膨張差により発生する応力をそれぞれ吸収するため、半導体チップを基板に強固に接続することができ、半導体チップの接続信頼性を高めることができる。
請求項2の半導体チップでは、半導体チップ側の絶縁膜の熱膨張率を、半導体チップの熱膨張率と外部基板の熱膨張率との中間値よりも半導体チップの熱膨張率に近い値にし、外部基板側の絶縁膜の熱膨張率を、半導体チップの熱膨張率と外部基板の熱膨張率との中間値よりも外部基板の熱膨張率に近い値にしてある。このため、半導体チップと外部基板との熱膨張差により発生する応力をそれぞれの絶縁膜が吸収でき、半導体チップの接続信頼性を高めることができる。
請求項3の半導体チップでは、絶縁層の熱膨張率が、半導体チップ側は相対的に低く、外部基板側は相対的に高く設定してあるため、半導体チップと外部基板との熱膨張差により発生する応力を吸収し、半導体チップの接続信頼性を高めることができる。
本発明の第1実施形態に係る半導体チップの断面図である。 第1実施形態に係る半導体チップの製造工程図である。 第1実施形態に係る半導体チップの製造工程図である。 第1実施形態に係る半導体チップの製造工程図である。 第1実施形態に係る半導体チップの製造工程図である。 本発明の第2実施形態に係る半導体チップの断面図である。 第2実施形態に係る半導体チップの製造工程図である。 第3実施形態に係る半導体チップの断面図である。 第3実施形態に係る半導体チップの製造工程図である。 第3実施形態に係る半導体チップの製造工程図である。 第3実施形態に係る半導体チップの製造工程図である。 従来技術に係る半導体チップの断面図である。
以下、本発明の実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図1は本発明の第1実施形態に係る半導体チップを示している。
半導体チップ30の下面には、パッシベーション膜34の開口にジンケート処理されたアルミニウム電極パッド32が形成されている。本実施形態では、パッシベーション膜34の下面に第1絶縁層136が配設され、該第1絶縁層136には、該アルミニウム電極パッド32に至るテーパ状に広がった非貫通孔136aが形成されている。そして、該非貫通孔136aの底部のアルミニウム電極パッド32には、ニッケルめっき層38,ニッケルと銅との複合めっき層40を介在させて、銅めっきを充填してなるビア42が形成されている。
該第1絶縁層136の上には、絶縁膜236Aと絶縁膜236Bとの2層構造の第2絶縁層236が形成されている。第2絶縁層236は、半導体チップ側の絶縁膜236Aの熱膨張率が相対的に低く、外部基板側の絶縁膜236Bの熱膨張率が相対的に高く設定されている。具体的には、半導体チップ側の絶縁膜236Aの熱膨張率を、半導体チップ(シリコンウエハ)30の熱膨張率(3〜4ppm)と外部基板(エポキシ基板)の熱膨張率(15ppm)との中間値(9ppm)よりも半導体チップの熱膨張率に近い値(7ppm)にし、外部基板側の絶縁膜236Bの熱膨張率を、該中間値よりも外部基板の熱膨張率に近い値(11ppm)にしてある。当該第2絶縁層236には、銅めっきからなる銅めっきポスト(ビア)46が形成され、当該銅めっきポスト46には、半田等の低融点金属からなる突起状導体(バンプ)54が配設されている。該半導体チップ30は、突起状導体(バンプ)54を介して基板90側のパッド92への接続されている。
ここで、第2絶縁層236の厚さ、及び、銅めっきポスト46の高さは5〜250μmに形成されている。一方、銅めっきポスト46の直径は20μm〜300μmに形成されている。ここで、半導体チップ30と基板90の熱膨張率は異なり、半導体チップ30の動作時に発生する熱により、半導体チップ30と基板90との間に応力が発生するが、熱膨張率の異なる絶縁膜236A、236Bによりそれぞれ応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ30と基板90との間に高い接続信頼性を与えている。
なお、第2絶縁層236の厚さは5μm以上が良い。これは、5μm以下では、十分に応力を吸収することができないからである。他方、厚さは250μm以下であることが望ましい。これは、250μmよりも厚いと、半導体チップ30と基板90との接続信頼性が低下するからである。
引き続き、図2〜図5を参照して本実施形態に係る半導体チップ30の製造方法について説明する。
ここでは、図2の工程(A)に示すパッシベーション膜34の開口にアルミニウム電極パッド32が形成された半導体チップ30に対して、以下の工程で銅めっきポストおよびバンプを形成する。先ず、図2の工程(B)に示すように半導体チップ30を常温で10〜30秒間、金属塩である酸化亜鉛と還元剤として水酸化ナトリウムを混合した液中に浸漬することで、アルミニウム電極パッド32にジンケート処理を施す。これにより、ニッケルめっき層或いは複合めっき層の析出を容易ならしめる。
引き続き、図2の工程(C)に示すように、半導体チップ30をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド32の表面にニッケルめっき層38を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド32に直接形成することも可能である。
そして、図2の工程(D)に示すように、該半導体チップ30を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層38の上に0.01〜5μmのニッケル−銅の複合めっき層40を形成する。この複合めっき層をニッケルが1〜60重量%、残部を主として銅とすることで、アルミニウム電極パッドに複合めっき層を形成できるようにするのに加えて、表面に銅めっきを容易に形成できるようにする。また、複合めっき層の厚さを0.01μm以上にすることで、表面に銅めっきを形成することが可能になる。他方、5μm以下にすることで、短時間で析出することができる。
次に、図3の工程(E)に示すように絶縁樹脂を塗布する。
この絶縁樹脂としては、本実施形態では、レーザー加工により非貫通孔を形成するため、熱硬化性のエポキシ樹脂やポリイミド樹脂を用いる。化学的な処理により非貫通孔を形成する場合には、感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。次に、図3の工程(F)に示すように乾燥処理を行った後、レーザにより第1非貫通孔136aを形成する。そしてさらに、加熱処理してアルミニウム電極パッド32に至る非貫通孔136aを有する第1絶縁層136を形成する。
次に、図3の工程(G)に示すように、第1非貫通孔136a内に銅めっきを充填してビア42を形成すると共に、第1絶縁層136上に再配線層46を形成する。これらは、無電解めっきにより形成する。
次に、図3の工程(H)に示すようにシリカフィラを添加した熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、乾燥処理を行い絶縁膜236Aを形成する。ここで、シリカフィラを75vol%程度混合するとで、上述したように絶縁膜236Aの熱膨張率を7ppmにしている。そして、図4の工程(I)に示すように、シリカフィラを添加した熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、乾燥処理を行い絶縁膜236Bを形成する。ここで、シリカフィラを67vol%程度混合するとで、上述したように絶縁膜236Aの熱膨張率を11ppmにしている。
引き続き、図4の工程(J)に示すようにレーザにより再配線層46へ至る非貫通孔を穿設し、図4の工程(K)に示すように表面の粗化処理を行った後に、加熱することで第2の非貫通孔236aを有する第2絶縁層236を形成する。本実施形態では、レーザで非貫通孔を形成するため、絶縁層として感光性以外でも種々の材質の樹脂を用いることができる。
次に、図4の工程(M)に示すように、半導体チップ30を無電解めっき液に浸漬し、第2絶縁層236の第2の非貫通孔236a内を銅で充填して、銅めっきポスト46を形成する。
次に、図5の工程(N)に示すように、第2絶縁層236の表面に均一に無電解めっきを施した後、銅めっきポスト46の周囲を除きパターンエッチングすることで、当該銅めっきポストに金属膜48を付加する。
引き続き、工程(O)に示すようにソルダーレジストとなる樹脂を塗布した後、金属膜46の上にエッチングにより開口を設け、加熱して開口部52aを有するソルダーレジスト層52を形成する。
その後、工程(P)に示すように開口部52a内に半田を印刷した後、リフローを行い半田バンプ54を形成する。なお、バンプの高さとしては、3〜60μmが望ましい。この理由は、3μm未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、60μmを越えると、バンプが溶融した際に横方向に拡がってショートの原因となる。
半導体チップ30のバンプ54と基板90のパッド92が対応するように、半導体チップ30を載置させて、リフローすることにより、図1に示すように半導体チップ30を基板90に取り付ける。なお、この実施形態では、絶縁層136が2枚の絶縁膜からなったが、3層以上の絶縁膜を熱膨張率に傾斜を付けて配置することも可能である。また、図1に示す構造で、第1絶縁層136と、第2絶縁層236の絶縁膜236Aと絶縁膜236Bとで、熱膨張率に傾斜を付けるように設定することも可能である。
引き続き、本発明の第2実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図6は本発明の第2実施形態に係る半導体チップを示している。上述した第1実施形態では、第2絶縁層236を2層構造とし、半導体チップ側の絶縁膜と基板側の絶縁膜とで熱膨張率を異ならしめた。これに対して、第2実施形態では、第2絶縁層236は一層であるが、当該第2絶縁層236の熱膨張率が、半導体チップ側を相対的に低く、外部基板側を相対的に高くなるように傾斜を付けてある。これにより、半導体チップと外部基板との熱膨張差により発生する応力を吸収させる。また、第1実施形態では、第2絶縁層236に形成されるビア(銅めっきポスト)46は、銅を充填してなるが、第2実施形態のビア146は、内部に弾性を有する樹脂147を充填してなる。
引き続き、図7を参照して第2実施形態に係る半導体チップ30の製造方法について説明する。
先ず、半導体チップ30に第1絶縁層136、ビア42及び再配線層44を形成する工程については、第1実施形態と同様であるため説明を省略する。この半導体チップの第1絶縁層136の上に、工程(A)に示すようにシリカフィラを添加した熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、24時間放置し、シリカフィラを沈降させる。これにより、上述したように第2絶縁層236の熱膨張率が、半導体チップ側は相対的に低く、外部基板側は相対的に高くなるように傾斜を付ける。
次に、工程(B)に示すようにレーザにより再配線層44へ至る非貫通孔を穿設し、表面の粗化処理を行った後に、加熱することで第2の非貫通孔236aを有する第2絶縁層236を形成する。
工程(C)に示すように非貫通孔236a内に無電解銅めっきによりビア146を形成し、該ビア146の内部に、銅フィラの添加された熱硬化性のエポキシ樹脂又はポリイミド樹脂のフィラを充填する。その後、加熱して、該ビア146内に弾性樹脂147を形成する。半導体チップ30を無電解銅めっき液に浸漬し、ビア146の開口に蓋めっき148を形成する。ここで、該ビア146に充填された弾性樹脂147は、上述したように銅フィラを含むため、容易に蓋めっき148を形成することができる。
工程(D)にて、第1実施形態と同様に蓋めっき148の表面にバンプ(突起状導体)54を形成する。このバンプの高さとしては、3〜60μmが望ましい。この理由は、3μm未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、60μmを越えると、バンプが溶融した際に横方向に拡がってショートの原因となる。
引き続き、本発明の第3実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図8は本発明の第3実施形態に係る半導体チップを示している。上述した第1実施形態、第2実施形態では、第1絶縁層36と第2絶縁層136との2層からなったが、この第3実施形態では、1層の絶縁層36のみからなる。但し、該絶縁層36は、熱膨張率の異なる3層の絶縁膜36A、36B、36Cから成る。また、第1、第2実施形態では、再配線層44により配線を取り回したが、第3実施形態では、電極パッド32に直接銅めっきポスト246を形成してある。
この第3実施形態では、3層からなる絶縁膜36A、36B、36Cにおいて、半導体チップ側の絶縁膜36Aの熱膨張率を相対的に低く、中間の絶縁膜36Bを中程度に、外部基板側の絶縁膜36Bを相対的に高く設定してある。また、半導体チップ側の絶縁膜36Aの弾性率を相対的に高く、中間の絶縁膜36Bを低く、外部基板側の絶縁膜36Bを相対的に高く設定してある。これにより、半導体チップ30の動作時に生じる熱によって半導体チップ30と基板90との間に発生する応力を、熱膨張率及び弾性率の異なる絶縁膜36A、36B、36Cによりそれぞれ吸収させ、半導体チップ30と基板90との間に高い接続信頼性を与えている。
引き続き、図9〜図11を参照して第3実施形態に係る半導体チップ30の製造方法について説明する。
図9に示す工程(A)のように、半導体チップにシリカフィラを添加した熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、乾燥処理を行い絶縁膜36Aを形成する。ここで、シリカフィラの量を多くするとで、上述したように絶縁膜36Aの熱膨張率を相対的に低くしている。
工程(B)のように、半導体チップにシリカフィラ及びSiゴム系フィラを添加した熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、乾燥処理を行い絶縁膜36Bを形成する。ここで、シリカフィラにSiゴム系フィラを加えることで、上述したように絶縁膜36Bの熱膨張率を中程度に調整すると共に弾性率を高めている。
工程(C)に示すように、シリカフィラを添加した熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、乾燥処理を行い絶縁膜36Cを形成する。ここで、シリカフィラの量を減らすことで、上述したように絶縁膜36Cの熱膨張率を相対的に高くしている。
引き続き、図9の工程(D)に示すようにレーザにより再配線層46へ至る非貫通孔を穿設し、表面の粗化処理を行った後に、加熱することで非貫通孔36aを有する絶縁層36を形成する。
次に、アルミニウム電極パッド32の表面にニッケルめっき層或いはニッケルと銅との複合めっき層の析出を容易ならしめるジンケート処理を施す。このジンケート処理としては、例えば、半導体チップ30を常温で10〜30秒間、金属塩である酸化亜鉛と還元剤としての水酸化ナトリウムの混合液中に浸漬することにより行うことができる。
引き続き、図10の工程(E)に示すように、半導体チップ30をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド32の表面にニッケルめっき層38を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド32に直接形成することも可能である。
そして、図10の工程(F)に示すように、該半導体チップ30を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層38の上に0.01〜5μmのニッケル−銅の複合めっき層40を形成する。
次に、図3の工程(G)に示すように、非貫通孔36a内に銅めっきポスト246を形成する。このめっきは、無電解めっきにより行う。
引き続き、図11の工程(H)にて、銅めっきポスト246の表面にバンプ(突起状導体)を形成する。バンプ154は、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。低融点金属としては、Pb−Sn系半田、Ag−Sn系半田、インジウム半田等を使用することができる。
最後に、工程(I)に示すように、該絶縁層36のバンプ154側の表面全面に樹脂を塗布して、乾燥し、未硬化樹脂からなる接着剤層56を形成する。
接着剤層56は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル(PPE: Polyphenylen ether)、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、BTレジンから選ばれる少なくとも1種の樹脂であることが望ましい。
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。接着剤層の厚さは、5〜50μm が望ましい。接着剤層は、取扱が容易になるため、予備硬化(プレキュア)しておくことが好ましい。
工程(J)に示すように、半導体チップ30と基板90とを、熱プレスを用いて加熱し加圧プレスすることにより、半導体チップ30と基板90とを接着する。ここでは、先ず、加圧されることで、該半導体チップ30のバンプ154が、該バンプ154と基板90のパッド92との間に介在している未硬化の接着剤(絶縁性樹脂)を周囲に押し出し、該バンプ154がパッド92と当接し両者の接続を取る。更に、加圧と同時に加熱されることで、接着剤層56が硬化し、半導体チップ30と基板90との間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。これにより図8を参照して上述した半導体チップ30の基板90への取り付けが完成する。
30 半導体チップ
32 アルミニウム電極パッド
34 パッシベーション膜
36 絶縁層
36a 非貫通孔
36A、36B、36C 絶縁膜
38 ニッケルめっき層
40 複合めっき層
42 ビア
44 再配線層
90 基板
92 パッド
236 絶縁層
236A、236B 絶縁膜

Claims (3)

  1. 電極パッド側の表面に形成された絶縁層と、該絶縁層に形成され該電極パッドを外部基板へ接続するためのビアと、が形成された半導体チップであって、
    前記絶縁層が、2以上の絶縁膜からなり、半導体チップ側の絶縁膜が熱膨張率が相対的に低く、外部基板側の絶縁膜の熱膨張率が相対的に高いことを特徴とする半導体チップ。
  2. 前記半導体チップ側の絶縁膜の熱膨張率を、半導体チップの熱膨張率と外部基板の熱膨張率との中間値よりも半導体チップの熱膨張率に近い値にし、
    前記外部基板側の絶縁膜の熱膨張率を、前記中間値よりも外部基板の熱膨張率に近い値にしたことを特徴とする請求項1に記載の半導体チップ。
  3. 電極パッド側の表面に形成された絶縁層と、該絶縁層に形成され該電極パッドを外部基板へ接続するためのビアと、が形成された半導体チップであって、
    前記絶縁層の熱膨張率が、半導体チップ側は相対的に低く、外部基板側は相対的に高いことを特徴とする半導体チップ。
JP2009231085A 2009-10-05 2009-10-05 半導体チップ Expired - Fee Related JP5003741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009231085A JP5003741B2 (ja) 2009-10-05 2009-10-05 半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009231085A JP5003741B2 (ja) 2009-10-05 2009-10-05 半導体チップ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000249576A Division JP2002064162A (ja) 2000-08-21 2000-08-21 半導体チップ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010051318A Division JP2010124005A (ja) 2010-03-09 2010-03-09 半導体チップモジュール及び半導体チップモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2010004079A true JP2010004079A (ja) 2010-01-07
JP5003741B2 JP5003741B2 (ja) 2012-08-15

Family

ID=41585470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009231085A Expired - Fee Related JP5003741B2 (ja) 2009-10-05 2009-10-05 半導体チップ

Country Status (1)

Country Link
JP (1) JP5003741B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022052A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2000174051A (ja) * 1998-09-30 2000-06-23 Ibiden Co Ltd 半導体チップ及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022052A (ja) * 1998-06-30 2000-01-21 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2000174051A (ja) * 1998-09-30 2000-06-23 Ibiden Co Ltd 半導体チップ及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5003741B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP4093186B2 (ja) 半導体装置の製造方法
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
TWI460844B (zh) 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US9627308B2 (en) Wiring substrate
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20140107129A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2009212146A (ja) 基板およびその製造方法
JP4416874B2 (ja) 半導体チップの製造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
JP4416876B2 (ja) 半導体チップ及び半導体チップの製造方法
JP5440650B2 (ja) 基板の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2002064162A (ja) 半導体チップ
JP4416875B2 (ja) 半導体チップ及び半導体装置の製造方法
TW201913944A (zh) 中介基板及其製法
JP2002064161A (ja) 半導体チップ及びその製造方法
JP5003741B2 (ja) 半導体チップ
JP4594777B2 (ja) 積層型電子部品の製造方法
JP2010124005A (ja) 半導体チップモジュール及び半導体チップモジュールの製造方法
CN113506778B (zh) 半导体封装装置及其制造方法
JP6009844B2 (ja) 中継基板及びその製造方法
JP4818417B2 (ja) 半導体チップ及びその製造方法
KR20130027870A (ko) 패키지 기판 및 패키지의 제조 방법
JP2008060548A (ja) 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5003741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees