JP2010003870A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2010003870A
JP2010003870A JP2008161299A JP2008161299A JP2010003870A JP 2010003870 A JP2010003870 A JP 2010003870A JP 2008161299 A JP2008161299 A JP 2008161299A JP 2008161299 A JP2008161299 A JP 2008161299A JP 2010003870 A JP2010003870 A JP 2010003870A
Authority
JP
Japan
Prior art keywords
pad
wiring member
wiring
holding member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008161299A
Other languages
Japanese (ja)
Other versions
JP5386863B2 (en
Inventor
Atsushi Komura
篤 小邑
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008161299A priority Critical patent/JP5386863B2/en
Publication of JP2010003870A publication Critical patent/JP2010003870A/en
Application granted granted Critical
Publication of JP5386863B2 publication Critical patent/JP5386863B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor capable of easing stress when connecting a conductive wiring member to the front surface of a pad, even if a buffer structure, such as an interlayer insulating film, is not formed directly under the pad. <P>SOLUTION: A buffer portion 5b formed of a material, which tends to have plastic deformation or elastic deformation, is projected from the lower surface of a connection terminal 5 arranged on the rear surface of a holding plate. A buffer pad 5a is arranged on the front surface of a pad 3. Stress can be relaxed by having the buffer portion 5b deformed by stresses received from the buffer pad 5a, since the buffer portion 5b pushes the buffer pad 5a, when the holding plate goes down toward a semiconductor chip 2. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は、半導体チップの表面に配置されたパッドの表面に導電性の配線部材が接続されてなる半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device in which a conductive wiring member is connected to the surface of a pad arranged on the surface of a semiconductor chip, and a method for manufacturing the same.

従来、この種の半導体装置として、パッドの直下に層間絶縁膜などの緩衝構造を形成し、パッドにワイヤボンディングを行うときのパッドに作用する応力を上記の緩衝構造によって緩和するものが知られている（例えば、特許文献１）。   Conventionally, a semiconductor device of this type is known in which a buffer structure such as an interlayer insulating film is formed directly under the pad, and the stress acting on the pad when wire bonding is performed on the pad is alleviated by the above buffer structure. (For example, Patent Document 1).

特開平８−２３６７０６号公報（第３２段落、図２）。JP-A-8-236706 (32nd paragraph, FIG. 2).

しかし、前述した従来の技術では、パッドの直下に層間絶縁膜などの緩衝構造を形成しなければならないため、製造工程が増加するので、製造効率が悪くなるという問題がある。   However, the above-described conventional technique has a problem in that the manufacturing efficiency increases because a buffer structure such as an interlayer insulating film must be formed immediately below the pad, which increases the manufacturing process.

そこでこの発明は、係る問題を解決するためになされたものであり、パッドの直下に層間絶縁膜などの緩衝構造を形成しなくても、パッドの表面に導電性の配線部材を接続するときの応力を緩和することのできる半導体装置およびその製造方法を実現することを目的とする。   Therefore, the present invention has been made to solve such a problem, and it is possible to connect a conductive wiring member to the surface of a pad without forming a buffer structure such as an interlayer insulating film immediately below the pad. It is an object of the present invention to realize a semiconductor device capable of relaxing stress and a manufacturing method thereof.

この発明は、上記目的を達成するため、請求項１に記載の発明では、表面にパッド（３）が配置された半導体チップ（２）と、前記パッドの表面を押圧したときに前記パッドに作用する応力を、前記押圧したときに変形することによって緩和する緩和部（５ｂ）を有する導電性の配線部材（５，５ｂ，５ｊ）と、前記配線部材の先端部が前記パッドの表面と対向するように前記配線部材を保持する保持部材（４）と、前記保持部材によって保持された前記配線部材の先端部が前記パッドの表面に接続された状態が維持されるように前記保持部材が固定された固定部材（６）と、が備えられたという技術的手段を用いる。   In order to achieve the above object, according to the present invention, the semiconductor chip (2) having the pad (3) disposed on the surface and the pad acting when the surface of the pad is pressed are provided. The conductive wiring member (5, 5b, 5j) having a relaxation portion (5b) that relieves the stress to be deformed by the pressing, and the front end portion of the wiring member faces the surface of the pad. The holding member (4) for holding the wiring member and the holding member are fixed so that the state where the tip of the wiring member held by the holding member is connected to the surface of the pad is maintained. The technical means that the fixing member (6) is provided.

半導体チップ（２）の表面に配置されたパッド（３）の表面を押圧したときにパッドに作用する応力を、押圧したときに配線部材（５，５ｂ，５ｊ）の緩和部（５ｂ）が変形することによって緩和することができる。つまり、配線部材自身が応力を緩和することができる。
したがって、層間絶縁膜などの緩衝構造をパッドの直下に形成する必要がない。 When the surface of the pad (3) disposed on the surface of the semiconductor chip (2) is pressed, the stress acting on the pad is deformed, and the relaxation portion (5b) of the wiring member (5, 5b, 5j) is deformed when pressed. Can be relaxed. That is, the wiring member itself can relieve stress.
Therefore, it is not necessary to form a buffer structure such as an interlayer insulating film directly under the pad.

請求項２に記載の発明では、表面にパッド（３）が配置された半導体チップ（２）と、導電性の配線部材（５，５ｂ，５ｊ）と、前記配線部材の先端部が前記パッドの表面と対向するように前記配線部材を保持する保持部材（４）と、前記配線部材と前記保持部材との間に設けられており、前記パッドの表面を押圧したときに前記パッドに作用する応力を、前記押圧したときに弾性変形することによって緩和する弾性部材（９）と、前記保持部材によって保持された前記配線部材の先端部が前記パッドの表面に接続された状態が維持されるように前記保持部材が固定された固定部材（６）と、が備えられたという技術的手段を用いる。   In the second aspect of the present invention, the semiconductor chip (2) having the pad (3) disposed on the surface thereof, the conductive wiring member (5, 5b, 5j), and the tip end portion of the wiring member are the pads. A holding member (4) that holds the wiring member so as to face the surface, and a stress that is provided between the wiring member and the holding member and acts on the pad when the surface of the pad is pressed The elastic member (9) that relaxes by being elastically deformed when pressed, and the state where the tip of the wiring member held by the holding member is connected to the surface of the pad is maintained. The technical means that the fixing member (6) to which the holding member is fixed is provided.

配線部材（５，５ｂ，５ｊ）と保持部材（４）との間に設けられた弾性部材（９）は、半導体チップ（２）の表面に配置されたパッド（３）の表面を押圧したときに弾性変形するため、パッドの表面を押圧したときにパッドに作用する応力を緩和することができる。
したがって、層間絶縁膜などの緩衝構造をパッドの直下に形成する必要がない。 When the elastic member (9) provided between the wiring member (5, 5b, 5j) and the holding member (4) presses the surface of the pad (3) disposed on the surface of the semiconductor chip (2). Therefore, the stress acting on the pad when the surface of the pad is pressed can be relieved.
Therefore, it is not necessary to form a buffer structure such as an interlayer insulating film directly under the pad.

請求項３に記載の発明では、請求項２に記載の半導体装置（１）において、前記配線部材（５，５ｂ，５ｊ）は、前記パッド（３）の表面を押圧したときに前記パッドに作用する応力を、前記押圧したときに変形することによって緩和する緩和部（５ｅ）を有するという技術的手段を用いる。   According to a third aspect of the present invention, in the semiconductor device (1) according to the second aspect, the wiring member (5, 5b, 5j) acts on the pad when the surface of the pad (3) is pressed. The technical means of having a relaxation portion (5e) that relieves stress to be reduced by deformation when pressed.

半導体チップ（２）の表面に配置されたパッド（３）の表面を押圧したときにパッドに作用する応力を、弾性部材（９）が弾性変形することによって緩和することに加え、配線部材（５，５ｂ，５ｊ）の緩和部（５ｂ）が変形することによっても緩和することができる。
したがって、パッドから受ける応力をより一層大きく緩和することができる。 In addition to relieving the stress acting on the pad when the surface of the pad (3) disposed on the surface of the semiconductor chip (2) is pressed by elastic deformation of the elastic member (9), the wiring member (5) , 5b, 5j) can be relaxed by deformation of the relaxation portion (5b).
Therefore, the stress received from the pad can be further alleviated.

請求項４に記載の発明では、請求項１または請求項３に記載の半導体装置（１）において、前記配線部材（５，５ｂ，５ｊ）の緩和部（５ｂ，５ｅ）は、弾性変形する材料により形成されてなるという技術的手段を用いる。   According to a fourth aspect of the present invention, in the semiconductor device (1) according to the first or third aspect, the relaxation portion (5b, 5e) of the wiring member (5, 5b, 5j) is an elastically deformable material. The technical means of forming is used.

配線部材（５，５ｂ，５ｊ）の緩和部（５ｂ，５ｅ）は、弾性変形する材料により形成されてなるため、配線部材によってパッド（３）の表面を押圧したときに緩和部が弾性変形することにより、押圧時の応力を緩和することができる。   Since the relaxation portions (5b, 5e) of the wiring members (5, 5b, 5j) are formed of an elastically deformable material, the relaxation portions are elastically deformed when the surface of the pad (3) is pressed by the wiring members. Thereby, the stress at the time of a press can be relieved.

請求項５に記載の発明では、請求項１または請求項３に記載の半導体装置（１）において、前記配線部材（５，５ｂ，５ｊ）の緩和部（５ｂ，５ｅ）は、塑性変形する材料により形成されてなるという技術的手段を用いる。   According to a fifth aspect of the present invention, in the semiconductor device (1) according to the first or third aspect, the relaxation portions (5b, 5e) of the wiring members (5, 5b, 5j) are plastically deformed materials. The technical means of forming is used.

配線部材（５，５ｂ，５ｊ）の緩和部（５ｂ，５ｅ）は、塑性変形する材料により形成されてなるため、配線部材によってパッド（３）の表面を押圧したときに緩和部が塑性変形することにより、押圧時の応力を緩和することができる。   Since the relaxation portions (5b, 5e) of the wiring members (5, 5b, 5j) are formed of a plastically deformable material, the relaxation portions are plastically deformed when the surface of the pad (3) is pressed by the wiring members. Thereby, the stress at the time of a press can be relieved.

請求項６に記載の発明では、請求項１ないし請求項５のいずれか１つに記載の半導体装置（１）において、前記配線部材（５，５ｂ，５ｊ）は、バネ性を有するという技術的手段を用いる。   According to a sixth aspect of the present invention, in the semiconductor device (1) according to any one of the first to fifth aspects, the wiring member (5, 5b, 5j) is technically springy. Use means.

配線部材（５，５ｂ，５ｊ）は、バネ性を有するため、配線部材によってパッド（３）の表面を押圧したときの応力を配線部材自身によって緩和することができる。   Since the wiring member (5, 5b, 5j) has a spring property, the stress when the surface of the pad (3) is pressed by the wiring member can be relieved by the wiring member itself.

請求項７に記載の発明では、請求項１ないし請求項６のいずれか１つに記載の半導体装置（１）において、前記半導体チップ（２）の表面には複数の前記パッド（３）が配置されており、前記保持部材（４）には、接続すべきパッドの表面に前記先端部（５ｂ，５ｃ）を対向させた複数の前記配線部材（５，５ｂ，５ｊ）が保持されており、前記固定部材（６）は、前記保持部材により保持された各配線部材の各先端部が、接続されたパッドの表面に押圧された状態が維持されるように前記保持部材を固定してなるという技術的手段を用いる。   According to a seventh aspect of the present invention, in the semiconductor device (1) according to any one of the first to sixth aspects, a plurality of the pads (3) are arranged on the surface of the semiconductor chip (2). The holding member (4) holds a plurality of the wiring members (5, 5b, 5j) with the tip portions (5b, 5c) facing the surface of the pad to be connected, The fixing member (6) is formed by fixing the holding member so that the tip portions of the wiring members held by the holding member are pressed against the surface of the connected pad. Use technical means.

複数のパッド（３）のそれぞれに配線部材（５，５ｂ，５ｊ）を接続する構成であっても、請求項１ないし請求項６のいずれか１つに記載の技術的手段を用いれば、各パッドに作用する応力を緩和することができる。
したがって、層間絶縁膜などの緩衝構造を各パッドの直下に形成する必要がない。 Even if it is the structure which connects a wiring member (5, 5b, 5j) to each of a some pad (3), if the technical means as described in any one of Claim 1 thru | or 6 is used, The stress acting on the pad can be relaxed.
Therefore, it is not necessary to form a buffer structure such as an interlayer insulating film directly under each pad.

請求項８に記載の発明では、請求項７に記載の半導体装置（１）において、前記パッド（３）は前記半導体チップ（２）の表面全面に２次元配列されてなるという技術的手段を用いる。   In the invention according to claim 8, in the semiconductor device (1) according to claim 7, the technical means that the pad (3) is two-dimensionally arranged on the entire surface of the semiconductor chip (2) is used. .

パッド（３）が半導体チップ（２）の表面全面に２次元配列されてなるため、１次元配列されたものよりもパッドの数を増やすことができる。   Since the pads (3) are two-dimensionally arranged on the entire surface of the semiconductor chip (2), the number of pads can be increased as compared with the one-dimensionally arranged one.

請求項９に記載の発明では、表面に複数のパッド（３）が配置された半導体チップ（２）と、前記パッドの表面を押圧したときに前記パッドに作用する応力を、押圧時に変形することによって緩和する緩和部（５ｂ）を有する導電性の配線部材（５，５ｂ，５ｊ）と、各配線部材の各先端部が、それぞれ接続すべき各パッドの表面と対向するように各配線部材を保持する保持部材（４）と、前記保持部材によって保持された配線部材の各先端部が前記パッドの表面に接続された状態が維持されるように前記保持部材を固定する固定部材（６）と、を用意し、各配線部材の先端部がそれぞれ接続すべきパッドと対向するように前記保持部材を前記半導体チップの上方に配置し、その保持部材を下降させ、前記保持部材により保持された各配線部材の先端部を、それぞれ接続すべき各バッドの表面に押圧することにより、各配線部材の各緩和部を変形させ、各先端部が各パッドの表面に接続された状態で前記固定部材により前記保持部材を固定するという技術的手段を用いる。   In the invention described in claim 9, the semiconductor chip (2) having a plurality of pads (3) arranged on the surface, and the stress acting on the pad when the surface of the pad is pressed is deformed at the time of pressing. Conductive wiring members (5, 5b, 5j) having a relaxation portion (5b) that relaxes by the above, and each wiring member so that each tip of each wiring member faces the surface of each pad to be connected to each other. A holding member (4) for holding, and a fixing member (6) for fixing the holding member so as to maintain a state in which each tip of the wiring member held by the holding member is connected to the surface of the pad; The holding member is arranged above the semiconductor chip so that the front end portion of each wiring member faces the pad to be connected, and the holding member is lowered and held by the holding member. Wiring part By pressing the tip of each pad against the surface of each pad to be connected, each relaxing part of each wiring member is deformed, and the holding by the fixing member in a state where each tip is connected to the surface of each pad. The technical means of fixing the member is used.

半導体チップ（２）の表面に配置された複数のパッド（３）の表面を押圧したときに各パッドに作用する応力を、各配線部材（５，５ｂ，５ｊ）の各緩和部（５ｂ）が変形することによって緩和することができる。つまり、各配線部材そのものが応力を緩和することができる。
したがって、層間絶縁膜などの緩衝構造を各パッドの直下に形成する必要がない。 Each relaxation member (5b) of each wiring member (5, 5b, 5j) applies stress acting on each pad when the surface of the plurality of pads (3) arranged on the surface of the semiconductor chip (2) is pressed. It can be mitigated by deformation. That is, each wiring member itself can relieve stress.
Therefore, it is not necessary to form a buffer structure such as an interlayer insulating film directly under each pad.

しかも、半導体チップ（２）の上方に配置された保持部材（４）を下降させ、保持部材により保持された各配線部材（５，５ｂ，５ｊ）の各緩和部（５ｂ）が変形したときに固定部材（６）によって保持部材を固定することにより、接続すべき各パッド（３）に各配線部材を同時に接続することができる。
したがって、配線部材（５，５ｂ，５ｊ）を１本ずつパッドに接続するワイヤボンディングよりも、配線部材の接続時間を短縮することができる。 In addition, when the holding member (4) disposed above the semiconductor chip (2) is lowered, each relaxing portion (5b) of each wiring member (5, 5b, 5j) held by the holding member is deformed. By fixing the holding member with the fixing member (6), it is possible to simultaneously connect the wiring members to the pads (3) to be connected.
Therefore, it is possible to shorten the connection time of the wiring members, compared to wire bonding in which the wiring members (5, 5b, 5j) are connected to the pads one by one.

請求項１０に記載の発明では、請求項９に記載の半導体装置の製造方法において、前記パッド（３）は前記半導体チップ（２）の表面全面に２次元配列されてなるという技術的手段を用いる。   According to a tenth aspect of the present invention, in the method for manufacturing a semiconductor device according to the ninth aspect, a technical means is used in which the pads (3) are two-dimensionally arranged on the entire surface of the semiconductor chip (2). .

パッド（３）が半導体チップ（２）の表面全面に２次元配列されてなる場合であっても、請求項９に記載の技術的手段を用いれば、各パッドそれぞれに配線部材（５，５ｂ，５ｊ）を接続することができる。
したがって、２次元配列されたパッド（３）に配線部材（５，５ｂ，５ｊ）を接続することが困難なワイヤボンディングよりも、半導体チップ（２）の表面に配置するパッドの数を増やすことができる。 Even when the pads (3) are two-dimensionally arranged on the entire surface of the semiconductor chip (2), if the technical means according to claim 9 is used, the wiring members (5, 5b, 5j) can be connected.
Therefore, it is possible to increase the number of pads arranged on the surface of the semiconductor chip (2) rather than wire bonding in which it is difficult to connect the wiring members (5, 5b, 5j) to the two-dimensionally arranged pads (3). it can.

なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in each said parenthesis shows the correspondence with the specific means as described in embodiment mentioned later.

〈第１実施形態〉
この発明に係る第１実施形態について図を参照して説明する。図１は、この実施形態に係る半導体装置の縦断面図である。図２（ａ）は、図１に示す半導体装置に備えられた半導体チップの平面図であり、（ｂ）はソケットの平面図であり、（ｃ）は固定部材の平面図である。 <First Embodiment>
A first embodiment according to the present invention will be described with reference to the drawings. FIG. 1 is a longitudinal sectional view of a semiconductor device according to this embodiment. 2A is a plan view of a semiconductor chip provided in the semiconductor device shown in FIG. 1, FIG. 2B is a plan view of a socket, and FIG. 2C is a plan view of a fixing member.

［半導体装置の構造］
図１に示すように、半導体装置１は、回路基板７と、この回路基板７の表面に接着層８によって接着された半導体チップ２と、この半導体チップ２の表面に配置された複数のパッド（電極パッド）３と、各パッド３の表面と電気的に接続された複数の接続端子５と、各接続端子５の各先端部がパッド３の表面と対向するように各接続端子５を保持するソケット４と、このソケット４によって保持された各接続端子５の各先端部がそれぞれ接続すべき各パッド３の表面に接続された状態が維持されるようにソケット４を回路基板７に固定する固定部材６とを備える。 [Structure of semiconductor device]
As shown in FIG. 1, a semiconductor device 1 includes a circuit board 7, a semiconductor chip 2 bonded to the surface of the circuit board 7 with an adhesive layer 8, and a plurality of pads ( Electrode pad) 3, a plurality of connection terminals 5 electrically connected to the surface of each pad 3, and each connection terminal 5 is held such that each tip of each connection terminal 5 faces the surface of pad 3. Fixing that fixes the socket 4 to the circuit board 7 so that the state where the socket 4 and each tip of each connection terminal 5 held by the socket 4 are connected to the surface of each pad 3 to be connected is maintained. And a member 6.

この実施形態では、半導体チップ２は、ＭＯＳＦＥＴ、ＩＧＢＴなどのＩＣチップである。たとえば、半導体チップ２がＭＯＳＦＥＴである場合は、各パッド３は、半導体チップ２を構成する複数のセルの各ソースと電気的接続されたソース電極パッドと、各ゲートと電気的に接続されたゲート電極パッドと、各ドレインと電気的に接続されたドレイン電極パッドとを含む。   In this embodiment, the semiconductor chip 2 is an IC chip such as a MOSFET or IGBT. For example, when the semiconductor chip 2 is a MOSFET, each pad 3 includes a source electrode pad electrically connected to each source of a plurality of cells constituting the semiconductor chip 2 and a gate electrically connected to each gate. An electrode pad and a drain electrode pad electrically connected to each drain are included.

各接続端子５は、ソケット４の内部に形成されたビア５ｊを介して配線５ｉと電気的に接続されている。各配線５ｉは、回路基板７に形成された回路（図示せず）と電気的に接続される。図２（ａ）に示すように、半導体チップ２の表面全面には、接続端子５と電気的に接続される複数のパッド３が２次元配列されている。この実施形態では、各パッド３は、マトリクス状に配置されている。   Each connection terminal 5 is electrically connected to the wiring 5 i through a via 5 j formed inside the socket 4. Each wiring 5 i is electrically connected to a circuit (not shown) formed on the circuit board 7. As shown in FIG. 2A, a plurality of pads 3 electrically connected to the connection terminals 5 are two-dimensionally arranged on the entire surface of the semiconductor chip 2. In this embodiment, the pads 3 are arranged in a matrix.

図２（ｂ）に示すように、この実施形態では、ソケット４は板状に形成されており、ソケット４の各接続端子５に対応する部位には、ビア５ｊを形成するためのビアホール４ａが貫通形成されている。図２（ｃ）に示すように、この実施形態では、固定部材６は、平面視矩形の枠状に形成されている。また、固定部材６の表面は、ソケット４の裏面と一体形成されており、固定部材６の裏面は、接着剤または半田などの固定材料によって回路基板７の表面に固定されている。ソケット４が固定部材６によって回路基板７に固定されることで、各接続端子５が接続すべき各パッド３に電気的に接続された状態が保持されている。   As shown in FIG. 2B, in this embodiment, the socket 4 is formed in a plate shape, and a via hole 4a for forming a via 5j is formed in a portion corresponding to each connection terminal 5 of the socket 4. It is formed through. As shown in FIG.2 (c), in this embodiment, the fixing member 6 is formed in the frame shape of a planar view rectangle. Further, the surface of the fixing member 6 is formed integrally with the back surface of the socket 4, and the back surface of the fixing member 6 is fixed to the surface of the circuit board 7 with a fixing material such as an adhesive or solder. Since the socket 4 is fixed to the circuit board 7 by the fixing member 6, the state in which the connection terminals 5 are electrically connected to the pads 3 to be connected is maintained.

図３（ａ）は、接続端子５を拡大して示す断面図である。接続端子５は外殻５ｃおよび内殻５ｄの二重構造に形成されている。外殻５ｃは合成樹脂などの非導電性材料によって形成されており、内殻５ｄは導電性材料によって形成されている。内殻５ｄの先端（下端）には、内殻５ｄと一体形成された緩和部５ｂが突出している。パッド３の表面には、導電性材料により形成された緩衝パッド５ａが配置されている。緩衝パッド５ａは、緩和部５ｂがパッド３の表面を押圧するときにパッド３の変形を防止するためのものである。内殻５ｄはビア５ｊと電気的に接続されている。   FIG. 3A is an enlarged sectional view showing the connection terminal 5. The connection terminal 5 is formed in a double structure of an outer shell 5c and an inner shell 5d. The outer shell 5c is formed of a nonconductive material such as a synthetic resin, and the inner shell 5d is formed of a conductive material. A relaxation portion 5b integrally formed with the inner shell 5d protrudes from the tip (lower end) of the inner shell 5d. On the surface of the pad 3, a buffer pad 5a formed of a conductive material is disposed. The buffer pad 5 a is for preventing deformation of the pad 3 when the relaxing portion 5 b presses the surface of the pad 3. The inner shell 5d is electrically connected to the via 5j.

緩和部５ｂは、ソケット４が半導体チップ２に向けて下降し、パッド３を押圧したときにパッド３から受ける応力を受けて変形し、その応力を緩和する性質を有する。また、固定部材６は、固定部材６を回路基板７に固定したときに、ソケット４に保持されている各接続端子５の緩和部５ｂがパッド３からの応力を受けて変形することのできる高さに形成されている。   The relaxing portion 5b has a property of deforming under the stress received from the pad 3 when the socket 4 descends toward the semiconductor chip 2 and presses the pad 3, and relaxes the stress. In addition, the fixing member 6 is a high-level member that can be deformed by receiving the stress from the pad 3 when the fixing member 6 is fixed to the circuit board 7. Is formed.

この実施形態では、緩和部５ｂは、塑性変形または弾性変形可能な材料により、ピン形状に形成されている。また、緩和部５ｂは、パッド３から受ける応力によって塑性変形または弾性変形することのできる径に形成されている。内殻５ｄおよび緩和部５ｂを形成する材料として、Ａｌ、Ａｕ、Ａｇ、Ｓｎ、Ｐｂ、Ｃｕ、あるいは、それらのうち２つ以上の化合物を用いることができる。   In this embodiment, the relaxing part 5b is formed in a pin shape by a plastically or elastically deformable material. The relaxing portion 5b is formed to have a diameter that can be plastically deformed or elastically deformed by the stress received from the pad 3. As a material for forming the inner shell 5d and the relaxing portion 5b, Al, Au, Ag, Sn, Pb, Cu, or two or more compounds thereof can be used.

ソケット４および固定部材６は、合成樹脂などの非導電性材料により形成されている。各パッド３は、Ａｌ、Ａｕなどの導電性材料により形成されており、半導体チップ２を構成する半導体素子や回路と電気的に接続されている。また、各パッド３の直下には、半導体素子の他、保護回路やバッファ回路などが配置されている。   The socket 4 and the fixing member 6 are made of a nonconductive material such as synthetic resin. Each pad 3 is made of a conductive material such as Al or Au, and is electrically connected to a semiconductor element or a circuit constituting the semiconductor chip 2. In addition to the semiconductor elements, a protection circuit, a buffer circuit, and the like are disposed immediately below each pad 3.

［半導体装置の製造方法］
次に、半導体装置１の製造方法について説明する。
接着層６によって半導体チップ２が表面に固定された回路基板７と、裏面に固定部材６が一体形成されたソケット４とを用意する。なお、ソケット４の各接続端子５の先端からは、緩和部５ｂがそれぞれ突出している。 [Method for Manufacturing Semiconductor Device]
Next, a method for manufacturing the semiconductor device 1 will be described.
A circuit board 7 in which the semiconductor chip 2 is fixed to the front surface by the adhesive layer 6 and a socket 4 in which the fixing member 6 is integrally formed on the back surface are prepared. In addition, from the front-end | tip of each connection terminal 5 of the socket 4, the relaxation part 5b protrudes, respectively.

まず、ソケット４と一体形成された固定部材６の裏面に接着剤を配置する。接着剤は、ゲル状の接着剤でも良いし、シート状の接着剤でも良い。また、回路基板７の表面に接着剤を配置しても良い。次に、各接続端子５の緩和部５ｂが接続すべき各パッド３の表面と対向する位置になるようにソケット４を半導体チップ３の上方に配置する。なお、ソケット４を配置してから接着剤を配置しても良い。   First, an adhesive is disposed on the back surface of the fixing member 6 formed integrally with the socket 4. The adhesive may be a gel adhesive or a sheet adhesive. An adhesive may be disposed on the surface of the circuit board 7. Next, the socket 4 is disposed above the semiconductor chip 3 so that the relaxing portion 5b of each connection terminal 5 is positioned opposite to the surface of each pad 3 to be connected. Note that the adhesive may be disposed after the socket 4 is disposed.

次に、ソケット４を半導体チップ２に向けて真っ直ぐに下降させ、固定部材６の裏面を回路基板７の表面に固定する。このとき、ソケット４によって保持されている各接続端子５の各緩和部５ｂは、対応するパッド３の表面に接触し、パッド３から受ける応力によって塑性変形または弾性変形した状態になる。これにより、各接続端子５が対応する各パッド３に電気的に接続された半導体装置１が完成する。なお、ソケット４の配置から下降までの工程は、公知のチップマウンタを用いて行うことができる。   Next, the socket 4 is lowered straight toward the semiconductor chip 2, and the back surface of the fixing member 6 is fixed to the front surface of the circuit board 7. At this time, each relaxation portion 5 b of each connection terminal 5 held by the socket 4 comes into contact with the surface of the corresponding pad 3 and is in a state of plastic deformation or elastic deformation by the stress received from the pad 3. Thereby, the semiconductor device 1 in which each connection terminal 5 is electrically connected to each corresponding pad 3 is completed. The steps from the placement of the socket 4 to the lowering can be performed using a known chip mounter.

［第１実施形態の効果］
（１）以上のように、上述した第１実施形態の半導体装置１を実施すれば、半導体チップ２の表面に配置された各パッド３の表面を押圧したときに各パッド３に作用する応力を、各接続端子５の各緩和部５ｂが塑性変形または弾性変形することによって緩和することができる。つまり、各接続端子５自身によって応力を緩和することができる。
したがって、層間絶縁膜などの緩衝構造を各パッド３の直下に形成する必要がない。 [Effect of the first embodiment]
(1) As described above, if the semiconductor device 1 of the first embodiment described above is implemented, the stress acting on each pad 3 when the surface of each pad 3 disposed on the surface of the semiconductor chip 2 is pressed is applied. Each relaxation portion 5b of each connection terminal 5 can be relaxed by plastic deformation or elastic deformation. That is, the stress can be relaxed by each connection terminal 5 itself.
Therefore, it is not necessary to form a buffer structure such as an interlayer insulating film directly under each pad 3.

（２）しかも、半導体チップ２の上方に配置されたソケット４を下降させ、固定部材６によってソケット４を回路基板７に固定することにより、各接続端子５を接続すべき各パッド３に同時に接続することができる。
したがって、ボンディングワイヤを１本ずつパッド３に接続するワイヤボンディングよりも、半導体チップ２の配線時間を短縮することができる。 (2) In addition, the socket 4 disposed above the semiconductor chip 2 is lowered, and the socket 4 is fixed to the circuit board 7 by the fixing member 6 so that the connection terminals 5 are simultaneously connected to the pads 3 to be connected. can do.
Therefore, the wiring time of the semiconductor chip 2 can be shortened compared to wire bonding in which bonding wires are connected to the pads 3 one by one.

（３）さらに、パッド３が半導体チップ２の表面全面に２次元配列されてなる場合であっても、各パッド３それぞれに接続端子５を接続することができる。
したがって、２次元配列されたパッド３に接続端子５を接続することが困難なワイヤボンディングよりも、半導体チップ２の表面に配置するパッド３の数を増やすことができる。 (3) Furthermore, even when the pads 3 are two-dimensionally arranged on the entire surface of the semiconductor chip 2, the connection terminals 5 can be connected to the respective pads 3.
Therefore, the number of pads 3 arranged on the surface of the semiconductor chip 2 can be increased as compared with wire bonding in which it is difficult to connect the connection terminals 5 to the pads 3 arranged two-dimensionally.

［第１変更例］
図３（ｂ）は、第１実施形態の第１変更例を示す断面図である。パッド３が変形するおそれのない場合は、同図に示すように、図３（ａ）に示した緩衝パッド５ａを配置しないで緩和部５ｂを直接パッド３と接続する構成でも良い。つまり、緩衝パッド５ａを配置するか否かの選択は、緩和部５ｂの材質または径など、緩和部５ｂの塑性または弾性の程度に応じて決定する。 [First modification]
FIG. 3B is a cross-sectional view showing a first modification of the first embodiment. When there is no possibility that the pad 3 is deformed, as shown in the figure, the configuration may be such that the relaxing portion 5b is directly connected to the pad 3 without disposing the buffer pad 5a shown in FIG. That is, the selection of whether or not the buffer pad 5a is to be arranged is determined according to the degree of plasticity or elasticity of the relaxing portion 5b, such as the material or diameter of the relaxing portion 5b.

［第２変更例］
図４（ａ）は、第２変更例を示す緩和部５ｂの断面図である。接続端子５の内部には、ピン形状の緩和部５ｂが挿通固定されている。緩和部５ｂの先端部Ｌ１を基部Ｌ２よりも塑性変形または弾性変形の度合いが大きい材料により形成されている。たとえば、先端部Ｌ１は、Ａｌ、Ａｕ、Ａｇ、Ｓｎ、Ｐｂ、Ｃｕ、あるいは、それらのうち２つ以上の化合物により形成し、基部Ｌ２は、Ｔｉ、Ｗ、Ｎｉ、Ｃｒ、Ｍｏ、Ｆｅ、Ｃｏ、あるいは、それらのうち２つ以上の化合物により形成する。先端部Ｌ１および基部Ｌ２は、溶接によって接合しても良いし、金属間化合物を介在させて接合しても良い。なお、第１実施形態において接続端子５の内殻５ｄを緩和部５ｂよりも塑性変形または弾性変形の度合いが大きい材料により形成することもできる。 [Second modification]
Fig.4 (a) is sectional drawing of the relaxation part 5b which shows the 2nd modification. A pin-shaped relaxation portion 5 b is inserted and fixed inside the connection terminal 5. The distal end portion L1 of the relaxing portion 5b is formed of a material having a greater degree of plastic deformation or elastic deformation than the base portion L2. For example, the tip L1 is made of Al, Au, Ag, Sn, Pb, Cu, or two or more compounds thereof, and the base L2 is made of Ti, W, Ni, Cr, Mo, Fe, Co. Or formed by two or more of them. The distal end portion L1 and the base portion L2 may be joined by welding, or may be joined with an intermetallic compound interposed. In the first embodiment, the inner shell 5d of the connection terminal 5 can be formed of a material having a greater degree of plastic deformation or elastic deformation than the relaxing portion 5b.

［第３変更例］
図４（ｂ）は、第３変更例を示す緩和部５ｂの断面図である。接続端子５の内部には、ピン形状の緩和部５ｂが挿通固定されている。緩和部５ｂの先端部Ｌ１は基部Ｌ２よりも細い径に形成されており、先端部Ｌ１が塑性変形または弾性変形し易いようになっている。細径化する手法としては、サンドペーパなどの研磨シート、あるいは、研磨剤微粒子を包含した研磨材料によって周面を研磨する手法、希硫酸やナトリウム水溶液などに浸漬して溶解する手法、電解研磨などを用いることができる。 [Third Modification]
FIG. 4B is a cross-sectional view of the relaxing portion 5b showing a third modification. A pin-shaped relaxation portion 5 b is inserted and fixed inside the connection terminal 5. The distal end portion L1 of the relaxing portion 5b is formed with a smaller diameter than the base portion L2, and the distal end portion L1 is easily plastically deformed or elastically deformed. As a method of reducing the diameter, a polishing sheet such as sand paper or a polishing material including abrasive fine particles, a method of polishing a peripheral surface, a method of immersing and dissolving in dilute sulfuric acid or an aqueous sodium solution, electrolytic polishing, etc. Can be used.

［第４変更例］
さらに、接続端子５の緩和部５ｂをバネ形状に形成することもできる。この構成によっても、パッド３から受ける応力を接続端子５の緩和部５ｂが弾性変形することによって緩和することができる。しかも、先端部５ｂの弾性力によって接触部５ａがパッド３を常に押圧した状態にすることができるため、接続端子５とパッド３との電気的接続状態を確実に保持することができる。 [Fourth modification]
Further, the relaxing portion 5b of the connection terminal 5 can be formed in a spring shape. Also with this configuration, the stress received from the pad 3 can be relaxed by the elastic deformation of the relaxation portion 5b of the connection terminal 5. Moreover, since the contact portion 5a can always press the pad 3 by the elastic force of the tip portion 5b, the electrical connection state between the connection terminal 5 and the pad 3 can be reliably maintained.

〈第２実施形態〉
次に、この発明の第２実施形態について図を参照して説明する。図５は、接続端子５とパッド３との接続部位を拡大して示す断面図である。この実施形態に係る半導体装置は、弾性部材を用いて応力を緩和することを特徴とする。 Second Embodiment
Next, a second embodiment of the present invention will be described with reference to the drawings. FIG. 5 is an enlarged cross-sectional view showing a connection portion between the connection terminal 5 and the pad 3. The semiconductor device according to this embodiment is characterized in that stress is relaxed using an elastic member.

ソケット４の裏面には弾性部材９が配置されており、その弾性部材９の周面および下面には、接続端子５を構成する導電性膜５ｃが被覆されている。導電性膜５ｃのうち弾性部材９の下面に被覆された部分には、導電性材料により形成された接触部５ｊが突出形成されている。   An elastic member 9 is disposed on the back surface of the socket 4, and a conductive film 5 c constituting the connection terminal 5 is covered on the peripheral surface and the lower surface of the elastic member 9. A contact portion 5j made of a conductive material protrudes from a portion of the conductive film 5c covered by the lower surface of the elastic member 9.

ソケット４に貫通形成された挿通孔４ｂには、導電性膜５ｃと電気的に接続された導出部５ｄが挿通されている。つまり、接続端子５は、接触部５ｊと、導電性膜５ｃと、導出部５ｄとから構成されている。導出部５ｄは、回路基板７に形成された回路（図示せず）と電気的に接続される。   A lead-out portion 5d that is electrically connected to the conductive film 5c is inserted through the insertion hole 4b that is formed through the socket 4. That is, the connection terminal 5 includes a contact portion 5j, a conductive film 5c, and a lead-out portion 5d. The lead-out part 5d is electrically connected to a circuit (not shown) formed on the circuit board 7.

ソケット４を半導体チップ２に向けて下降させ、接続端子５の接触部５ｊによってパッド３の表面が押圧されると、パッド３から受ける応力によって弾性部材９が弾性変形する。つまり、パッド３から受ける応力は、弾性部材９によって緩和することができる。このとき、弾性部材９の周面に被覆された導電性膜５ｃは、弾性部材９の弾性変形に伴って弾性変形するため、パッド３との電気的接続状態が保持される。   When the socket 4 is lowered toward the semiconductor chip 2 and the surface of the pad 3 is pressed by the contact portion 5 j of the connection terminal 5, the elastic member 9 is elastically deformed by the stress received from the pad 3. That is, the stress received from the pad 3 can be relaxed by the elastic member 9. At this time, since the conductive film 5c coated on the peripheral surface of the elastic member 9 is elastically deformed along with the elastic deformation of the elastic member 9, the electrical connection state with the pad 3 is maintained.

弾性部材９は、弾性を有する絶縁性材料、たとえば、ゴム、合成樹脂などにより形成することができる。また、弾性部材９は、バネでも良い。なお、接触部５ｊの形状は、図示のように下向きの凸状でも良いし、平坦でも良い。また、接触部５ｊを設けないで弾性部材９の下面に被覆された導電性膜５ｃをパッド３に接続する構成でも良い。   The elastic member 9 can be formed of an insulating material having elasticity, such as rubber or synthetic resin. The elastic member 9 may be a spring. The shape of the contact portion 5j may be a downward convex shape as shown in the figure, or may be flat. Alternatively, the conductive film 5c covered on the lower surface of the elastic member 9 may be connected to the pad 3 without providing the contact portion 5j.

〈第３実施形態〉
次に、この発明の第３実施形態について図を参照して説明する。図６は、接続端子５とパッド３との接続部位を拡大して示す断面図である。この実施形態に係る半導体装置は、接続端子がバネ状に形成されていることを特徴とする。 <Third Embodiment>
Next, a third embodiment of the invention will be described with reference to the drawings. FIG. 6 is an enlarged cross-sectional view showing a connection portion between the connection terminal 5 and the pad 3. The semiconductor device according to this embodiment is characterized in that the connection terminal is formed in a spring shape.

ソケット４の裏面には弾性部材９が配置されており、その弾性部材９の内部に接続端子５の緩和部５ｅが挿通されている。緩和部５ｅはバネ状に形成されており、弾性部材９の下面からは、緩和部５ｅの先端に形成された接触部５ｊが突出している。ソケット４を半導体チップ２に向けて下降させ、接続端子５の接触部５ａによってパッド３の表面が押圧されると、パッド３から受ける応力によって緩和部５ｅが弾性変形する。つまり、パッド３から受ける応力は、接続端子５によって緩和することができる。   An elastic member 9 is disposed on the back surface of the socket 4, and a relaxation portion 5 e of the connection terminal 5 is inserted into the elastic member 9. The relaxing part 5e is formed in a spring shape, and a contact part 5j formed at the tip of the relaxing part 5e protrudes from the lower surface of the elastic member 9. When the socket 4 is lowered toward the semiconductor chip 2 and the surface of the pad 3 is pressed by the contact portion 5 a of the connection terminal 5, the relaxation portion 5 e is elastically deformed by the stress received from the pad 3. That is, the stress received from the pad 3 can be relaxed by the connection terminal 5.

また、緩和部５ｅが弾性変形するときに弾性部材９も弾性変形するため、パッド３から受ける応力は、弾性部材９によっても緩和される。つまり、パッド３から受ける応力は、接続端子５および弾性部材９の両者による弾性力の相乗効果によって効果的に緩和することができる。さらに、弾性部材９は、弾性変形したときの復元力によって接触部５ｊをパッド３の表面に押圧するため、接続端子５とパッド３との電気的接続状態を保持することができる。   Further, since the elastic member 9 is also elastically deformed when the relaxing portion 5 e is elastically deformed, the stress received from the pad 3 is also relaxed by the elastic member 9. That is, the stress received from the pad 3 can be effectively relieved by the synergistic effect of the elastic force of both the connection terminal 5 and the elastic member 9. Furthermore, since the elastic member 9 presses the contact portion 5j against the surface of the pad 3 by a restoring force when elastically deformed, the electrical connection state between the connection terminal 5 and the pad 3 can be maintained.

弾性部材９は、弾性を有する絶縁性材料、たとえば、ゴム、合成樹脂などにより形成することができる。なお、接触部５ｊの形状は、図示のように下向きの凸状でも良いし、平坦でも良い。   The elastic member 9 can be formed of an insulating material having elasticity, such as rubber or synthetic resin. The shape of the contact portion 5j may be a downward convex shape as shown in the figure, or may be flat.

〈第４実施形態〉
次に、この発明の第４実施形態について図を参照して説明する。図７は、接続端子５とパッド３との接続部位を拡大して示す断面図である。この実施形態に係る半導体装置は、接続端子の後端がソケットに２箇所で支持されてなることを特徴とする。 <Fourth embodiment>
Next, a fourth embodiment of the invention will be described with reference to the drawings. FIG. 7 is an enlarged cross-sectional view showing a connection portion between the connection terminal 5 and the pad 3. The semiconductor device according to this embodiment is characterized in that the rear end of the connection terminal is supported by the socket at two locations.

接続端子５の後端は、ソケット４に２箇所で支持されてなる。ソケット４に貫通形成された２つの挿通孔４ｂには、接続端子５の後端を構成する導出部５ｄがそれぞれ挿通されている。各導出部５ｄのソケット４の裏面から突出した部分には、ソケット４の裏面と略平行な第１腕部５ｇがそれぞれ形成されている。各第１腕部５ｇは、それぞれ第２腕部５ｆによって接触部５ｊと連結されている。つまり、接続端子５の先端部は、各第１腕部５ｇおよび各第２腕部５ｆにより構成されている。   The rear end of the connection terminal 5 is supported by the socket 4 at two locations. Lead-out portions 5d constituting the rear ends of the connection terminals 5 are inserted through the two insertion holes 4b formed through the socket 4, respectively. A first arm portion 5g that is substantially parallel to the back surface of the socket 4 is formed at a portion that protrudes from the back surface of the socket 4 of each lead-out portion 5d. Each first arm portion 5g is connected to the contact portion 5j by a second arm portion 5f. That is, the distal end portion of the connection terminal 5 is constituted by the first arm portions 5g and the second arm portions 5f.

各第１腕部５ｇとソケット４の裏面との間には、弾性部材９がそれぞれ介在されている。この実施形態では、各第１腕部５ｇと各第２腕部５ｆとが成す角度は、それぞれ鈍角になっている。また、接触部５ｊは、下向きの凸状に形成されている。
ソケット４を半導体チップ２に向けて下降させ、接続端子５の接触部５ｊによってパッド３の表面が押圧されると、パッド３から受ける応力によって各第１腕部５ｇがそれぞれ基端部５ｈを支点にして上方に弾性変形する。つまり、パッド３から受ける応力は、接続端子５によって緩和することができる。 Elastic members 9 are interposed between the first arm portions 5g and the back surface of the socket 4, respectively. In this embodiment, the angle formed between each first arm portion 5g and each second arm portion 5f is an obtuse angle. The contact portion 5j is formed in a downward convex shape.
When the socket 4 is lowered toward the semiconductor chip 2 and the surface of the pad 3 is pressed by the contact portion 5j of the connection terminal 5, each first arm portion 5g is supported at the base end portion 5h by the stress received from the pad 3. And elastically deform upward. That is, the stress received from the pad 3 can be relaxed by the connection terminal 5.

また、各第１腕部５ｇが弾性変形すると、各弾性部材９は第１腕部５ｇとソケット４の裏面との間で圧縮されて弾性変形するため、パッド３から受ける応力は、弾性部材９によっても緩和される。つまり、パッド３から受ける応力は、接続端子５および各弾性部材９の両者による弾性力の相乗効果によって効果的に緩和することができる。さらに、各弾性部材９は、弾性変形したときの復元力によって各第１腕部５ｇを変形前の方向へ押し戻すため、接触部５ｊがパッド３の表面に押圧されるので、接続端子５とパッド３との電気的接続状態を保持することができる。   Further, when each first arm portion 5g is elastically deformed, each elastic member 9 is compressed between the first arm portion 5g and the back surface of the socket 4 and elastically deformed. Is also relaxed. That is, the stress received from the pad 3 can be effectively relieved by the synergistic effect of the elastic force of both the connection terminal 5 and each elastic member 9. Furthermore, since each elastic member 9 pushes back each first arm portion 5g in the direction before the deformation by a restoring force when elastically deforming, the contact portion 5j is pressed against the surface of the pad 3, so the connection terminal 5 and the pad 3 can be kept in electrical connection.

弾性部材９は、弾性を有する絶縁性材料、たとえば、ゴム、合成樹脂などにより形成することができる。なお、接触部５ｊの形状は、図示のように下向きの凸状でも良いし、平坦でも良い。   The elastic member 9 can be formed of an insulating material having elasticity, such as rubber or synthetic resin. The shape of the contact portion 5j may be a downward convex shape as shown in the figure, or may be flat.

〈他の実施形態〉
（１）緩和部５ｂを接続端子５の先端以外の箇所、たとえば、接続端子５の内部、または、保持板４の内部に設けることもできる。また、緩和部５ｂは薄板状（リード線状）に形成することもできる。さらに、接続端子５の全体を導電性材料により形成することもできる。 <Other embodiments>
(1) The relaxing portion 5 b can be provided at a place other than the tip of the connection terminal 5, for example, inside the connection terminal 5 or inside the holding plate 4. Moreover, the relaxation part 5b can also be formed in thin plate shape (lead wire shape). Further, the entire connection terminal 5 can be formed of a conductive material.

（２）緩衝パッド５ａは、緩和部５ｂと一体形成することもできる。保持板４は、その内部、表面または裏面に回路が形成された回路基板でもよく、その回路と接続端子５とが接続された構造でもよい。 (2) The buffer pad 5a can be integrally formed with the relaxing portion 5b. The holding plate 4 may be a circuit board in which a circuit is formed on the inside, the front surface, or the back surface thereof, or may have a structure in which the circuit and the connection terminal 5 are connected.

（３）緩和部５ｂおよび接触部５ｂは、固定部材６による押圧力を利用してパッド３と接続する方法の他、超音波溶着によって接続することもできるし、半田などの電気的接合材料によって接続することもできる。 (3) The relaxation portion 5b and the contact portion 5b can be connected by ultrasonic welding in addition to the method of connecting to the pad 3 using the pressing force by the fixing member 6, or by an electrical bonding material such as solder. It can also be connected.

第１実施形態に係る半導体装置の縦断面図である。1 is a longitudinal sectional view of a semiconductor device according to a first embodiment. （ａ）は、図１に示す半導体装置に備えられた半導体チップの平面図であり、（ｂ）はソケットの平面図であり、（ｃ）は固定部材の平面図である。(A) is a top view of the semiconductor chip with which the semiconductor device shown in FIG. 1 was equipped, (b) is a top view of a socket, (c) is a top view of a fixing member. （ａ）は、接続端子５を拡大して示す断面図であり、（ｂ）は、第１実施形態の第１変更例を示す断面図である。(A) is sectional drawing which expands and shows the connecting terminal 5, (b) is sectional drawing which shows the 1st modification of 1st Embodiment. （ａ）は、第２変更例を示す緩和部５ｂの断面図であり、（ｂ）は、第３変更例を示す緩和部５ｂの断面図である。(A) is sectional drawing of the relaxation part 5b which shows a 2nd modification, (b) is sectional drawing of the relaxation part 5b which shows a 3rd modification. 第２実施形態における接続端子５とパッド３との接続部位を拡大して示す断面図である。It is sectional drawing which expands and shows the connection site | part of the connection terminal 5 and the pad 3 in 2nd Embodiment. 第３実施形態における接続端子５とパッド３との接続部位を拡大して示す断面図である。It is sectional drawing which expands and shows the connection site | part of the connection terminal 5 and the pad 3 in 3rd Embodiment. 第４実施形態における接続端子５とパッド３との接続部位を拡大して示す断面図である。It is sectional drawing which expands and shows the connection site | part of the connection terminal 5 and the pad 3 in 4th Embodiment.

符号の説明Explanation of symbols

１・・半導体装置、２・・半導体チップ、３・・パッド、
４・・ソケット（保持部材）、５・・接続端子（配線部材）、５ｂ・・緩和部、
６・・固定部材、７・・回路基板、９・・弾性部材。 1 .... Semiconductor device 2 .... Semiconductor chip 3 .... Pad
4 .. Socket (holding member), 5. Connection terminal (wiring member), 5b.
6 .. Fixing member, 7 .. Circuit board, 9 .. Elastic member.

Claims (10)

表面にパッドが配置された半導体チップと、
前記パッドの表面を押圧したときに前記パッドに作用する応力を、前記押圧したときに変形することによって緩和する緩和部を有する導電性の配線部材と、
前記配線部材の先端部が前記パッドの表面と対向するように前記配線部材を保持する保持部材と、
前記保持部材によって保持された前記配線部材の先端部が前記パッドの表面に接続された状態が維持されるように前記保持部材が固定された固定部材と、
が備えられたことを特徴とする半導体装置。 A semiconductor chip with pads on the surface;
A conductive wiring member having a relaxation portion that relaxes the stress acting on the pad when the surface of the pad is pressed, by being deformed when the pad is pressed;
A holding member that holds the wiring member so that the tip of the wiring member faces the surface of the pad;
A fixing member to which the holding member is fixed so that a state in which the tip of the wiring member held by the holding member is connected to the surface of the pad is maintained;
A semiconductor device comprising: 表面にパッドが配置された半導体チップと、
導電性の配線部材と、
前記配線部材の先端部が前記パッドの表面と対向するように前記配線部材を保持する保持部材と、
前記配線部材と前記保持部材との間に設けられており、前記パッドの表面を押圧したときに前記パッドに作用する応力を、前記押圧したときに弾性変形することによって緩和する弾性部材と、
前記保持部材によって保持された前記配線部材の先端部が前記パッドの表面に接続された状態が維持されるように前記保持部材が固定された固定部材と、
が備えられたことを特徴とする半導体装置。 A semiconductor chip with pads on the surface;
A conductive wiring member;
A holding member that holds the wiring member so that the tip of the wiring member faces the surface of the pad;
An elastic member that is provided between the wiring member and the holding member and relaxes the stress acting on the pad when the surface of the pad is pressed by elastically deforming the pad when pressed;
A fixing member to which the holding member is fixed so that a state in which the tip of the wiring member held by the holding member is connected to the surface of the pad is maintained;
A semiconductor device comprising: 前記配線部材は、
前記パッドの表面を押圧したときに前記パッドに作用する応力を、前記押圧したときに変形することによって緩和する緩和部を有することを特徴とする請求項２に記載の半導体装置。 The wiring member is
3. The semiconductor device according to claim 2, further comprising a relaxation portion that relaxes a stress acting on the pad when the surface of the pad is pressed by being deformed when the pad is pressed. 4. 前記配線部材の緩和部は、弾性変形する材料により形成されてなることを特徴とする請求項１または請求項３に記載の半導体装置。   The semiconductor device according to claim 1, wherein the relaxation portion of the wiring member is formed of a material that is elastically deformed. 前記配線部材の緩和部は、塑性変形する材料により形成されてなることを特徴とする請求項１または請求項３に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the relaxation portion of the wiring member is formed of a plastically deformable material. 前記配線部材は、バネ性を有することを特徴とする請求項１ないし請求項５のいずれか１つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the wiring member has a spring property. 前記半導体チップの表面には複数の前記パッドが配置されており、
前記保持部材には、接続すべきパッドの表面に前記先端部を対向させた複数の前記配線部材が保持されており、
前記固定部材は、前記保持部材により保持された各配線部材の各先端部が、接続されたパッドの表面に押圧された状態が維持されるように前記保持部材を固定してなることを特徴とする請求項１ないし請求項６のいずれか１つに記載の半導体装置。 A plurality of the pads are arranged on the surface of the semiconductor chip,
The holding member holds a plurality of the wiring members having the tip portions opposed to the surface of the pad to be connected,
The fixing member is formed by fixing the holding member so that each tip portion of each wiring member held by the holding member is pressed against the surface of the connected pad. The semiconductor device according to claim 1. 前記パッドは前記半導体チップの表面全面に２次元配列されてなることを特徴とする請求項７に記載の半導体装置。   8. The semiconductor device according to claim 7, wherein the pads are two-dimensionally arranged on the entire surface of the semiconductor chip. 表面に複数のパッドが配置された半導体チップと、
前記パッドの表面を押圧したときに前記パッドに作用する応力を、押圧時に変形することによって緩和する緩和部を有する導電性の配線部材と、
各配線部材の各先端部が、それぞれ接続すべき各パッドの表面と対向するように各配線部材を保持する保持部材と、
前記保持部材によって保持された配線部材の各先端部が前記パッドの表面に接続された状態が維持されるように前記保持部材を固定する固定部材と、を用意し、
各配線部材の先端部がそれぞれ接続すべきパッドと対向するように前記保持部材を前記半導体チップの上方に配置し、その保持部材を下降させ、前記保持部材により保持された各配線部材の先端部を、それぞれ接続すべき各バッドの表面に押圧することにより、各配線部材の各緩和部を変形させ、各先端部が各パッドの表面に接続された状態で前記固定部材により前記保持部材を固定することを特徴とする半導体装置の製造方法。 A semiconductor chip having a plurality of pads disposed on the surface;
A conductive wiring member having a relaxation portion that relaxes the stress acting on the pad when the surface of the pad is pressed, by being deformed at the time of pressing;
A holding member that holds each wiring member such that each tip of each wiring member faces the surface of each pad to be connected;
A fixing member that fixes the holding member so that each tip of the wiring member held by the holding member is connected to the surface of the pad is prepared;
The holding member is arranged above the semiconductor chip so that the tip of each wiring member faces the pad to be connected, the holding member is lowered, and the tip of each wiring member held by the holding member Is pressed against the surface of each pad to be connected to deform each relaxing portion of each wiring member, and the holding member is fixed by the fixing member in a state where each tip is connected to the surface of each pad. A method of manufacturing a semiconductor device. 前記パッドは前記半導体チップの表面全面に２次元配列されてなることを特徴とする請求項９に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 9, wherein the pads are two-dimensionally arranged on the entire surface of the semiconductor chip.
JP2008161299A 2008-06-20 2008-06-20 Semiconductor device Expired - Fee Related JP5386863B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008161299A JP5386863B2 (en) 2008-06-20 2008-06-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161299A JP5386863B2 (en) 2008-06-20 2008-06-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2010003870A true JP2010003870A (en) 2010-01-07
JP5386863B2 JP5386863B2 (en) 2014-01-15

Family

ID=41585345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161299A Expired - Fee Related JP5386863B2 (en) 2008-06-20 2008-06-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5386863B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015119257A1 (en) * 2014-02-07 2015-08-13 日本発條株式会社 Connection structure for semiconductor mounting substrate and connection unit for semiconductor mounting substrate
JP2016123789A (en) * 2015-01-07 2016-07-11 福井鋲螺株式会社 Obstacle pin, pinball game machine and manufacturing method of obstacle pin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578535A (en) * 1978-12-08 1980-06-13 Mitsubishi Electric Corp Pressure-contact type semiconductor device
JPS5648143A (en) * 1979-09-13 1981-05-01 Bbc Brown Boveri & Cie Power semiconductor element
JP2000049198A (en) * 1998-07-27 2000-02-18 Shibafu Engineering Kk Pressure welding type semiconductor device and producing method therefor
JP2007080943A (en) * 2005-09-12 2007-03-29 Nissan Motor Co Ltd Pressure-welding semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578535A (en) * 1978-12-08 1980-06-13 Mitsubishi Electric Corp Pressure-contact type semiconductor device
JPS5648143A (en) * 1979-09-13 1981-05-01 Bbc Brown Boveri & Cie Power semiconductor element
JP2000049198A (en) * 1998-07-27 2000-02-18 Shibafu Engineering Kk Pressure welding type semiconductor device and producing method therefor
JP2007080943A (en) * 2005-09-12 2007-03-29 Nissan Motor Co Ltd Pressure-welding semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015119257A1 (en) * 2014-02-07 2015-08-13 日本発條株式会社 Connection structure for semiconductor mounting substrate and connection unit for semiconductor mounting substrate
JP2016123789A (en) * 2015-01-07 2016-07-11 福井鋲螺株式会社 Obstacle pin, pinball game machine and manufacturing method of obstacle pin

Also Published As

Publication number Publication date
JP5386863B2 (en) 2014-01-15

Similar Documents

Publication Publication Date Title
JP3046024B1 (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
US20100181675A1 (en) Semiconductor package with wedge bonded chip
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JP3460646B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP5386863B2 (en) Semiconductor device
JP5553766B2 (en) Semiconductor device and manufacturing method thereof
JP2004104259A5 (en)
JP2008192984A (en) Semiconductor device and method of manufacturing the same
JP2009295988A (en) Semiconductor assembly with specially formed bond wires, and method for fabricating such arrangement
US20040007782A1 (en) Connecting circuit devices and assemblies thereof
JP5566296B2 (en) Manufacturing method of semiconductor device
KR20110062482A (en) Method of forming bonding structure
KR101698431B1 (en) Semiconductor power module pakage and methods of fabricating the same
JP2010212091A (en) Elastic contact
JPH10510107A (en) Chip interconnect carrier and method for mounting a spring contact on a semiconductor device
JP3942500B2 (en) Manufacturing method of semiconductor device
JP2997255B1 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP4266429B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2001068585A (en) Manufacture of resin-sealing-type semiconductor device
JP3248854B2 (en) Structure of a semiconductor device having a plurality of IC chips
JP2004221258A (en) Semiconductor device and its manufacturing method
JP2542675B2 (en) Semiconductor device
JP3017136B2 (en) Semiconductor chip connection bump forming method and forming jig
JP4729438B2 (en) Semiconductor device and manufacturing method thereof
JP4234518B2 (en) Semiconductor mounting substrate manufacturing method, semiconductor package manufacturing method, semiconductor mounting substrate and semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees