JP2010002676A - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP2010002676A JP2010002676A JP2008161417A JP2008161417A JP2010002676A JP 2010002676 A JP2010002676 A JP 2010002676A JP 2008161417 A JP2008161417 A JP 2008161417A JP 2008161417 A JP2008161417 A JP 2008161417A JP 2010002676 A JP2010002676 A JP 2010002676A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- organic
- sub
- pixels
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えるようにする。
【解決手段】Rの有機EL素子21Rが他の色、例えばG,B有機EL素子21G,21Bに比べて長いことに着目し、Rの副画素20Rについては、複数の有機EL素子21−1,21−2,21−3を1つの駆動回路25で共通に駆動する構成を採る。また、G,Bの副画素20G,20Bについては、複数の有機EL素子21−1,21−2,21−3を複数の駆動回路25−1,25−2,25−3で1対1の対応関係をもってそれぞれ独立に駆動する構成を採る。
【選択図】図17
【解決手段】Rの有機EL素子21Rが他の色、例えばG,B有機EL素子21G,21Bに比べて長いことに着目し、Rの副画素20Rについては、複数の有機EL素子21−1,21−2,21−3を1つの駆動回路25で共通に駆動する構成を採る。また、G,Bの副画素20G,20Bについては、複数の有機EL素子21−1,21−2,21−3を複数の駆動回路25−1,25−2,25−3で1対1の対応関係をもってそれぞれ独立に駆動する構成を採る。
【選択図】図17
Description
本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に2次元配置された平面型(フラットパネル型)の表示装置および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
ところで、有機EL素子は、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機EL素子を画素の発光素子として用いた有機EL装置において、当該有機EL素子を形成する工程で異物が混入すると、画素の輝度欠陥が発生する。
具体的には、図29に示す画素回路において、製造工程で混入する異物が原因となって有機EL素子21のアノード電極-カソード電極の電極間ショートが引き起こされる場合がある。この有機EL素子21の電極間ショートにより、有機EL素子21が発光しなくなるいわゆる滅点と呼称される輝度欠陥が発生する。
また、有機EL素子21を駆動する駆動トランジスタ22、映像信号を書き込む書込みトランジスタ23および映像信号を蓄積する蓄積容量24等の画素構成素子を基板上に形成する基板工程においても、異物の混入によって輝度欠陥が発生する場合がある。具体的には、駆動トランジスタ22のドレイン電極−ソース電極の電極間が異物によってショートすると、電源Vccから有機EL素子21に直接電流が流れてしまうために、有機EL素子21が光りっぱなしになるいわゆる輝点と呼称される輝度欠陥が発生する。
また、書込みトランジスタ23のドレイン電極−ソース電極の電極間が異物によってショートすると、駆動トランジスタ23が完全に非導通状態とならないために、有機EL素子21に電流が流れてしまう。この場合は、完全な黒階調が表現できないいわゆる半滅点と呼称される輝度欠陥が発生する。さらに、蓄積容量24を形成する2つの電極間が異物によってショートすると、有機EL素子21に電流が流れなくなるために、滅点となる輝度欠陥が発生する。このような製造工程での異物混入に起因する輝度欠陥については、表示装置の高精細化に伴う画素の微細化が進むにつれてその発生が顕著になる。
この異物混入に起因する輝度欠陥に対する対策として、1つの副画素内に有機EL素子を含む画素構成素子を複数組設ける技術が提案されている(例えば、特許文献1参照)。この提案技術によれば、いずれかの組の画素構成素子がショート等で欠陥化しても、その欠陥化した画素構成素子を分離するリペア技術によって異物混入に起因する輝度欠陥の発生を防止することができる。
しかしながら、上記従来技術では、限られた画素面積内に画素構成素子をそれぞれ複数組設ける構成を採っているので、画素構成素子のレイアウト密度が高い。そして、特に画素の微細化が進むにつれて画素構成素子のレイアウト密度が益々高くなる傾向にあることから、異物によるショート等の発生頻度がより高くなるために、画素構成素子の欠陥化に対するリペア前の初期歩留まりが低下する。
そこで、本発明は、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることが可能な表示装置および当該表示装置を有する電子機器を提供することを目的とする。
本発明による表示装置は、
赤色光を発光する赤色の副画素と赤色光以外の互いに異なる複数の色光をそれぞれ独立して発光する複数の他の色の副画素との組み合わせからなる画素が行列状に配置された画素アレイ部を備え、
前記赤色の副画素は、複数の電気光学素子と、当該複数の電気光学素子を共通に駆動する1つの駆動回路とを有し、
前記他の色の副画素は、複数の電気光学素子と、当該複数の電気光学素子をそれぞれ独立に駆動する複数の駆動回路とを有する。
ここで、副画素の駆動回路は、電気光学素子を駆動する駆動トランジスタと、映像信号を画素内に書き込む書込みトランジスタと、この書き込まれた映像信号を蓄積保持する蓄積容量とを少なくとも画素構成素子(回路素子)として有する。
赤色光を発光する赤色の副画素と赤色光以外の互いに異なる複数の色光をそれぞれ独立して発光する複数の他の色の副画素との組み合わせからなる画素が行列状に配置された画素アレイ部を備え、
前記赤色の副画素は、複数の電気光学素子と、当該複数の電気光学素子を共通に駆動する1つの駆動回路とを有し、
前記他の色の副画素は、複数の電気光学素子と、当該複数の電気光学素子をそれぞれ独立に駆動する複数の駆動回路とを有する。
ここで、副画素の駆動回路は、電気光学素子を駆動する駆動トランジスタと、映像信号を画素内に書き込む書込みトランジスタと、この書き込まれた映像信号を蓄積保持する蓄積容量とを少なくとも画素構成素子(回路素子)として有する。
電気光学素子と駆動回路とを複数ずつ設けて画素を構成する場合よりも、電気光学素子を複数設ける一方、当該複数の電気光学素子を1つの駆動回路で駆動する構成を採った場合の方が、駆動回路の数が少ない分だけ画素全体の画素構成素子の数を減らすことができる。しかし、後者の場合において、複数の電気光学素子のうちのいずれかに輝度欠陥が生じ、当該欠陥化した電気光学素子を駆動回路から分離した場合、分離された電気光学素子の分だけ他の電気光学素子に流れる電流密度が増える。そして、電気光学素子に流れる電流密度が増えると、それだけ電気光学素子の寿命が低下する。
一方、電気光学素子の寿命、例えば輝度が初期輝度の半分程度まで低下する寿命(以下、「輝度半減寿命」と記述する)については、材料にも依るが、一般的に、赤色の電気光学素子が他の色、例えば緑色や青色の電気光学素子に比べて長いことが知られている。この点に着目し、赤色の副画素については、複数の電気光学素子を1つの駆動回路で共通に駆動する構成を採る。他の色の副画素については、複数の電気光学素子を複数の駆動回路で1対1の対応関係をもってそれぞれ独立に駆動する構成を採る。
ここで、複数の電気光学素子のうちのいずれかが欠陥化によって分離されることで、他の電気光学素子に流れる電流密度が増え、輝度半減寿命が低下したとしても、赤色の電気光学素子は他の色に比べて輝度半減寿命が長いため他の色よりも低下の度合いが少なくて済む。そして、赤色の副画素については、駆動回路が1つであることで、基板側レイアウト面積に余裕ができる。この赤色の副画素のレイアウト面積の余裕部分を他の色の副画素のレイアウトに使うことで、画素全体の画素構成素子のレイアウト密度を低くできる。
本発明によれば、画素全体の画素構成素子のレイアウト密度を低くできるため、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[システム構成]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、本適用例に係る有機EL表示装置10は、発光素子を含む複数の画素20と、当該画素20が行列状に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部30の各画素20を駆動する。この駆動部として、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。
ここで、有機EL表示装置10が白黒表示対応の場合は、白黒画像を形成する単位となる1つの画素が画素20に相当する。一方、有機EL表示装置10がカラー表示対応の場合は、カラー画像を形成する単位となる1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当する。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線されている。さらに、列方向(画素列の画素の配列方向)に沿って信号線33−1〜33−nが画素列ごとに配線されている。
走査線31−1〜31−mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32−1〜32−mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33−1〜33−nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
表示領域となる画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40、電源供給走査回路50および信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込み走査信号WS(WS1〜WSm)を供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniで切り替わる電源電位DS(DS1〜DSm)を電源供給線32−1〜32−mに供給する。この電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択して出力する。信号出力回路60から出力される信号電圧Vsig/基準電位Vofsは、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書き込みの駆動形態を採っている。
(有機EL表示装置のレイアウト)
図2は、有機EL表示装置10のレイアウトの一例を示す概略平面図である。なお、図1では、書込み走査回路40、電源供給走査回路50および信号出力回路60が表示パネル70上に画素アレイ部30と共に設けられる構成を例に挙げて説明した。ここでは、書込み走査回路40、電源供給走査回路50および信号出力回路60が表示パネル70の外部に設けられる場合のレイアウトについて説明するものとする。
図2は、有機EL表示装置10のレイアウトの一例を示す概略平面図である。なお、図1では、書込み走査回路40、電源供給走査回路50および信号出力回路60が表示パネル70上に画素アレイ部30と共に設けられる構成を例に挙げて説明した。ここでは、書込み走査回路40、電源供給走査回路50および信号出力回路60が表示パネル70の外部に設けられる場合のレイアウトについて説明するものとする。
図2において、表示領域となる画素アレイ部30を有する表示パネル70の基板、例えばガラス基板71上の画素アレイ部30の外周部には補助配線72が設けられている。補助配線72は、後述する共通電源供給線34と電気的に接続されている。
この補助配線72には、外部の電源部(図示せず)とTCP(Tape Carrier Package)方式にて電気的接続をとる電源供給TCP73を通して後述するカソード電位Vcathが外部の電源部から供給される。ここで、TCPは、フレキシブル・テープにドライバICをボンディングで搭載したものの呼称である。
画素アレイ部30の走査線31および電源供給線32には、外部の書込み走査回路40および電源供給走査回路50とTAB(Tape Automated Bonding)にて電気的接続をとる制御信号供給TAB74を通して走査信号WSおよび電源電位DSが供給される。制御信号供給TAB74は、表示パネル70の例えば左右両側に設けられている。また、画素アレイ部30の信号線32には、外部の信号出力回路60電気的接続をとる映像信号供給TAB75を通して映像信号の信号電圧Vsigが供給される。
(画素回路)
図3は、画素(画素回路)20の具体的な回路構成を示す回路図である。図3に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆるベタ配線)された共通電源供給線34にカソード電極が接続されている。共通電源供給線34には、先述した補助配線72を通してカソード電位Vcathが供給される。
図3は、画素(画素回路)20の具体的な回路構成を示す回路図である。図3に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆるベタ配線)された共通電源供給線34にカソード電極が接続されている。共通電源供給線34には、先述した補助配線72を通してカソード電位Vcathが供給される。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23および蓄積容量24を有する構成となっている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32−1〜32−m)に接続されている。
書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(31−1〜31−m)に接続されている。
駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
蓄積容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。
なお、有機EL素子21の駆動回路としては、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタと蓄積容量24の1つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに蓄積容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、蓄積容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22はさらに、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21に対して順バイアスを与える時間を変えることによって有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御することができる。このデューティ制御により、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
ここで、信号出力回路60から信号線33を通して選択的に供給される基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)である。
電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。
<画素のレイアウトおよび構造>
ここで、画素20のレイアウトおよび画素20の具体的な構造について説明する。カラー表示対応の場合、カラー画像を形成する単位となる1つの画素は、先述したように、複数の副画素、例えばRGBの副画素20R,20G,20Bの集合(組み合わせ)からなる。
ここで、画素20のレイアウトおよび画素20の具体的な構造について説明する。カラー表示対応の場合、カラー画像を形成する単位となる1つの画素は、先述したように、複数の副画素、例えばRGBの副画素20R,20G,20Bの集合(組み合わせ)からなる。
図4は、RGBの副画素20R,20G,20Bについての全体のレイアウトを示す概略平面図である。図4に示すように、RGBの副画素20R,20G,20Bは、行方向において互いに隣接して設けられる。副画素20R,20G,20Bにおいて、基板(図3のガラス基板71)上に下部電極(例えば、アノード電極)211が配置され、当該下部電極211上に有機EL素子21の開口部(以下、「EL開口部」と記述する)21aが形成されている。
下部電極211にはコンタクト部211aが形成されている。下部電極211は、当該下部電極211の下に配された駆動トランジスタ22のソース電極にコンタクト部211aを介して電気的に接続される。この下部電極211相互間に当該下部電極211と同一層で構成された補助配線72が、下部電極211を取り囲むように格子状に配線されている。この補助配線72はさらに、画素アレイ部30の全体を取り囲むように配線されている(図3参照)。
副画素20R,20G,20Bの構造について、図5および図6を用いてより詳細に説明する。
図5は、副画素20R,20G,20Bのうち、例えばRの副画素20Rの具体的な構成例を示す図である。ここでは、Rの副画素20Rを例に挙げて説明するが、他の色の副画素20G,20Bについても基本的にRの副画素20Rと同じ構成になっている。図5において、(A)は第1配線層および第2配線層に着目した概略平面図、(B)はアノード層に着目した概略平面図である。因みに、図5(A)と図5(B)とを重ね合わせたものが図4となる。
図6は、1つの副画素について全体の層構造を示す断面図であり、図4のa−a´線に沿った断面図である。図5および図6において、図4と同等部分には同一符号を付して示している。
図5および図6において、ガラス基板71上には、副画素20R,20G,20Bを構成する薄膜トランジスタ(駆動トランジスタ22や書込みトランジスタ23)および蓄積容量24などの画素構成素子を形成するための最下部の第1配線層75が設けられる。すなわち、第1配線層75は、信号線33の一部、蓄積容量24の一方の電極、薄膜トランジスタのゲート電極を形成する。第1配線層75の上にはさらに、ゲート絶縁膜として機能する層間絶縁膜(酸化膜)76が設けられる。
層間絶縁膜(ゲート絶縁膜)76の上には、非晶質シリコンからなる半導体薄膜77が成膜され、結晶化される。この半導体薄膜77のチャネル領域となる部位の上部には、絶縁性のストッパー層78がパターン形成される。このストッパー層78を覆う状態で例えばn型の不純物を含有するシリコンからなるn+ 型半導体層79が成膜される。このn+ 型半導体層79と半導体薄膜77とが、薄膜トランジスタのゲート電極(第1配線層75の一部)の上方において島状にパターニングされる。その結果、駆動トランジスタ22や書込みトランジスタ23の薄膜トランジスタTFTが形成される。
層間絶縁膜76の上にはさらに、薄膜トランジスタTFTのソース電極やドレイン電極と電気的に接続される第2配線層81が設けられる。そして、第2配線層81を覆う状態でパッシベーション膜82が成膜され、さらにその上に絶縁平坦化膜83が成膜される。この絶縁平坦化膜83上に有機EL素子21が形成される。有機EL素子21は、下層側から順に積層された下部電極(例えば、アノード電極)211、有機層212および上部電極(例えば、カソード電極)213によって構成されている。
有機EL素子21は、下部電極211と上部電極213との間に誘電体である有機層212が挟まれた構造となっているために容量成分(寄生容量/等価容量)を持つことになる。有機層212は、詳細には、低分子系の材料による多層構造を採用している。より具体的には、有機層212は、例えば、下部電極211側から上部電極213側に向かって順に、例えば、ホール注入層、ホール輸送層、発光層および電子輸送層(電子注入層を兼ねる)を持つ。そして、カラー表示対応の場合は、発光層の有機材料として、表示色に対応した材料が用いられる。
有機EL素子21の周囲は、絶縁膜パターンである開口部規定絶縁膜84で覆われる。そして、開口部規定絶縁膜84の周辺に、先述した補助配線72が下部電極211と同一層として配線される。有機EL素子21の上部電極213は、画素アレイ部30のほぼ全面を覆うようにベタ配線される。そして、図示を省略するが、上部電極213上にパッシベーション膜を介して封止基板が接着剤によって接合され、当該封止基板によって有機EL素子21が封止されることによって表示パネル70が形成される。
(有機EL表示装置の回路動作)
次に、有機EL表示装置10の回路動作について、図7のタイミング波形図を基に図8および図9の動作説明図を用いて説明する。なお、図8および図9の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
次に、有機EL表示装置10の回路動作について、図7のタイミング波形図を基に図8および図9の動作説明図を用いて説明する。なお、図8および図9の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
図7のタイミング波形図には、走査線31(31−1〜31−m)の電位(書込み走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位(電源電位)DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を示している。また、ゲート電位Vgの波形を一点鎖線で示し、ソース電位Vsの波形を点線で示すことで、両者を識別できるようにしている。
<前フレームの発光期間>
図7のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
図7のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図8(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
<閾値補正準備期間>
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図8(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図8(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位ViniをVini<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図8(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Viniが、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの各初期化電位となる。
<閾値補正期間>
次に、時刻t3で、図8(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
次に、時刻t3で、図8(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準として、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は蓄積容量24に保持される。
なお、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら蓄積容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図9(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
<信号書込み&移動度補正期間>
次に、時刻t5で、図9(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図9(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、時刻t5で、図9(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図9(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが蓄積容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。したがって、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量25に流れ込み、当該等価容量25の充電が開始される。
有機EL素子21の等価容量25の充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
ここで、映像信号の信号電圧Vsigに対する蓄積容量24の保持電圧Vgsの比率、即ち書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、蓄積容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、蓄積容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素ごとのばらつきを補正する移動度補正処理である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図9(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図9(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に蓄積容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、蓄積容量24によるブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。
そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、蓄積容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。
(閾値キャンセルの原理)
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図10に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。したがって、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図11に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図11に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図11に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図12を用いて説明する。
図12において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図12(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン−ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図12(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正および移動度補正を共に行うことにより、図12(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。したがって、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した蓄積容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電位Vsが変化したとしても、蓄積容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。したがって、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
[リペア技術]
以上説明した、本発明の前提となる有機EL表示装置10において、前にも述べたように、有機EL素子21を形成する工程や、駆動トランジスタ22、書込みトランジスタ23、蓄積容量24を形成する基板工程で異物が混入すると、種々の輝度欠陥が発生する。輝度欠陥としては、有機EL素子21の電極間ショートや蓄積容量24の電極間ショートによる滅点、駆動トランジスタ22の電極間ショートによる輝点、書込みトランジスタ23の電極間ショートによる半滅点などが挙げられる。これら画素単位の輝度欠陥が発生すると、表示パネル70の歩留まりが低下する。
以上説明した、本発明の前提となる有機EL表示装置10において、前にも述べたように、有機EL素子21を形成する工程や、駆動トランジスタ22、書込みトランジスタ23、蓄積容量24を形成する基板工程で異物が混入すると、種々の輝度欠陥が発生する。輝度欠陥としては、有機EL素子21の電極間ショートや蓄積容量24の電極間ショートによる滅点、駆動トランジスタ22の電極間ショートによる輝点、書込みトランジスタ23の電極間ショートによる半滅点などが挙げられる。これら画素単位の輝度欠陥が発生すると、表示パネル70の歩留まりが低下する。
この輝度欠陥に起因する表示パネル70の歩留まりの低下を抑える技術として、輝度欠陥に対するリペア技術がある。この輝度欠陥に対するリペア技術について、以下に参考例を挙げて説明する。
(参考例1)
図13は、参考例1に係るリペア技術を用いた画素回路を示す回路図である。参考例1に係るリペア技術では、電気光学素子として例えば3個の有機EL素子21−1,21−2,21−3を用いるとともに、これら有機EL素子21−1,21−2,21−3を1つの駆動回路25で共通に駆動する構成を採っている。
図13は、参考例1に係るリペア技術を用いた画素回路を示す回路図である。参考例1に係るリペア技術では、電気光学素子として例えば3個の有機EL素子21−1,21−2,21−3を用いるとともに、これら有機EL素子21−1,21−2,21−3を1つの駆動回路25で共通に駆動する構成を採っている。
この参考例1に係るリペア技術では、3個の有機EL素子21−1,21−2,21−3のいずれか1つが異物による電極間ショート等で欠陥化した場合に、当該欠陥化した有機EL素子21−1/21−2/21−3を駆動回路25から切り離すことで、画素20が完全に滅点になることを防ぐ(輝度欠陥に対するリペア)。
ここで、図14(A)に示すように、有機EL素子21−1,21−2,21−3の全体に流れる電流値をIとすると、有機EL素子21−1,21−2,21−3個々にはI/3の電流値が流れる。その結果、有機EL素子21−1,21−2,21−3トータルで電流値Iに応じた発光輝度が得られる。
一方、3個の有機EL素子21−1,21−2,21−3のうち、例えば有機EL素子21−1が異物による電極間ショート等で欠陥化した場合、図14(B)に示すように、有機EL素子21−1が部位aの配線の切断によって駆動回路25から切り離される。すると、残りの有機EL素子21−2,21−3に流れる電流値がI/2となることになるため、電流値Iに応じた発光輝度を確保することができる。しかし、残りの有機EL素子21−2,21−3の電流密度が上昇することで、これら有機EL素子21−2,21−3の劣化が早くなるために、輝度半減寿命が短くなってしまう。ここで、輝度半減寿命とは、有機EL素子の輝度が初期輝度の半分程度まで低下する寿命を言う。
(参考例2)
図15は、参考例2に係るリペア技術を用いた画素回路を示す回路図である。参考例2に係るリペア技術では、電気光学素子として例えば3個の有機EL素子21−1,21−2,21−3を用いるとともに、これら有機EL素子21−1,21−2,21−3を3つの駆動回路25−1,25−2,25−3で独立に駆動する構成を採っている。
図15は、参考例2に係るリペア技術を用いた画素回路を示す回路図である。参考例2に係るリペア技術では、電気光学素子として例えば3個の有機EL素子21−1,21−2,21−3を用いるとともに、これら有機EL素子21−1,21−2,21−3を3つの駆動回路25−1,25−2,25−3で独立に駆動する構成を採っている。
この参考例2に係るリペア技術では、書込みトランジスタ23−1,23−2,23−2によって映像信号の信号電圧Vsigが蓄積容量24−1,24−2,24−3に1/3ずつ蓄積される。そして、信号電圧Vsigに応じて機EL素子21−1,21−2,21−3の全体に流れる電流値をIとすると、有機EL素子21−1,21−2,21−3個々にはI/3の電流値が流れる。その結果、有機EL素子21−1,21−2,21−3トータルで電流値Iに応じた発光輝度が得られる。
ここで、3個の有機EL素子21−1,21−2,21−3のうち、例えば有機EL素子21−3が異物による電極間ショート等で欠陥化した場合には、部位bの配線の切断によって駆動回路25−3から切り離されることで、滅点に対するリペアが行われる。駆動トランジスタ22−3が異物による電極間ショート等で欠陥化した場合には、部位cの配線が切断されることで輝点に対するリペアが行われる。書き込みトランジスタ23−3が異物による電極間ショート等で欠陥化した場合には、部位dの配線が切断されることで半滅点に対するリペアが行われる。蓄積容量24−3が異物による電極間ショート等で欠陥化した場合には、部位eの配線が切断されることで滅点に対するリペアが行われる。
この参考例2に係るリペア技術によれば、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、画素20が完全に輝度欠陥になることを防ぐことができる。また、駆動トランジスタ22および書込みトランジスタ23のいずれの素子が欠陥化して分離されても、蓄積容量24−1,24−2,24−3にはそれぞれ信号電圧Vsig/3ずつ蓄積されている。このことから、有機EL素子21−1,21−2,21−3に流れる電流値はI/3であるため、電流値Iに応じた発光輝度を確保することができ、またリペア前後の輝度半減寿命は変わらない。
しかしながら、参考例2に係るリペア技術の場合は、限られた画素面積内に画素構成素子、即ち有機EL素子21、駆動トランジスタ22、書込みトランジスタ23および蓄積容量24をそれぞれ複数組設けているため、画素構成素子のレイアウト密度が高い。したがって、特に画素20の微細化が進むにつれて異物によるショートが発生し易くなるために、リペア前の初期歩留まりが低下する問題がある。
[本実施形態の特徴部分]
以上の点に鑑みて為されたのが本発明である。本発明では、有機EL素子21の輝度半減寿命が、材料にも依るが、一般的に、Rの有機EL素子21Rの寿命が他の色、例えばG,Bの有機EL素子21G,21Bに比べて長いことに着目している。
以上の点に鑑みて為されたのが本発明である。本発明では、有機EL素子21の輝度半減寿命が、材料にも依るが、一般的に、Rの有機EL素子21Rの寿命が他の色、例えばG,Bの有機EL素子21G,21Bに比べて長いことに着目している。
図16に、R,G,Bの有機EL素子21R,21G,21Bの開口率に対する輝度半減寿命の関係を示す。全色共に開口率が小さいと、所定の輝度を得るには電流密度を上げる必要があり、電流密度が上昇すると輝度半減寿命が短くなる。そして、図16の特性図から明らかなように、Rの有機EL素子21RがG,Bの有機EL素子21G,21Bに比べて長い。
この発光色によって異なる輝度半減寿命に鑑み、本発明の一実施形態では、Rの副画素20Rについては、複数の有機EL素子を1つの駆動回路で共通に駆動する構成を採る。このRの副画素20Rの構成は、参考列1に係るリペア技術に相当する。また、G,Bの副画素20G,20Bについては、複数の有機EL素子を複数の駆動回路で1対1の対応関係をもってそれぞれ独立に駆動する構成を採る。このG,Bの副画素20G,20Bの構成は、参考列2に係るリペア技術に相当する。
(実施例)
図17は、1つの画素についての一実施例を示す図であり、(A)はEL素子側レイアウトを示す概略平面図、(B)は基板側レイアウトを示す概略平面図である。ここで、参考例1,2の場合と同様に、各色の副画素が例えば3つの有機EL素子を有する場合を例に挙げて説明する。3つの有機EL素子を有するということは、各副画素の発光領域が3つに分割されていることと等価である。すなわち、1つの副画素に複数の有機EL素子を設けることを、1つの副画素を複数の発光部分(発光領域)に分割(画素分割)すると言うこともできる。
図17は、1つの画素についての一実施例を示す図であり、(A)はEL素子側レイアウトを示す概略平面図、(B)は基板側レイアウトを示す概略平面図である。ここで、参考例1,2の場合と同様に、各色の副画素が例えば3つの有機EL素子を有する場合を例に挙げて説明する。3つの有機EL素子を有するということは、各副画素の発光領域が3つに分割されていることと等価である。すなわち、1つの副画素に複数の有機EL素子を設けることを、1つの副画素を複数の発光部分(発光領域)に分割(画素分割)すると言うこともできる。
図17(A)に示すように、R,G,Bの副画素20R,20G,20Bは各々、3つの有機EL素子21−1,21−2,21−3を有している。このとき、有機EL素子21が形成されるEL素子側について、副画素20R,20G,20Bの行方向(副画素の配列方向)の幅をそれぞれIr´,Ig´,Ib´とすると、Ir´=Ig´=Ib´となるように各幅Ir´,Ig´,Ib´が設定されている。
一方、駆動回路25が形成される基板側については、副画素20Rが駆動回路1つ、副画素20G,20Bが駆動回路3つであるため、副画素20Rについては他の色の副画素20G,20Bに比べて基板側レイアウト面積に余裕ができる。したがって、副画素20Rのレイアウト面積の余裕部分を他の色の副画素20G,20Bのレイアウトに使うことができる。
これにより、基板側について、副画素20R,20G,20Bの行方向の幅をそれぞれIr,Ig,Ibとすると、Ir<Ig=Ibとなる。すなわち、副画素20Rのレイアウト面積は、他の色の副画素20G,20Bのレイアウト面積よりも小さい。このように、副画素20Rのレイアウト面積の余裕部分を他の色の副画素20G,20Bのレイアウトに使うことで、1つの画素全体の画素構成素子(即ち、駆動回路の回路素子)のレイアウト密度を、Ir=Ig=Ibとした場合に比べて低くできる。
ただし、基板側に関しては、次の場合には上記のサイズ関係に限らないものとする。例えば、Gの副画素20Gで蓄積容量24の容量値が大きく必要な場合や、Bの副画素20Bで蓄積容量24の容量値が大きく必要な場合である。さらに、Gの副画素20GでTFTサイズが大きく必要な場合や、Bの副画素20BでTFTサイズが大きく必要な場合である。ここで、大きなTFTサイズが必要な場合とは、有機EL素子21の発光効率が低く、駆動トランジスタ22から大きな電流値を流す必要がある場合である。
図18に1つの画素全体のレイアウトを示す。図18は、図17(A)と図17(B)とを重ね合わせたものである。副画素20G,20Bについては、駆動回路25−1,25−2,25−3の各領域と有機EL素子21−1,21−2,21−3とがそれぞれ対応した位置関係となる。一方、副画素20Rについては、1つの駆動回路25の領域のほぼ上に3つの有機EL素子21−1,21−2,21−3が位置することになる。
<Rの副画素>
図19にRの副画素20Rの全体レイアウトを、図20に基板側レイアウトをそれぞれ示す。図19、図20中、図5、図6と同等部分には同一符号を付して示している。
図19にRの副画素20Rの全体レイアウトを、図20に基板側レイアウトをそれぞれ示す。図19、図20中、図5、図6と同等部分には同一符号を付して示している。
図19および図20において、副画素20Rを構成する駆動トランジスタ22、書込みトランジスタ23および蓄積容量24などの回路素子を形成するための最下部の第1配線層75が設けられている。この第1配線層75は、信号線33の一部、駆動トランジスタ22および書込みトランジスタ23のゲート電極、蓄積容量24の一方の電極などを形成する。
第1配線層75の上には、層間絶縁膜(図6の層間絶縁膜76)を介して第2配線層81が設けられる。この第2配線層81は、駆動トランジスタ22および書込みトランジスタ23のソース電極やドレイン電極と電気的に接続されるとともに、蓄積容量24の他方の電極、走査線31、電源供給線32、信号線33の一部を形成する。
第1配線層75と第2配線層81とはコンタクト部91,92,93にて電気的に接続される。また、図21に示すように、第1,第2配線層75,81に対して、有機EL素子21−1の下部電極(例えば、アノード電極)211−1がコンタクト部92−1にて電気的に接続される。同様に、有機EL素子21−2,21−3の各下部電極211−2,211−3がコンタクト部92−2,92−3にて第1,第2配線層75,81と電気的に接続される。
ここで、例えば有機EL素子21−3が欠陥化した場合は、コンタクト部93,94−2とコンタクト部94−3との間の第1配線層75の配線を例えばレーザ光照射によって切断すればよい。これにより、欠陥化した有機EL素子21−3が駆動回路25から切り離され、有機EL素子21−3の欠陥化に対するリペアが行われる。
ここで、有機EL素子21−1,21−2,21−3と駆動回路25との電気的な接続は、駆動トランジスタ22や書込みトランジスタ23のゲート電極と同一工程で形成される第1配線層75の配線によって行われている。したがって、リペアに際しては、当該配線を表示パネル70の裏面側からレーザ光照射によって簡単に切断できる。
<G,Bの副画素>
図22にG,Bの副画素20G,20Bの全体レイアウトを、図23に基板側レイアウトをそれぞれ示す。図22、図23中、図19、図20と同等部分には同一符号を付して示している。
図22にG,Bの副画素20G,20Bの全体レイアウトを、図23に基板側レイアウトをそれぞれ示す。図22、図23中、図19、図20と同等部分には同一符号を付して示している。
図22および図23において、3つの有機EL素子21−1,21−2,21−3に対応して、3つの駆動回路25−1,25−2,25−3が基板側に設けられている。具体的には、第1配線層75により、信号線33の一部と、駆動回路25−1の駆動トランジスタ22−1および書込みトランジスタ23−1のゲート電極、蓄積容量24−1の一方の電極などが形成されている。駆動回路25−2,25−3についても同様である。
また、第2配線層81により、蓄積容量24−1,24−2,24−3の他方の電極、走査線31、電源供給線32および信号線33の一部が形成される。第2配線層81は、駆動トランジスタ22−1,22−2,22−3および書込みトランジスタ23−1,23−2,23−3のソース電極やドレイン電極と電気的に接続される。
第1配線層75と第2配線層81とはコンタクト部91,92−1,92−2,92−3にて電気的に接続される。また、駆動回路25−1,25−2,25−3個々の第2配線層81−1,81−2,81−3と、有機EL素子21−2,21−3の各下部電極211−1,211−2,211−3とは、コンタクト部93−1,93−2,93−3にて電気的に接続される。
以上説明したG,Bの副画素20G,20Bの等価回路は、図15の参考例2の場合と同じになる。したがって、3個の有機EL素子21−1,21−2,21−3のうち、例えば有機EL素子21−3が異物による電極間ショート等で欠陥化した場合には、部位bの配線の切断によって駆動回路25−3から切り離すことで、滅点に対するリペアが行われる。
駆動トランジスタ22−3が異物による電極間ショート等で欠陥化した場合には、部位cの配線を切断することで輝点に対するリペアが行われる。書き込みトランジスタ23−3が異物による電極間ショート等で欠陥化した場合には、部位dの配線を切断することで半滅点に対するリペアが行われる。蓄積容量24−3が異物による電極間ショート等で欠陥化した場合には、部位eの配線を切断することで滅点に対するリペアが行われる。
この参考例2の場合と同様に、いずれの画素構成素子に異物に起因する欠陥が発生した場合でも、欠陥化した素子を分離できるため、副画素20G,20Bが完全に輝度欠陥になることを防ぐことができる。また、駆動トランジスタ22−1,22−2,22−3および書込みトランジスタ23−1,23−2,23−3のいずれの素子が欠陥化して分離されても、有機EL素子21−1,21−2,21−3に流れる電流値はI/3である。したがって、電流値Iに応じた発光輝度を確保することができる。また、リペア前後の輝度半減寿命は変わらない。
[本実施形態の作用効果]
以上説明したように、Rの有機EL素子21Rが他の色、例えばG,B有機EL素子21G,21Bに比べて長いことに着目し、Rの副画素20Rについては、複数の有機EL素子21−1,21−2,21−3を1つの駆動回路25で共通に駆動する構成を採る。また、G,Bの副画素20G,20Bについては、複数の有機EL素子21−1,21−2,21−3を複数の駆動回路25−1,25−2,25−3で1対1の対応関係をもってそれぞれ独立に駆動する構成を採る。
以上説明したように、Rの有機EL素子21Rが他の色、例えばG,B有機EL素子21G,21Bに比べて長いことに着目し、Rの副画素20Rについては、複数の有機EL素子21−1,21−2,21−3を1つの駆動回路25で共通に駆動する構成を採る。また、G,Bの副画素20G,20Bについては、複数の有機EL素子21−1,21−2,21−3を複数の駆動回路25−1,25−2,25−3で1対1の対応関係をもってそれぞれ独立に駆動する構成を採る。
ここで、複数の有機EL素子21−1,21−2,21−3のうちのいずれかが欠陥化によって駆動回路25(25−1,25−2,25−3)から分離されることで、他の有機EL素子に流れる電流密度が増える。これにより、輝度半減寿命が低下したとしても、Rの有機EL素子は他の色に比べて輝度半減寿命が長いため他の色よりも低下の度合いが少なくて済む。そして、各発光色について有機EL素子の寿命のバランスをとることができる。
Rの副画素20Rについては、駆動回路25が1つであることによって基板側レイアウト面積に余裕ができる。そして、このRの副画素20Rのレイアウト面積の余裕部分を他の色の副画素20G,20Bのレイアウトに使うことで、1つの画素全体の画素構成素子のレイアウト密度を低くできる。これにより、駆動回路25(25−1,25−2,25−3)の回路素子(駆動トランジスタ22、書込みトランジスタ23、蓄積容量24等)をガラス基板71に形成する基板工程の歩留まりを向上できる。その結果、異物混入に起因する輝度欠陥に対する対策を施しつつ、リペア前の初期歩留まりの低下を抑えることができる。
[変形例]
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。例えば、駆動トランジスタ22のゲート電極に基準電位Vofsを選択的に書き込むスイッチングトランジスタを有する画素構成など、種々の画素構成のものが考えられる。
上記実施形態では、有機EL素子21の駆動回路が、基本的に、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成への適用に限られるものではない。例えば、駆動トランジスタ22のゲート電極に基準電位Vofsを選択的に書き込むスイッチングトランジスタを有する画素構成など、種々の画素構成のものが考えられる。
また、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図24〜図28に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図24〜図28に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図24は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図25は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図26は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図27は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図28は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
10…有機EL表示装置、20…画素、20R,20G,20B…副画素、21,21−1,21−2,21−3…有機EL素子、22,22−1,22−2,22−3…駆動トランジスタ、23,23−1,23−2,23−3…書込みトランジスタ、24,24−1,24−2,24−3…蓄積容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル
Claims (5)
- 赤色光を発光する赤色の副画素と赤色光以外の互いに異なる複数の色光をそれぞれ独立して発光する複数の他の色の副画素との組み合わせからなる画素が行列状に配置された画素アレイ部を備え、
前記赤色の副画素は、複数の電気光学素子と、当該複数の電気光学素子を共通に駆動する1つの駆動回路とを有し、
前記他の色の副画素は、複数の電気光学素子と、当該複数の電気光学素子をそれぞれ独立に駆動する複数の駆動回路とを有する
表示装置。 - 前記赤色の副画素において、前記複数の電気光学素子と前記1つの駆動回路とは、当該駆動回路を構成するトランジスタのゲート電極と同一工程で形成される第1配線層の配線によって電気的に接続されている
請求項1記載の表示装置。 - 前記赤色の副画素の前記1つの駆動回路を基板上に形成するレイアウト面積は、前記他の色の副画素の前記複数の駆動回路を基板上に形成するレイアウト面積よりも小さい
請求項1記載の表示装置。 - 前記他の色の副画素同士の前記レイアウト面積は等しい
請求項3記載の表示装置。 - 赤色光を発光する赤色の副画素と赤色光以外の互いに異なる複数の色光をそれぞれ独立して発光する複数の他の色の副画素との組み合わせからなる画素が行列状に配置された画素アレイ部を備え、
前記赤色の副画素は、複数の電気光学素子と、当該複数の電気光学素子を共通に駆動する1つの駆動回路とを有し、
前記他の色の副画素は、複数の電気光学素子と、当該複数の電気光学素子をそれぞれ独立に駆動する複数の駆動回路とを有する
表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161417A JP2010002676A (ja) | 2008-06-20 | 2008-06-20 | 表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161417A JP2010002676A (ja) | 2008-06-20 | 2008-06-20 | 表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010002676A true JP2010002676A (ja) | 2010-01-07 |
Family
ID=41584458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161417A Pending JP2010002676A (ja) | 2008-06-20 | 2008-06-20 | 表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010002676A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9406729B2 (en) | 2012-03-30 | 2016-08-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method for repairing organic light emitting diode display |
JP2018060798A (ja) * | 2012-10-17 | 2018-04-12 | 株式会社Joled | El表示装置 |
US10380939B2 (en) | 2014-05-27 | 2019-08-13 | Sony Corporation | Display device and electronic apparatus |
JP2020519912A (ja) * | 2017-05-12 | 2020-07-02 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 画素回路及びその駆動方法、ディスプレイパネル |
JP7456548B2 (ja) | 2019-11-05 | 2024-03-27 | ソニーグループ株式会社 | 表示装置 |
-
2008
- 2008-06-20 JP JP2008161417A patent/JP2010002676A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9406729B2 (en) | 2012-03-30 | 2016-08-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method for repairing organic light emitting diode display |
US9806136B2 (en) | 2012-03-30 | 2017-10-31 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method for repairing organic light emitting diode display |
JP2018060798A (ja) * | 2012-10-17 | 2018-04-12 | 株式会社Joled | El表示装置 |
US10380939B2 (en) | 2014-05-27 | 2019-08-13 | Sony Corporation | Display device and electronic apparatus |
US10580359B2 (en) | 2014-05-27 | 2020-03-03 | Sony Corporation | Display device and electronic apparatus |
US11335257B2 (en) | 2014-05-27 | 2022-05-17 | Sony Group Corporation | Display device and electronic apparatus |
US11810507B2 (en) | 2014-05-27 | 2023-11-07 | Sony Group Corporation | Display device and electronic apparatus |
JP2020519912A (ja) * | 2017-05-12 | 2020-07-02 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 画素回路及びその駆動方法、ディスプレイパネル |
JP7456548B2 (ja) | 2019-11-05 | 2024-03-27 | ソニーグループ株式会社 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10410583B2 (en) | Display device, method of laying out light emitting elements, and electronic device | |
TWI528542B (zh) | 顯示設備及電子設備 | |
US8581275B2 (en) | Organic EL display and electronic apparatus | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010003880A (ja) | 表示装置および電子機器 | |
US8854283B2 (en) | Display apparatus, pixel layout method for display apparatus, and electronic device | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011043729A (ja) | 表示装置および電子機器 | |
JP4775408B2 (ja) | 表示装置、表示装置における配線のレイアウト方法および電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010002531A (ja) | 表示装置および電子機器 | |
JP2010002530A (ja) | 表示装置および電子機器 | |
JP5195410B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010002676A (ja) | 表示装置および電子機器 | |
JP2010060803A (ja) | 表示装置、画素のレイアウト方法および電子機器 | |
JP2010060802A (ja) | 表示装置、表示装置の画素分割方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251545A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009282191A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5195409B2 (ja) | 表示装置、表示装置の画素レイアウト方法および電子機器 | |
JP2010002794A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010060805A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009282192A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145445A (ja) | 表示装置、表示装置の駆動方法および電子機器 |