JP2009543104A5

JP2009543104A5 -

Info

Publication number: JP2009543104A5
Application number: JP2009517406A
Authority: JP
Filing date: 2007-06-28
Publication date: 2011-05-26
Anticipated expiration: 2027-06-28

Description

アクティブマトリックス有機電気光学装置

本発明は、一般的に、アクティブマトリックス有機電気光学装置に関するものである。実施態様において、本発明は、ディスプレイの駆動又は他の機能のために使用され得る追加の回路を含む上面発光型ＯＬＥＤ（有機発光ダイオード）ディスプレイに関し、また、関連するディスプレイ駆動方法に関する。

［有機発光ダイオードディスプレイ］
ＯＬＥＤを使用して製造されるディスプレイは、ＬＣＤ及び他のフラットパネル技術に対して多くの利点を提供する。それは、明るく、カラフルであり、立ち上がりが早く（ＬＣＤに比較して）、広い視野角を提供し、多様な基板上に容易に安く製造することができるというものである。有機（ここでは有機金属を含む）ＬＥＤは、使用される材料に応じた色の範囲において、ポリマー、低分子及びデンドリマーを含む材料を使用して製造することができる。ポリマー系有機ＬＥＤの例は、ＷＯ９０／１３１４８、ＷＯ９５／０６４００及びＷＯ９９／４８１６０に記載されており、デンドリマー系材料の例は、ＷＯ９９／２１９３５及びＷＯ０２／０６７３４３に記載されており、いわゆる低分子系装置の例は、ＵＳ４，５３９，５０７に記載されている。

典型的なＯＬＥＤ装置は有機材料の２層から構成され、その１つは発光ポリマー（ＬＥＰ）、オリゴマー又は発光低分子量材料のような発光材料層であり、他方はポリチオフェン誘導体又はポリアニリン誘導体のような正孔輸送材料層である。

有機ＬＥＤは基板上の画素のマトリックス中に堆積させて単一色又は多色画素ディスプレイを形成することができる。多色ディスプレイは、赤、緑及び青色発光画素のグループを使用して形成され得る。いわゆるアクティブマトリックス（ＡＭ）ディスプレイは、各画素に連結される記憶素子、通常は蓄積キャパシタとトランジスタを有し、パッシブマトリックスディスプレイはそのような記憶素子を有せず、代わりに、固定した画像の印象を与えるために繰り返しスキャンされる。ポリマー及び低分子アクティブマトリックスディスプレイドライバーの例は、それぞれＷＯ９９／４２９８３及びＥＰ０７１７４４６Ａに見出される。

ディスプレイは底面発光型か又は上面発光型であり得る。底面発光ディスプレイにおいては、光はアクティブマトリックス回路が形成される基板を貫通して放射される。上面発光型ディスプレイにおいては、アクティブマトリックス回路が形成されるディスプレイの層を貫通しないで光はディスプレイの上面に向かって放射される。

図１ａ及び図１ｂは底面発光及び上面発光型ＯＬＥＤディスプレイのそれぞれの模式図を示す。図１ａ及び１ｂにおいては、基板１０は各画素のためのアクティブマトリックス駆動回路１２を有し、その上にはＯＬＥＤ画素１４が供給される。大まかに言って、図１ａから、底面発光ＯＬＥＤディスプレイにおいては（又はＬＣＤディスプレイにおいては）、アクティブマトリックス電子部品で占められていない領域中にディスプレイ画素は配置されることが分かる。しかしながら、上面発光型ディスプレイにおいてはそうではない。

上面発光型ＯＬＥＤディスプレイは、通常、上面電極はカソードから構成されるが、これは少なくとも部分的に透明であるだけでなく十分な導電性を有し、好ましくは下方の有機層をある程度封止しなければならないので、底面発光型ディスプレイほど一般的ではない。しかしながら、ＯＬＥＤ画素から逃れる光の量を増大させる光学干渉構造を含むカソードについて記載する出願人のＰＣＴ出願ＷＯ２００５／０７１７７１（その全文が引用文献として本明細書に組み込まれる）を含め、非常に多様な上面発光型構造が記載されている。

［上面発光型ＯＬＥＤ構造の実施例］
図１ｃには、上面発光型アクティブマトリックスＯＬＥＤディスプレイ１００の鉛直断面図が示されている（例示のために、若干簡略化されている）。

この実施例において、ディスプレイは、駆動回路（図示されるように、ビアを含む）が形成される複数のポリシリコン層及び／又はメタライズ層並びに絶縁層１０４を支持するガラス又はプラスチック基板１０２を有する。この１組の層の最上層は、絶縁・保護酸化物層（ＳｉＯ₂）から構成され、その上にアノード層１０６が堆積される。このアノードは白金層のような従来の金属層から構成し得る。ディスプレイが上面発光型であるとき、不透明基板、例えば、スチールを採用することもできる。

ＯＬＥＤ材料１０８の１又は２以上の層は、アノード１０６上に、例えば、スピンコートとこれに続くパターニング、又はインクジェット式堆積プロセスを使用した選択的堆積によって堆積される（例えば、ＥＰ０８８０３０３又はＷＯ２００５／０７６３８６参照）。ポリマー系ＯＬＥＤの場合、層１０８は正孔輸送層１０８ａ及び発光ポリマー（ＬＥＰ）電子発光層１０８ｂから構成される。電子発光層は、例えば、ＰＰＶ（ポリ（ｐ−フェニレンビニレン））及び正孔輸送層から構成されてもよく、これはアノード層及び電子発光層の正孔エネルギーレベルを整合する助けをし、例えば、ＰＥＤＯＴ：ＰＳＳ（ポリスチレンスルフォネートがドーピングされたポリエチレン−ジオキシチオフェン）から構成されてもよい。

多層カソード１１０はＯＬＥＤ材料１０８を覆い、上面発光型装置においては、装置が放射するように設計された波長において少なくとも部分的に透明である。ポリマーＬＥＤにおいては、カソードは好ましくは３．５ｅＶ未満の仕事関数を有し、低仕事関数を有する第一層、例えば、カルシウム、マグネシウム又はバリウムのような金属、及び効率的な電子注入を提供する、ＬＥＰ層１０８ｂに隣接する第二層、例えば、フッ化バリウム又は他の金属のフッ化物若しくは酸化物の層から構成され得る。カソード１１０のトップ層（すなわちＬＥＰ１０８ｂから最も遠い層）は金又は銀のような高導電性金属の薄膜から構成され得る。厚さ５０ｎｍ未満、より好ましくは２０ｎｍ未満を有する金属層は、そのシート抵抗が好ましくは１００オーム／□未満、より好ましくは３０オーム／□未満に低く保たれることが好ましいが、十分に光学的に透明であることが分かった。カソード層は、装置の側面にある接点まで取り出し得るカソード線を形成するために使用される。いくつかの構成において、アノード、ＯＬＥＤ材料及びカソード各層は、例えば、基板の平面に対して約１５°の角度でポジ型又はネガ型フォトレジスト材料から形成されるバンク１１２のようなバンク（又はウェル）によって分離され得る（図１においては、これらは表示のわかりやすさのためより急な角度で示されている）。
国際公開２００５／０７１７７１号パンフレット

本発明者らは、上面発光型ＯＬＥＤ構造では追加の機能の組み込みが容易になることを認識した。

したがって、本発明の第一の側面によれば、アクティブマトリックス有機電気光学装置であって、該装置は、複数の画素を有し、前記各画素のための画素インターフェース回路及び前記画素インターフェース回路を覆う有機材料を有する基板から構成され、前記装置は、前記装置のある区域の少なくとも一部の上では、前記画素の少なくとも一つの下の領域が前記画素インターフェース回路によって完全に占められないように、前記画素インターフェース回路が前記画素に関してずれて配列されるように構成されており、前記装置の追加の回路が、前記画素インターフェース回路によって完全に占められていない領域において作製されている装置を提供する。

本発明者らは、上面発光型ディスプレイに使用される一般的なタイプの構造において、アクティブマトリックス駆動回路を空間的にずらして、追加の回路のためのスペースを作ることができることを認識した。この追加の非画素整列回路は、上面発光型ディスプレイの場合は、画素及びその駆動回路の正確な共用配置という要求が少ないことを活用しながら、ＯＬＥＤディスプレイの機能を追加し及び／又は性能を改良するために使用できる。したがって、追加の機能は、例えば、プログラム時間を短縮するための信号の（電圧）上昇又は再生、キャリブレーション回路又はエージング検出補償回路のような性能サンプル回路、又は光検出回路又は接触感知ディスプレイを提供するための接触センサーを実装する回路から構成されてもよい。したがって、いくつかの好ましい実施態様において、追加の回路は少なくとも一つの半導体装置を含むアクティブ回路から構成される。

いくつかの好ましい実施態様において、有機電気光学装置は、上面発光型アクティブマトリックスＯＬＥＤディスプレイ、ＯＬＥＤ材料から構成される画素インターフェース回路上の有機材料から構成される。このような実施態様において、インターフェース回路は好ましくは画素駆動回路から構成される。しかしながら、この概念の応用は上面発光型アクティブマトリックスＯＬＥＤ構造に限定されず、他のタイプの上面発光型電子発光構造だけでなく他の同様の構造に関連して、例えば、（これに限定されずに）光起電（ＰＶ）装置構造及びセンサー構造にも導入することができる。

好ましくは、インターフェース駆動回路は、一対の隣接する画素の下の領域がこの回路で完全に占められないように、画素に関してずれて位置する。実施態様において、インターフェース又は駆動回路により完全に占められていない領域は、ディスプレイの領域を横切って規則的な間隔で、例えば、それぞれ画素の一群に対応して提供される。次いで、追加の回路は共用されるインターフェース駆動回路、例えば、前記画素の一群に駆動信号を供給するためのものから構成されてもよい。例えば、前記共用駆動回路は、ディスプレイの行及び／又は列のためのデータラインに沿って間隔をおいて供給されてもよい。実施態様において、これはディスプレイの外観において望ましくない人工物を生じないで実行できることが認識されよう。

共用駆動回路は信号再生回路から構成し得る。特に、アクティブマトリックス駆動回路又はＯＬＥＤディスプレイ画素はしばしば電流制御され（これは、ディスプレイからの実質的に直線状の応答を得ることを容易にするため）、したがって、画素のためのアクティブマトリックス駆動回路は電流駆動回路から構成され得る。より具体的には、この電流駆動回路は行又は列データライン上の電流によってプログラム可能であり、アクティブマトリックス画素自体が電流ミラー又は他の電流スケーリング回路若しくは配列を組み込まなければ、プログラム回路は少なくとも大きさの順にＯＬＥＤ電流に応答することができる。しかしながら、ＯＬＥＤ電流は、例えば１μＡオーダーと少ないこともある。他の配列（後述する）において、ＯＬＥＤ画素電流は、画素に連結されるフォトダイオードを通過する電流（劣化を補償するための）によって部分的に規定され、この場合フォトダイオードの光子効率はわずか１％オーダーになり得るため、プログラム電流は１０ｎＡオーダーに過ぎないこともある。しかしながら、非常に少ない電流に伴う問題は、データライン容量及び／又は漏れ電流が、画素が駆動されるプログラム電流に重要な影響を与え得ることである。したがって、いくつかの好ましい実施態様において、共用駆動回路は、１未満の駆動信号利得、特に電流駆動信号の弱化又は低減を提供する回路を含む。例えば、共用駆動回路は減衰電流ミラーから構成されてよい。この方法において、相対的に大きな電流駆動信号は画素データライン上に供給されてよく、駆動信号は、（好ましくは）駆動される画素に物理的に近い位置で低減される。

いくつかの好ましい実施態様において、特に、追加の回路が連結される一群の画素中の画素を駆動するとき、追加の回路（例えば、共用駆動回路）を選択又は動作可能にするために、追加の回路はセレクト又はイネーブル回路を含む。いくつかの好ましい実施態様において、追加の回路は、例えば、共用駆動回路の場合、前記追加の（共用駆動）回路が連結される一群の画素中の画素を駆動するための駆動信号を保存するために、記憶素子も有する。これは、下記のようにディスプレイを駆動する方法を容易にする。

付加的に又は代替的に、追加の回路は、例えば、接触感知ディスプレイを提供するための光又は接触センサーを有することができる。

関連する側面において、本発明は画素ディスプレイを駆動する方法であって、前記ディスプレイは画素にディスプレイデータを書き込むためのデータラインをそれぞれ有する複数のアクティブマトリックス画素を有し、前記データラインは前記ディスプレイの複数の画素を駆動するために共用され、前記共用データラインによって駆動される画素は各群に割り当てられ、各群は、複数の画素を含み、前記共用データラインから画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために、前記共用データライン及び前記群の各画素に結合されるそれぞれの群データ駆動回路を有し、前記方法は、前記各群の第一の画素を順番に駆動する工程、及び次いで前記各群の第二の画素を順番に駆動する工程を含む方法を提供する。

好ましくは、前記方法は、各群の各画素を駆動する工程、各群を順番に駆動する工程、及び各群について、各群の各画素を順番に駆動する工程を含む。このようにして、前記共用データラインに連結された全ての群におけるすべての画素がアドレス指定できる。

いくつかの好ましい実施態様において、前記共用データラインは前記ディスプレイの行または列データラインを含む。カラーディスプレイの実施態様において、前記画素は色サブ画素、特に同じ色、例えば、赤、緑又は青色を有することができる。

好ましくは、前記駆動は、他の群が選択される間に一つの群中の画素が駆動され画素データが書き込まれ得る（及び保存され得る）ように、各群の画素の駆動信号を保存する工程を含む。したがって、前記方法は、第一の群、特にこの群内の画素に書き込む工程、及び次いで、この第一の群（または群内の画素）が１又は２以上の他の群が書き込まれるまで待つ工程を含むことができる。このようにして、例えばｎ群を用いたこの方法の実施態様において、各画素はｎ倍延長されるプログラム時間を有する。

上記のように、いくつかの好ましい実施態様において、画素の駆動は、群駆動回路を使用して前記共用データライン上の駆動信号をバッファーする工程、及び前記バッファーされた駆動信号により画素を駆動する工程を含む。これは、より長い書き込みサイクルプログラム時間がデータライン容量の効果を減らすので、ディスプレイのサイズが大きい場合特に有利である。実施態様において、バッファーする工程は、アクティブマトリックス画素駆動回路への電流駆動信号のレベルを減少させる、例えば、電流ミラー回路を使用して前記電流駆動信号のレベルを減衰させる工程を含む。このようにして、データライン電流は十分に大きく、アクティブマトリックス画素駆動回路への電流駆動より、例えば、１０、５０又は１００倍より大きくなることができる。例えば１０、５０又は１００群の画素使用に伴って、１０²〜１０⁴ 倍の改良が達成され得る。

好ましくは、群データ駆動回路は、前記回路によって駆動される群中の画素に隣接して配置される。好ましくは、上述したように、群の画素用のアクティブマトリックス駆動回路は、群データ駆動回路が、前記群の画素用のアクティブマトリックス回路に沿って前記ディスプレイ中に含められるように位置変えされている。

前記方法のいくつかの好ましい実施態様において、前記ディスプレイはフラットパネルディスプレイ（チップタイプのディスプレイとは対照的に、対角線が通常２ｃｍ超又は５ｃｍの結晶シリコン上に通常製造されない）を有する。好ましくは、このディスプレイは上面発光型アクティブマトリックスＯＬＥＤディスプレイから構成される。

さらに関連の側面において、この発明は画素ディスプレイであって、前記ディスプレイは、前記画素に対して表示データを書き込むためのデータラインをそれぞれ有する複数のアクティブマトリックス画素を有し、前記データラインは前記ディスプレイの複数の画素を駆動するために共用され、前記共用データラインにより駆動される画素は各群に割り当てられ、各群は、複数の画素から構成され、前記共用データラインからの画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために、前記共用データライン及び前記群の各画素に結合されるそれぞれの群データ駆動回路を有するディスプレイを提供する。

以下に、本発明のこれら及び他の側面を、添付の図面を参照して例示だけの目的でさらに記載する。

図２を参照すると、これは本発明の上面発光型アクティブマトリックスＯＬＥＤディスプレイの実施態様を示し、図において、図１ｂと類似の要素は類似の参照番号で示されている。図２の構成において、アクティブマトリックス画素駆動回路は、前記画素駆動回路によって完全に占められず、その代り、前記画素駆動回路の間の追加の回路によって占められる領域１６を残すように、画素に対してずらされていることが分かる。

図２において、実際の回路は図１ｃの層１０４に類似した連続層の一部として製造されるが、アクティブマトリックス画素駆動回路及び追加の回路がブロックとして模式的に図示されている。典型的な画素ピッチは、（図示されるように）モノクロディスプレイにおける３００μｍのオーダーであり、ＲＧＢカラーディスプレイにおいては５０μｍ〜１００μｍのオーダーである。図示されるように、画素駆動回路の領域は、画素領域より小さく、このため余分なスペースが供給され、画素に関して画素駆動回路をシフトすることにより、例えば５画素から２０画素、例えば１０画素程度の距離を超えて駆動し、図示されるように追加の回路に十分な余分なスペースを生成し得る。画素の間のスペースはフォトダイオードセンサーのために使用できる。駆動回路が有機薄膜トランジスタ（ＴＦＴ）又はＬＴＰＳ（低温ポリシリコン）上に形成されるトランジスタから構成される場合、これらは通常ｐ−タイプ装置であり、アモルファスシリコン上にアクティブマトリックス回路が製造される場合、ＴＦＴは通常ｎ−タイプである。

図２の追加の回路は、多くの異なる機能を有することができ、そのいくつかの例の詳細は下記に示される。

第１の例は、電流プログラム画素回路に関するものである。ここで、信号は非常に小さく、通常データラインに非常に多くの（例えば、１０２４）接続があるので、漏電電流は問題を生じさせることになり得る。したがって、代替として、より少数（例えば、３２）の信号再生回路にデータラインを接続することにより、画素回路の部分集合（例えば、１６回路、又は３２回路）へのデータ信号を再生してもよい。これは、漏電電流の流出をより少なくしつつ、多数の画素回路（３２×３２＝１０２４）のアドレス指定を容易にする。この関係は、より大きな電流がより多くの再生回路（例えば、１２８回路）に分配される場合、非対称であってもよい。次いで、減衰電流ミラーを用いて信号をより少数の（例えば、８）画素回路に分配してもよい。

次に、第２の関連の例について述べる。いくつかの提案された画素駆動回路は非常に複雑な設計を有するが、通常多くの要素がプログラムの期間のみに使用される、したがって、画素駆動回路のプログラム部分は多くの画素の間で共用し得る。しかしながら、例えば、整合要件のために、この共用回路をディスプレイパネルの端部に位置させることはしばしば非実用的であることが分かる。したがって、有利には、この回路は追加の回路として画素回路の間に実装され、特に局所的に位置された少数の画素回路の間に共用し得る。このような共用回路は、ディスプレイ全体にわたって一定の間隔で分布させ得る。

第３の例においては、追加の回路は光感知回路から構成される。これは、例えば、指又は針によって、発光画素からディスプレイパネルに向けて反射される光を検出するために、したがって接触センサー機能を付加するために使用され得る。追加的に又は代替的に、このような光センサー回路は、例えば、ディスプレイを制御して環境に適切な輝度で動作できるよう、背面照明用の検出器としても機能できよう。追加的に又は代替的に、このような光感知回路はＯＬＥＤ画素、より特定すれば、カラーＯＬＥＤディスプレイの１又は２以上の異なる色の画素からの光出力を較正するため、例えば、劣化を補償するために用いてもよい。

［アクティブマトリックスディスプレイのデータ駆動構造］
図３ａは、電圧制御されたＯＬＥＤアクティブマトリックス画素回路１５０の例を示す。回路１５０がディスプレイの各画素に供給され、接地１５２、Ｖ_ｓｓ１５４、行選択１２４及び列データ１２６バスバーが画素を相互接続して供給される。したがって、各画素は電力及び接地接続を有し、各行の画素は共通の行選択ライン１２４を有し、各列の画素は共通のデータライン１２６を有する。

各画素は、接地と電力ライン１５２及び１５４の間に駆動トランジスタ１５８と直列に接続されたＯＬＥＤ１５２を有する。駆動トランジスタ１５８のゲート接続１５９は蓄積キャパシタ１２０に結合され、制御トランジスタ１２２は、行選択ライン１２４の制御下でゲート１５９を列データライン１２６に結合する。トランジスタ１２２は、行選択ライン１２４が起動されるとき列データライン１２６をゲート１５９とキャパシタ１２０に接続する薄膜電界効果トランジスタ（ＦＥＴ）スイッチである。次いで、スイッチ１２２がオンとなるとき、列データライン１２６上の電圧をキャパシタ１２０に蓄積できる。この電圧は、駆動トランジスタ１５８へのゲート接続及び「オフ」状態におけるスイッチトランジスタ１２２の比較的高いインピーダンスのため、少なくともフレーム更新期間の間キャパシタに保持される。

駆動トランジスタ１５８は通常ＦＥＴトランジスタであり、このトランジスタのゲート電圧からしきい値電圧を除去した値に依存する（ドレイン−ソース）電流を通過させる。したがって、ゲートノード１５９における電圧はＯＬＥＤ１５２を通過する電流及びこれによってＯＬＥＤの輝度を制御する。

電圧制御された図３ａの回路は、特に、ＯＬＥＤ発光が印加電圧に非線形的に依存するために多くの欠点を有し、ＯＬＥＤからの光出力はそれが通過する電流に比例するため、電流制御が好ましい。図３ｂ（図３ａと類似の要素は類似の参照番号で示される）は、電流制御を導入する図３ａの回路の変形例を示す。より具体的には、定電流源１６６で設定される（列）データライン上の電流は、薄膜トランジスタ（ＴＦＴ）１６０を通過する電流を「プログラムし」、この電流はトランジスタ１２２ａがオンのとき（整合した）トランジスタ１６０及び１５８は電流ミラーを形成するので、ＯＬＥＤ１５２を通過する電流を順番に設定する。図３ｃは、更なる変形回路を示すが、フォトダイオードを通過する電流を設定することによって、データライン中の電流が（画素駆動回路が選択されるとき）ＯＬＥＤからの光出力をプログラムするように、ＴＦＴ１６０がフォトダイオード１６２に置き換えられている。

出願人の出願であるＷＯ０３／０３８７９０から取った図３ｄは、電流制御画素駆動回路の他の例を示す。この回路において、定電流源１６６、例えば、参照電流シンクを使用してＯＬＥＤ駆動トランジスタ１５８のドレインソース電流を設定することにより、及びこのドレイン−ソース電流に必要とされる駆動トランジスタゲート電圧を記憶することにより、ＯＬＥＤ１５２を通過する電流は設定される。したがって、ＯＬＥＤ１５２の輝度は参照電流シンク１６６に流れ込む電流Ｉ_colによって決定される。この電流Ｉ_colは、好ましくは調整可能であり、画素がアドレス指定されるために望ましく設定される。加えて、他のスイッチングトランジスタ１６４が駆動トランジスタ１５８とＯＬＥＤ１５２の間に接続される。一般的に、１つの電流シンク１６６が各列データラインに供給される。図３ｅは図３ｄの回路の変形例を示す。

電流駆動アクティブマトリックス画素回路によって共有される問題は、しばしば見られることであるが、特に大きなディスプレイにおいて、画素「プログラム」電流が小さい漏電であり、及び／又はデータライン容量が支配的になり得る場合である。１つの解決策は、各画素駆動回路中に減衰電流ミラーを組み込むことであるが、これはスペースを要し、その容量をしのぐほど十分な利点が得られないおそれがある。

図４ａは、画素群のバッファー４００が、ディスプレイデータライン４０２に沿って規則的な間隔、例えば、１０画素毎に含まれるＯＬＥＤディスプレイ構造の模式図を示す。この群のバッファーは、図２に示される追加の回路１６としてディスプレイに物理的に組み込み得る。各群のバッファー４００は、好ましくは、例えば１／１０の電流減衰を起こすことにより、データライン容量の影響を１／１０に効果的に減少させる。各群のバッファー４００は一組の画素駆動回路４０４を駆動し、したがって、好ましくは、それが連結される群の画素と別々に又は同時に選択されるように、各群のバッファーは選択ラインを含む。

いくつかの好ましい実施態様において、各群のバッファー回路４００は、その回路が選択され得、ディスプレイデータライン４０２上に、ある値、特に、画素駆動回路をプログラムするための電流値を蓄積するように、キャパシタなどの記憶素子も有する。これにより、各画素駆動回路４０４のプログラム時間が増加し、データライン容量の効果をさらに一層低減することができる。例えば、データラインに沿った画素が１０群に分割される場合、画素「プログラム」時間の１０倍の増加が達成され、この例では、ノイズ源と容量に対して１００倍前後の利得を得ることができる。

図４ｂは、データラインに沿った画素のプログラムのタイミングを図示しており、画素のプログラム時間がいかに増加するかを示している。図４ｂの例において、それぞれ３つの画素を有する、画素の３つの群が存在する。データラインに沿った画素は、図４ｂのｙ軸上の表示に直線的に対応して表示されている。画素が書き込まれる順番は丸で示されている。ディスプレイのライン番号は図４ｂ中の横棒に示されている。したがって、群のバッファー４００は記憶素子を組み込むため、第１群のバッファーが書き込まれ、この中のデータは、データを群１の画素にもう一回書き込む時がくるまで保持し得る（その間に、群２及び３のバッファーが書き込まれる）ことが分かる。このようにして、実施例において、３つの群の画素があり、各画素のプログラムのための時間は３倍延長される。示されるように、バッファーは第一の休止期間の間に書き込まれ、連結された画素は次回の休止期間にプログラムされる。あるいは、画素及びその連結されたバッファーは同時に書き込まれてもよい。好ましい実施例において、図４ａで示されるバッファー及び画素選択ラインは、例えばコントローラー（図示しない）により、例えば、画素１選択ラインが図４ｂ中の画素１バーで示される期間中アクティブであるように、図４ｂで示されるタイミング図に従って駆動される。

図４ｃは、群のバッファー４００を実装するために使用できるセレクトライン及び記憶素子を有する減衰電流ミラー回路の例を図示する。減衰は、示されるように、電流ミラーの２つのトランジスタの相対的な大きさを制御することによって図４ｃの回路において達成される。

図５ａ〜５ｃを参照すると、図２で示されるタイプのディスプレイ中に含み得る追加の回路の他の例を示す。図５ａは、セレクトラインにより選択され、連結されたデータライン上に光感知信号を提供するフォトダイオードを示す。図５ｂは、フォトダイオードに平行にキャパシタが含まれる、この回路の変形例を示す。作動時には、図５ｂの回路において、電圧がキャパシタ及びフォトダイオードに書き込まれ、次いで、その後の時点でこれを読み出すことにより、電圧の変化を決め得るが、この変化は、フォトダイオードによるキャパシタの放電の程度、すなわちフォトダイオードが受けた光（の総量）に依存する。

図５ｃは、ＴＦＴがディスプレイのカソードラインに接続されるソース／ドレイン接続の１つを有する接触センサー回路の単純な例を示し（図１ｃと比較）、この図においては、カソードがディスプレイの正面に向かっていることが分かる。図５ｃのＴＦＴが選択されると、例えば、図示されるように、カソードラインと使用者の指の間の容量を検出するために、この回路が使用され得る。

本発明の実施態様は上面発光型アクティブマトリックスＯＬＥＤ構造に関して説明されてきたが、この技術は、例えば、同様のＰＶ構造にも応用できる。他の多くの有効な代替構造が、疑いなく当業者には想起されよう。本発明は、記載された実施態様に限定されるものではなく、本明細書に添付された特許請求の範囲の精神及び範囲に入る当業者に自明な改変も含むものと理解されよう。

底面発光型ＯＬＥＤディスプレイの模式図を示す。上面発光型ＯＬＥＤディスプレイの模式図を示す。上面発光型アクティブマトリックスＯＬＥＤディスプレイ１００の鉛直断面図を示す。本発明の上面発光型アクティブマトリックスＯＬＥＤディスプレイの実施例を示す。アクティブマトリックス画素駆動回路の例を示す。アクティブマトリックス画素駆動回路の例を示す。アクティブマトリックス画素駆動回路の例を示す。アクティブマトリックス画素駆動回路の例を示す。アクティブマトリックス画素駆動回路の例を示す。図２の上面発光型ＯＬＥＤディスプレイのための駆動信号バッファー回路構造を示す。図４ａの構造のための駆動信号タイミング図を示す。図４ａの構造に使用するために記憶素子を含む、選択可能な減衰電流ミラー回路を示す。図２に示されるアクティブマトリックス上面発光型ＯＬＥＤディスプレイの実施態様に使用するための光センサー回路の第１の例を示す。図２に示されるアクティブマトリックス上面発光型ＯＬＥＤディスプレイの実施態様に使用するための光センサー回路の第２の例を示す。図２に示されるアクティブマトリックス上面発光型ＯＬＥＤディスプレイの実施態様に使用するための接触センサー回路の例を示す。

１０基板
１２駆動回路
１４ＯＬＥＤ画素
１６追加の回路
１００上面発光型アクティブマトリックスＯＬＥＤディスプレイ
１０２プラスチック基板
１０４絶縁層
１０６アノード層
１０８ＯＬＥＤ材料
１０８ａ正孔輸送層
１０８ｂ電子発光層
１１０カソード
１１２バンク
１２０キャパシタ
１２２制御トランジスタ
１２２ａトランジスタ
１２４行選択ライン
１２６列データライン
１５０ＯＬＥＤアクティブマトリックス画素回路
１５２接地ライン
１５４電力ライン
１５８駆動トランジスタ
１５９ゲートノード
１６０トランジスタ
１６２フォトダイオード
１６４スイッチングトランジスタ
１６６参照電流シンク
４００画素群のバッファー
４０２ディスプレイデータライン
４０４一組の画素駆動回路

Claims

アクティブマトリックス有機電気光学装置であって、前記装置は、複数の画素を有し、前記各画素のための画素インターフェース回路及び前記画素インターフェース回路を覆う有機材料を有する基板から構成され、前記装置は、前記装置のある区域の少なくとも一部上では、前記画素の少なくとも一つの下の領域が前記画素インターフェース回路によって完全に占められないように、前記画素インターフェース回路が前記画素に関してずれて配列されるように構成されており、前記装置の追加の回路が、前記画素インターフェース回路によって完全に占められていない領域において作製されている装置。
前記装置のある区域の少なくとも一部上では、一対の隣接する画素の下の領域が前記画素インターフェース回路によって完全に占められないように前記画素インターフェース回路が前記画素に関してずれて配列されるように構成されている、請求項１に記載の有機電気光学装置。
前記追加の回路は少なくとも１つの半導体装置を含む、請求項１又は２に記載の有機電気光学装置。
前記領域は、前記ディスプレイのある区域を横断して規則的な間隔で供給されている、請求項１ないし３のいずれかに記載の有機電気光学装置。
前記追加の回路は、前記画素の一群に対してインターフェースを提供する共用インターフェース回路から構成される、請求項１ないし４のいずれかに記載の有機電気光学装置。
前記共用インターフェース回路は、信号再生回路から構成される、請求項５に記載の有機電気光学装置。
前記共用インターフェース回路は、減衰電流ミラーを含む、請求項５又は６に記載の有機電気光学装置。
前記追加の回路は、前記追加の回路が連結される画素の一群のために駆動回路をセレクト又はイネーブルするセレクト又はイネーブル回路を含む、請求項１ないし７のいずれかに記載の有機電気光学装置。
前記追加の回路は記憶素子を含む、請求項１ないし８のいずれかに記載の有機電気光学装置。
前記追加の回路は光又は接触センサーから構成される、請求項１ないし９のいずれかに記載の有機電気光学装置。
接触感知ディスプレイを含む、請求項１０に記載の有機電気光学装置。
前記装置は、上面発光型アクティブマトリックスＯＬＥＤ構造から構成され、前記画素インターフェース回路は、画素駆動回路から構成され、前記有機材料は、前記画素駆動回路上のＯＬＥＤ材料から構成され、これにより前記構造は上面から光を放射するように構成されている、請求項１ないし１１のいずれかに記載の有機電気光学装置。
画素ディスプレイを駆動する方法であって、前記ディスプレイは画素にディスプレイデータを書き込むためのデータラインをそれぞれ有する複数のアクティブマトリックス画素を有し、前記データラインは前記ディスプレイの複数の画素を駆動するために共用され、前記共用データラインによって駆動される画素は各群に割り当てられ、各群は、複数の画素を含み、前記共用データラインから画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために、前記共用データライン及び前記群の各画素に結合されたそれぞれの群データ駆動回路を有し、
前記各群の第一の画素を順番に駆動する工程、及び
次いで前記各群の第二の画素を順番に駆動する工程を含む方法。
前記共用データラインによって駆動されるほぼ全部の前記画素を駆動するために、前記駆動を前記各群の第三の画素及び後続の各画素に対して順番に繰り返す工程をさらに含む、請求項１３に記載の方法。
前記共用データラインは、前記ディスプレイの行又は列データラインから構成される、請求項１３又は１４に記載の方法。
前記駆動は、前記群のそれぞれの群データ駆動回路を使用して、前記群の駆動される画素のための駆動信号を蓄積する工程から構成される、請求項１３、１４又は１５に記載の方法。
画素の前記駆動は、前記群データ駆動回路を使用して前記共用データライン上に駆動信号をバッファーする工程、及び前記バッファーされた駆動信号で前記画素を駆動する工程を含む、請求項１３ないし１６のいずれかに記載の方法。
前記駆動信号は電流駆動信号から構成され、各前記画素は連結された電流駆動回路を有し、前記バッファーする工程は、減少した電流駆動信号を前記画素電流駆動回路に供給するために、前記電流駆動信号のレベルを減少させる工程を含む、請求項１７に記載の方法。
前記バッファーする工程は、前記電流駆動信号の前記レベルを減衰させるために、電流ミラー回路を使用する工程を含む、請求項１８に記載の方法。
前記群データ駆動回路によって駆動される群中の画素に隣接させて、前記群データ駆動回路を配置する工程をさらに含む、請求項１３ないし１９のいずれか一項に記載の方法。
前記アクティブマトリックス画素はアクティブマトリックス駆動回路を有し、前記群の画素のための前記アクティブマトリックス駆動回路は、前記群データ駆動回路が前記群の画素のための前記アクティブマトリックス回路に沿って前記ディスプレイ中に含まれることを可能にするように位置変えされる、請求項１３ないし２０のいずれか一項に記載の方法。
前記ディスプレイはフラットパネルディスプレイから構成される、請求項１３ないし２１のいずれか一項に記載の方法。
前記ディスプレイは上面発光型アクティブマトリックスＯＬＥＤディスプレイから構成される、請求項１３ないし２２のいずれか一項に記載の方法。
画素ディスプレイであって、前記ディスプレイは、ディスプレイデータを前記画素に書き込むためのデータラインをそれぞれ有する複数のアクティブマトリックス画素を有し、前記データラインは、前記ディスプレイの複数の画素を駆動するために共用され、前記共用データラインにより駆動される画素は、各群に割り当てられ、各群は、複数の画素から構成され、前記共用データラインから画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために、前記共用データライン及び前記群の各画素に結合されるそれぞれの群データ駆動回路を有する画素ディスプレイ。
前記ディスプレイはフラットパネルディスプレイから構成される、請求項２４に記載のディスプレイ。
前記ディスプレイは上面発光型アクティブマトリックス電子発光ディスプレイから構成される、請求項２４又は２５に記載のディスプレイ。
前記アクティブマトリックス画素はアクティブマトリックス駆動回路を有し、前記群の画素のための前記アクティブマトリックス駆動回路は、前記群データ駆動回路が前記群の画素のための前記アクティブマトリックス回路に沿って前記ディスプレイ中に含まれることを可能にするように位置変えされている、請求項２４、２５又は２６に記載のディスプレイ。