JP2009532805A - バーチャル・ビュー回路図エディタ - Google Patents
バーチャル・ビュー回路図エディタ Download PDFInfo
- Publication number
- JP2009532805A JP2009532805A JP2009504202A JP2009504202A JP2009532805A JP 2009532805 A JP2009532805 A JP 2009532805A JP 2009504202 A JP2009504202 A JP 2009504202A JP 2009504202 A JP2009504202 A JP 2009504202A JP 2009532805 A JP2009532805 A JP 2009532805A
- Authority
- JP
- Japan
- Prior art keywords
- elements
- cad
- page
- display
- pages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/12—Symbolic schematics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Processing Or Creating Images (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【解決手段】ユーザーの要求に応じて、バーチャル・ビュー回路図エディタはCADデータベースから要素を選択し、要素間の接続状態を判定し、一つのディスプレイ上に要素を描画する。バーチャル・ビューはシステム内において後で再利用するため、生成、保存することができる。
【選択図】図6
Description
120 回路図エディタ
121 画像描画エンジン
122 入力コントローラ
130 ディスプレイ
140 ユーザー入力
310 信号
610 CADデータベース
620 バーチャル・ビュー回路図エディタ(VVSE)
621 画像描画エンジン
622 入力コントローラ
623 バーチャル・ビューコントローラ
630 ディスプレイ
650 基準
660 ユーザー入力
710 CADデータベース
720 動的オブジェクト・バーチャル・ビューデータベース
730 VVSE
731 画像描画エンジン
732 入力コントローラ
733 バーチャル・ビューコントローラ
740 ディスプレイ
750 基準
760 ユーザー入力
1001 ページ
1002 ページ
1003 ページ
1004 ページ
1005 ページ
1006 ページ
1010 要素
1011 接続
1012 接続
1013 接続
1020 要素
1021 接続
1022 接続
1023 接続
1030 要素
1031 接続
1032 接続
1040 要素
1043 接続
1050 要素
1060 要素
1063 接続
1070 要素
1082 接続
1092 接続
Claims (25)
- ユーザーの要求に応じて、複数のページから成るCAD回路図を表すコンピュータ・ファイルから複数のページを選択する工程と、
前記選択された各ページについて、前記複数のページに保存された要素および要素間の接続を選択する工程と、
前記要素間のバーチャル接続を生成する工程と、
前記要素と前記バーチャル接続を一つのディスプレイ上に描画する工程とを含むことを特徴とする方法。 - 前記ページはページ間の相互接続端子を規定することを特徴とする請求項1に記載の方法。
- 前記複数の要素、または前記要素間の関係、または、その両方を動的オブジェクト・バーチャル・ビュー・データベースに保存する工程を更に含むことを特徴とする請求項1に記載の方法。
- 前記要素を選択する工程は、
少なくとも一つの第一の要素を選択する工程と、
前記選択された第一の要素に基準を適用する工程と、
前記第一の要素に適用された基準に基づき他の要素を選択する工程とを含むことを特徴とする請求項1に記載の方法。 - 前記少なくとも一つの第一の要素はネットであることを特徴とする請求項4に記載の方法。
- 前記少なくとも一つの第一の要素は部品であることを特徴とする請求項4に記載の方法。
- 前記少なくとも一つの第一の要素はページであることを特徴とする請求項4に記載の方法。
- 前記基準はユーザーにより定義されることを特徴とする請求項4に記載の方法。
- 前記少なくとも一つの第一の要素は基準に基づき選択されることを特徴とする請求項4に記載の方法。
- CAD図面の要素の選択に応じて、複数のページから成るCAD回路図から前記要素が存在するページを選択する工程と、
コンピュータ・ディスプレイ上の一つの共通描画図に、前記要素が存在する前記選択されたページの一部を組み入れる工程と、
前記ディスプレイ上の前記要素のページ間相互接続を描画する工程とを含むことを特徴とする方法。 - 要求に応じて、前記回路図中に示される前記要素のシミュレーションを行う工程を更に含むことを特徴とする請求項10に記載の方法。
- 前記回路図はバーチャル・ビューを備えることを特徴とする請求項11に記載の方法。
- CADデータベースに保存された要素を表示する方法であって、
要素を表示させる要求に応じて、前記要素が保存されたページを選択する工程と、
前記選択されたページの一部をユーザーに表示する工程とを含み、
前記選択されたページの一部を圧縮して前記選択された要素が存在する前記選択されたページの範囲のみ表示することを特徴とする方法。 - プロセッサ上で実行するためのプログラム命令を含む機械読み込み可能な媒体であって、
前記プログラム命令は、前記プロセッサにより実行される時、前記プロセッサに、
ユーザーの要求に応じて、CADデータベースから複数のページを選択する工程と、
選択された各ページについて、前記複数のページに保存された要素および要素間の接続を選択する工程と、
前記要素間のバーチャル接続を生成する工程と、
前記要素と前記バーチャル接続を一つのディスプレイ上に描画する工程とを実行させることを特徴とする機械読み込み可能な媒体。 - 前記選択された要素または前記バーチャル接続、または、その両方を動的オブジェクト・バーチャル・ビュー・データベースに保存する工程を更に含むことを特徴とする請求項14に記載の機械読み込み可能な媒体。
- 前記要素と前記接続を選択する前記工程は、基準を適用する工程を更に含むことを特徴とする請求項14に記載の機械読み込み可能な媒体。
- 要求に応じて、前記サブシステムのシミュレーションを行う工程を更に含むことを特徴とする請求項14に記載の機械読み込み可能な媒体。
- CAD図面の要素を表示するためのグラフィカル・ユーザーインターフェースであって、
CAD要素のバーチャル・ビューを表示する第一のインターフェースと、
前記第一のインターフェースの前記バーチャル・ビューに表示させるために選択可能なCAD要素のリストを表示する第二のインターフェースとを含むことを特徴とするグラフィカル・ユーザーインターフェース。 - 前記第一のインターフェースは更に前記サブシステムのシミュレーションを表示することを特徴とする請求項18に記載のグラフィカル・ユーザーインターフェース。
- バージョン情報と追跡情報を表示するための第三のインターフェースを更に含むことを特徴とする請求項18に記載のグラフィカル・ユーザーインターフェース。
- 前記第一のインターフェースは無限作画領域を含むことを特徴とする請求項18に記載のグラフィカル・ユーザーインターフェース。
- CAD回路図を生成する方法であって、
グラフィカル・ユーザーインターフェースを介して作業スペースに入力されたユーザーの指示に応じてCAD回路図を生成する工程と、
ユーザーの指示に応じて、前記作業スペースをページに解析し、前記回路図の各部分を前記ページに渡って分配する工程と、
ページ境界に合わせて各ページの回路図要素を配列する工程と、
前記回路図をページ・ベースのシステムで保存する工程とを含むことを特徴とする方法。 - CAD図面要素を保存するためのメモリと、
前記メモリと通信するプロセッサとを含むシステムであって、
前記プロセッサは、
前記CAD図面要素をディスプレイ上に描画し、
直接接続が存在しない要素間の接続のバーチャル接続を確立し、
前記要素間のバーチャル接続を描画することを特徴とするシステム。 - 前記プロセッサは更に直接接続が存在する要素間の接続の直接接続を描画することを特徴とする請求項23に記載のシステム。
- 前記プロセッサは更に前記要素についての修正の記録と追跡情報の再表示を行うことを特徴とする請求項23に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/395,290 US7990375B2 (en) | 2006-04-03 | 2006-04-03 | Virtual view schematic editor |
PCT/US2007/007414 WO2008036116A2 (en) | 2006-04-03 | 2007-03-26 | Virtual view schematic editor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009532805A true JP2009532805A (ja) | 2009-09-10 |
Family
ID=38558196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504202A Pending JP2009532805A (ja) | 2006-04-03 | 2007-03-26 | バーチャル・ビュー回路図エディタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7990375B2 (ja) |
EP (1) | EP2002400A4 (ja) |
JP (1) | JP2009532805A (ja) |
WO (1) | WO2008036116A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9729843B1 (en) | 2007-03-16 | 2017-08-08 | The Mathworks, Inc. | Enriched video for a technical computing environment |
US8005812B1 (en) | 2007-03-16 | 2011-08-23 | The Mathworks, Inc. | Collaborative modeling environment |
US20090064075A1 (en) * | 2007-08-28 | 2009-03-05 | International Business Machines Corporation | Systems, methods and computer products for schematic editor mulit-window enhancement of hierarchical integrated circuit design |
US20090204912A1 (en) * | 2008-02-08 | 2009-08-13 | Microsoft Corporation | Geneeral purpose infinite display canvas |
US8676559B2 (en) * | 2009-09-24 | 2014-03-18 | International Business Machines Corporation | System and method for providing efficient schematic review |
US8880843B2 (en) | 2010-02-10 | 2014-11-04 | International Business Machines Corporation | Providing redundancy in a virtualized storage system for a computer system |
WO2013020297A1 (en) | 2011-08-11 | 2013-02-14 | Autodesk, Inc. | Configurable business rules |
KR101773102B1 (ko) | 2011-09-14 | 2017-08-31 | 한국전자통신연구원 | 컴포넌트 기반 로봇 응용 소프트웨어 개발에서의 가상 컴포넌트를 이용한 컴포넌트 조합 장치 및 방법과 이에 관련된 프로그램의 기록매체 |
US9223915B1 (en) | 2014-08-05 | 2015-12-29 | Cadence Design Systems, Inc. | Method, system, and computer program product for checking, verifying, or testing a multi-fabric electronic design spanning across multiple design fabrics |
US9881119B1 (en) | 2015-06-29 | 2018-01-30 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for constructing a simulation schematic of an electronic design across multiple design fabrics |
US9881120B1 (en) | 2015-09-30 | 2018-01-30 | Cadence Design Systems, Inc. | Method, system, and computer program product for implementing a multi-fabric mixed-signal design spanning across multiple design fabrics with electrical and thermal analysis awareness |
US10339246B2 (en) * | 2016-05-26 | 2019-07-02 | Synopsys, Inc. | Schematic overlay for design and verification |
US9934354B1 (en) | 2016-06-30 | 2018-04-03 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing a layout-driven, multi-fabric schematic design |
US10055808B1 (en) * | 2017-01-23 | 2018-08-21 | Kinetica Db, Inc. | Distributed and parallelized visualization framework |
US11010986B2 (en) * | 2018-08-30 | 2021-05-18 | Apple Inc. | Virtual object kit |
IT201900000625A1 (it) * | 2019-01-15 | 2020-07-15 | Texa Spa | Metodo di redazione di schemi elettrici |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01233568A (ja) * | 1988-03-14 | 1989-09-19 | Mitsubishi Electric Corp | 図面データ表示方式 |
JPH02271472A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | 論理回路図面修正方式 |
JPH03235177A (ja) * | 1990-02-13 | 1991-10-21 | Hitachi Ltd | ネット表示型論理図面入力システム |
JPH04205170A (ja) * | 1990-11-30 | 1992-07-27 | Hitachi Ltd | 図面管理装置 |
JPH0589201A (ja) * | 1991-09-26 | 1993-04-09 | Toshiba Corp | 設計支援装置 |
JPH05108742A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | 回路図入力システム |
JPH0997272A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | 回路設計支援方法およびその装置 |
US20020018583A1 (en) * | 2000-08-09 | 2002-02-14 | Semiconductor Insights Inc. | Advanced schematic editor |
JP2003022294A (ja) * | 2001-07-05 | 2003-01-24 | Fujitsu Ltd | 論理図エントリ装置 |
US20030097372A1 (en) * | 2001-11-20 | 2003-05-22 | Cynthia Bertini | Method and system for managing electrical schematic data |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278769A (en) * | 1991-04-12 | 1994-01-11 | Lsi Logic Corporation | Automatic logic model generation from schematic data base |
US7110929B1 (en) * | 1999-11-12 | 2006-09-19 | Intusoft | System and method of providing additional circuit analysis using simulation templates |
AU2001253711A1 (en) * | 2000-04-21 | 2001-11-07 | Ktest International, Llc | Apparatus and method for validating wiring diagrams and creating wire lists |
GB2368667B (en) * | 2000-06-08 | 2002-09-18 | Sgs Thomson Microelectronics | Method and system for identifying inaccurate models |
CA2315456C (en) * | 2000-08-09 | 2009-10-13 | Semiconductor Insights Inc. | Schematic organization tool |
US7246328B2 (en) * | 2001-03-29 | 2007-07-17 | The Boeing Company | Method, computer program product, and system for performing automated linking between sheets of a drawing set |
US6848090B2 (en) * | 2001-12-11 | 2005-01-25 | Cadence Design Systems, Inc. | Mechanism for recognizing and abstracting pre-charged latches and flip-flops |
US7231623B2 (en) * | 2004-09-30 | 2007-06-12 | Lsi Corporation | Netlist database |
-
2006
- 2006-04-03 US US11/395,290 patent/US7990375B2/en active Active
-
2007
- 2007-03-26 WO PCT/US2007/007414 patent/WO2008036116A2/en active Application Filing
- 2007-03-26 EP EP07861273.6A patent/EP2002400A4/en not_active Withdrawn
- 2007-03-26 JP JP2009504202A patent/JP2009532805A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01233568A (ja) * | 1988-03-14 | 1989-09-19 | Mitsubishi Electric Corp | 図面データ表示方式 |
JPH02271472A (ja) * | 1989-04-12 | 1990-11-06 | Nec Corp | 論理回路図面修正方式 |
JPH03235177A (ja) * | 1990-02-13 | 1991-10-21 | Hitachi Ltd | ネット表示型論理図面入力システム |
JPH04205170A (ja) * | 1990-11-30 | 1992-07-27 | Hitachi Ltd | 図面管理装置 |
JPH0589201A (ja) * | 1991-09-26 | 1993-04-09 | Toshiba Corp | 設計支援装置 |
JPH05108742A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | 回路図入力システム |
JPH0997272A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | 回路設計支援方法およびその装置 |
US20020018583A1 (en) * | 2000-08-09 | 2002-02-14 | Semiconductor Insights Inc. | Advanced schematic editor |
JP2003022294A (ja) * | 2001-07-05 | 2003-01-24 | Fujitsu Ltd | 論理図エントリ装置 |
US20030097372A1 (en) * | 2001-11-20 | 2003-05-22 | Cynthia Bertini | Method and system for managing electrical schematic data |
Also Published As
Publication number | Publication date |
---|---|
EP2002400A2 (en) | 2008-12-17 |
WO2008036116A2 (en) | 2008-03-27 |
US7990375B2 (en) | 2011-08-02 |
WO2008036116A3 (en) | 2008-07-31 |
EP2002400A4 (en) | 2014-10-15 |
US20070229537A1 (en) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009532805A (ja) | バーチャル・ビュー回路図エディタ | |
JP3027009B2 (ja) | 設計取り込みシステム | |
US6366874B1 (en) | System and method for browsing graphically an electronic design based on a hardware description language specification | |
US6049827A (en) | Network management tool for causing network equipment to display information of a network relevant to the network equipment | |
CN114035773B (zh) | 一种基于配置的低代码开发表单方法、系统及装置 | |
US6289489B1 (en) | Method and apparatus for automatically cross-referencing graphical objects and HDL statements | |
EP2293160A1 (en) | Methods and apparatus for modifying process control data | |
JPH05205012A (ja) | Cadデータ変更方法 | |
KR19990023315A (ko) | 링크 맵을 생성하기 위한 데이터 처리 시스템 및 방법 | |
WO2001082041A2 (en) | Displaying graphical information and user selected properties on a computer interface | |
JP2012069108A (ja) | データベースとインタラクションを行うcadシステムのセッション内のモデル化オブジェクトの設計 | |
JP2008217651A (ja) | 設計支援装置、設計支援方法、およびプログラム | |
JP4769687B2 (ja) | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム | |
US8024158B2 (en) | Management system and management method of CAD data used for a structural analysis | |
JP2002342696A (ja) | 帳票作成装置、帳票作成方法、プログラムおよび記憶媒体 | |
JPH09198392A (ja) | データ管理・出力方法及び該方法を備える電子ファイリングシステム | |
US7477251B2 (en) | System for acquiring profile information from three-dimensional profile data, its method and computer software program | |
JP2815738B2 (ja) | 会話型回路図エディタ | |
JP3444620B2 (ja) | ファイリングシステム装置 | |
JP2001051771A (ja) | 画像処理システム及び方法 | |
JPH08221265A (ja) | ソフトウエア開発支援装置 | |
JP2002056041A (ja) | ハードウェア記述言語階層情報反映方法 | |
JP2852162B2 (ja) | データベース管理装置 | |
JPH1083291A (ja) | 設計支援装置及び論理階層定義装置 | |
Huang et al. | Implementation and design of PVD: An interactive protocol specification and validation environment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120911 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121109 |