JP2009531666A - ノー・デット・タイム・データ・アクイジション - Google Patents

Abstract

測定装置用のノー・デット・タイム・アクイジション・システムであって、被観測電気信号を表すデジタル化信号を受けて、このデジタル化信号から高速デジタル・トリガ回路を用いてトリガ信号を生成するが、このトリガ信号はデジタル化信号内の全てのトリガ・イベントを含んでいる。

Description

本発明はデータ・アクイジション（取込み）に関し、特に、オシロスコープのような測定装置におけるノー・デット・タイム・データ・アクイジションに関する。

オシロスコープのような測定装置の「デッド・タイム（dead time）」とは、観測しようとする電気信号を表す波形を表示することによって、有効なトリガ・イベントに応答できない時間のことである。アナログ・オシロスコープでは、デッド・タイムは、例えば、陰極線管におけるビーム帰線（retrace）時間中に起きる。デジタル・オシロスコープでは、デッド・タイムは、装置が処理するタスクが多すぎて忙しい場合に起こる。つまり、装置が、先に取り込んだ波形をアクイジション・メモリから読み出し中でトリガを処理できなかったり、取り込んだデータを表示用の波形画像として描くのに忙しかったりする場合である。電子回路は、時として予想外の動作をすることがある。誤った動作は希なもので、数千回の正しい動作に１回起こる程度であったりする。動作の高速な回路は、標準的なオシロスコープでその対応する波形を表示できるよりも、大幅に速い速度で動作している。代表的なデジタル・オシロスコープでは、波形を処理及び描画するのに忙しい（busy：ビジー）ため、多くのトリガを無視している。回路の誤った動作を表す波形が欠落しているかもしれない、つまり、取り込んでいないかもしれない。オシロスコープのユーザは、誤った動作を見るために長い時間待たなくてはいけないかもしれない。誤った動作が明白に見えない場合でも、その波形の小さな断片がオシロスコープの表示上に描かれるので、オシロスコープのユーザは、回路が適切に動作しているとの確信を持てないかもしれない。基本的なデジタル・オシロスコープは、データをアクイジション・メモリに受け、アクイジション・メモリを読みながら取込み（アクイジション）をトリガ・イベントによって休止し、波形を描画する処理を行う構造を持っている。

望ましいことは、電気信号の波形を連続的に描画し、観測する電子回路に誤った動作がもしあれば、それを表示装置上に確実に描くようにすることである。

発明の抄録

したがって、本発明は、測定装置のための「ノー・デッド・タイム」データ・アクイジション・システムを提供するもので、観測する電気信号を表すデジタル化された信号を受けて、このデジタル化信号から高速デジタル・トリガ回路を用いてトリガ信号を生成するが、このトリガ信号は、デジタル化信号内の複数のトリガ・イベント全てを含んでいる。このデジタル化信号は、必要に応じて圧縮され、トリガ信号中の最初のトリガ・イベントの前に所定量のデータを確保するため、ＦＩＦＯ（先入れ先出し）バッファで一定時間遅延される。遅延されたデジタル化信号は、最初のトリガ・イベントの発生時に高速ラスタライザ又は描画（drawing）エンジンに送られ、波形画像が生成される。次に、この波形画像は、時間的に前の複数の波形画像や他の描画エンジンからの画像入力と組み合わせるため、表示バッファに送られる。表示バッファの内容は、表示更新レート（rate：速度）で表示装置に送られ、電気信号を表す複数の波形画像全てを合成したものが示される。２つ以上の波形画像を生成するため、測定装置の各入力チャンネルについて２つ以上の描画エンジンを用いても良く、各波形画像は、表示ウィンドウ内にある１つの特定トリガ位置に複数のトリガ・イベントのうちの１つを含んでいる。複数の波形画像は合成され、全てのトリガ・イベントを含む１つの合成波形画像が形成され、表示バッファ中の時間的に前の複数の波形画像や他の描画エンジンからの画像と組み合わせられるようになっている。
表示ウィンドウ内のいくつかのトリガ位置について、トリガ・イベントが欠落したかもしれないことを示す指標（Indicator：インジケータ）が用意される。また、トリガ・イベントがないときでも、信号内容の画像が表示装置に供給されるようにしても良い。

本発明の目的、効果や新規な点は、以下の詳細な記述を特許請求の範囲及び添付図面とともに読むことによって明らかとなろう。

図１を参照すると、デジタル・オシロスコープのような測定装置のためのデジタル・データ・アクイジション構造が示され、これは全ての有効なトリガ・イベントを表示できるようにする。「ノー・デッド・タイム」を可能にするには、後述のように、４つの要件がある。定義によれば、「ノー・デッド・タイム」とは、複数のトリガ・イベント全てが１つの表示画面上に示され、これら複数のトリガ・イベントに係る全ての波形画像が、１つの特定トリガ位置Ｔにおいて１つのトリガ・イベントを持つが、複数のトリガ・イベント全てを特定トリガ位置において表示する必要はない（又は望ましくはない）。

複数のトリガ・イベントが測定装置の全帯域に達するときであっても、全てのトリガ・イベントが検出されなければならないので、高速なトリガ認識が必要となる。各トリガ・イベントの認識に加えて、取り込んだデータに対する各トリガ・イベントの時間を計算しなければならない。従って、観測する信号はアナログ・デジタル変換回路（ＡＤＣ）１２でデジタル・データ・サンプルに変換されてデジタル化信号が生成され、このデジタル化信号は、同時継続出願である「改善されたデジタル・トリガ」と題する米国特許出願番号「代理人整理番号ＵＳ７７９１」に記述されているもののようなデジタル・トリガ回路１４に入力される。ここの記述ではデジタル的なトリガ生成について論ずるが、全てのトリガ・イベントを捕捉するアナログ・トリガ回路を用いても良い。

ＡＤＣ１２からのデジタル化信号は、データ圧縮回路１６にも入力され、信号の重要な特徴を何ら失うことなく記録の際のデータ容量が減少される。デジタル測定装置は、トリガ・イベントの前にデジタル化信号の一部分を描画できる必要がある。そこで、デジタル化信号をＦＩＦＯ（先入れ先出し）バッファ１８に入力することで遅延し、これによってトリガ・イベントより時間的に前の所定量のデータ、つまり、プリトリガ・データを蓄積できるようにする。同様なＦＩＦＯ１８は、米国特許番号５,７０６,２０３号「ＦＩＦＯメモリを用いてプリトリガ機能を容易に提供するための波形測定装置」に記載されている。ＦＩＦＯ１８がデジタル化信号を遅延するので、トリガ・イベントが検出された後に、描画すべき最初のデータがＦＩＦＯから波形描画エンジン２０に送られる。

ＦＩＦＯ１８の出力信号は、波形描画エンジン２０に直接送られるが、その中心には、同時継続出願である「高速ラスタラザ」と題する米国特許出願番号「代理人整理番号ＵＳ７９６１」に記述されているように、カスタム・メモリがある。カスタム・メモリ中の各ビットは、波形の白黒画像中の１つの画素に対応する。カスタム・メモリが内蔵されているので、最速描画レートでの１つのクロック周期中に、Ｎ列のワイドな波形画像をカスタム・メモリ中に描画できる。これによって、デジタル化信号のデータ・サンプルを取込むのと同じ速度で波形画像の描画が可能となる。

ノー・デッド・タイムで測定装置用の表示を生成する最後のステップでは、描画エンジン２０を２重にすることで、１つ以上の波形画像を同時に描画するようにしても良い。図２に示すように、シミュレートした波形画像は、表示上の特定トリガ位置に最初のトリガ・イベント（パルスで示される）があって、複数のトリガ・イベントが後に続くものとして示される。もし３つのトリガ・イベントしかなければ、第１表示フレームは、全てのトリガ・イベントが示されていて、その複数のトリガ・イベントの１つが特定トリガ位置にあるというノー・デッド・タイムの要件を満たす。しかし、第１フレームに含まれない第４のトリガ・イベントがある場合では、最後のトリガ・イベントを捕捉するために第２フレームが必要である。１つの描画エンジンが第１フレームの生成を終了して直ぐに描画エンジンを再始動すれば、複数のトリガ・イベント全てを表示画面上に生成するが、第２フレーム中には特定トリガ位置にトリガ・イベントがない、つまり、この波形画像は、トリガ・モード動作において通常許容されるものではない。もし描画エンジン２０が２つあれば、図３に示すように、第２の描画エンジンが第４のトリガ・イベントが特定トリガ位置にある波形画像を描画できる。第１の描画エンジンが上述した通りの第１フレームを描画し、第２の描画エンジンが部分的に重なる（overlapping：オーバーラップする）第１フレームを描画し、２つの描画エンジンの出力を図４に示すように合成することで、全てのトリガ・イベントが表示され、１つのトリガ・イベントが常に特定トリガ位置に配置される合成波形画像が生成される。この結果は、第２及び第３トリガ・イベントが２カ所となり、また、４つのトリガ・イベントしかないという事実は明確には示されない。しかし、もし波形ウィンドウをもっと長い時間をカバーするように広げられれば、４つのトリガ・イベントは１つの波形画像中に表示できる。

従って、好ましくは少なくとも２つの描画エンジン２０が用意され、一方の描画エンジンは、他方の描画エンジンが波形画像の後半に入るとすぐに、いつでも描画を開始できるようにする。第１描画エンジンの表示ウィンドウ（表示画面に対応）の右端を少し超えた１個のトリガ・イベントは、第２描画エンジンによって特定トリガ位置に表示される。特定トリガ位置が配置された位置の更に右側について、表示画面に全てのトリガ・イベントを表示するためには、更に追加の描画エンジンが必要かもしれない。同じチャンネルの多数の描画エンジンからの出力は、論理和（ＯＲ）機能２２によって合成され、他の画像描画エンジン２６の複数の出力及び表示バッファからの時間的に前の波形画像の組み合わせに加える形で、表示バッファ２４に入力される。

簡単のため図１には示さないが、複数チャンネルを有する測定装置については、ＡＤＣ１２、データ圧縮回路１６、ＦＩＦＯ１８及び描画エンジン２０を重複させることにより、２以上のチャンネルを同時に描画できるようにしても良い。表示バッファ２４からの出力は、表示装置２８に表示更新レートで供給される。

上述したアーキテクチャは、通常であれば、複数のトリガ・イベント全てを表示装置２８上に描画することを可能にするものだが、条件によってはこのアーキテクチャでは複数のトリガ・イベント全てを描画できないことがある。例えば、ユーザがトリガ位置（トリガが表示されるべき表示装置２８上の水平位置）を、表示装置の右側へ動かすかもしれない。複数のトリガ・イベントがあまりに速ければ、中には表示されないトリガ・イベントがあるかもしれない。全ての描画エンジンがビジー（Busy）でありながら、それでもトリガ・イベントがデジタル・トリガ回路１４で検出されるときには、欠落トリガ（missed trigger）指標（Indicator：インジケータ）を設定しても良い。欠落トリガ指標が設定されないときには、１００％ライブ（Live:本物）指標を表示装置２８上に示し、全てのトリガが表示されていることをユーザに保証しても良い。

また、トリガが発生せず、よって表示装置２８に何の波形も描画されない期間もある。こうした期間にある信号についてユーザにフィードバックするため、トリガ・イベントが何も発生しないときは、信号の活動状態を示すため、表示装置２８の一端に棒グラフを表示するようにしても良い。この棒グラフは、表示装置２８上に示される活動状態の概要を示しても良い。波形の表示方法については、同時継続出願である「波形圧縮及び表示」と題する米国特許出願番号「代理人整理番号ＵＳ７７９２」に記述されている。

デジタル化信号に行うデータ圧縮の種類に応じて、データ圧縮回路からのデータを、より広いデータ幅に結合するため、データ圧縮回路１６及びＦＩＦＯ１８の間にパッカー（packer：梱包装置）３０を設けても良い。同時に、デジタル化信号を取り戻す（recover）ため、ＦＩＦＯ１８及び描画エンジン２０の間にアンパッカー（unpacker：荷ほどき装置）３２を設けても良い。アンパッカー３２には、必要に応じて、補間機能を設けても良い。コントローラ３４は、デジタル・トリガ回路１４からトリガ・イベントを受け、描画エンジン２０の動作を制御して、プリトリガ及びポストトリガのデータが含まれるとともに、トリガ位置が正確に配置されることが確実に行われるようにする。

このように本発明は、信号をデジタル化し、高速なデジタル・トリガ回路を用いてデジタル化信号から測定装置の帯域幅内の全てのトリガ・イベントを検出し、ＦＩＦＯを用いてプリトリガ量だけデジタル化信号を遅延し、カスタム描画エンジンを用いてクロック周期毎に波形のＮ列の広い部分を描画し、２重のバッファを用いることによって、電気信号の「ノー・デッド・タイム」アクイジション（取込み）を提供するので、１つ以上の波形を同時に描画でき、合成したときに、全てのトリガ・イベントが確実に表示される。

図１は、本発明による「ノー・デッド・タイム」データ・アクイジションのブロック図である。 図２は、本発明による複数のトリガ・イベントを含む波形画像の画像表示図である。 図３は、本発明による第２描画エンジンを用いた波形画像の一部分の画像表示図である。 図４は、本発明による複数の描画エンジンで形成された合成波形画像の画像表示図である。

Claims (11)

1. 被観測電気信号内の全てのトリガ・イベントを認識してトリガ信号を生成する手段と、
   上記トリガ信号中の最初のトリガ・イベントの前に上記電気信号を表すデジタル化信号を所定時間遅延する手段と、
   表示ウィンドウ内に全ての上記トリガ・イベントを含み、上記デジタル化信号を表す波形をリアルタイムで描画する手段と
   を具えるノー・デット・タイム・アクイジション装置。
2. 上記描画手段が、
   上記表示ウィンドウ内の特定トリガ位置に上記トリガ・イベントの１つを夫々有し、上記トリガ・イベントを伴う複数の波形画像を描画する手段と、
   複数の上記波形画像を合成し、上記デジタル化信号を表す上記波形を生成する手段と
   を有する請求項１記載の装置。
3. 上記表示ウィンドウ内のいくつかの特定トリガ位置に生じた欠落トリガ・イベントを示す手段を更に具える請求項１記載の装置。
4. 上記トリガ・イベントが生じないとき、デジタル化信号についての信号活動状態を表示する手段を更に具える請求項１記載の装置。
5. 被観測電気信号を入力信号とし、上記電気信号内の全てのトリガ・イベントを含むトリガ信号を出力信号として生成する高速トリガ生成器と、
   上記電気信号を表すデジタル化信号からのデジタル・データを入力として受けて、遅延デジタル・データを出力として供給し、上記トリガ信号中の最初のトリガ・イベントより前に所定量のデジタル・データが受けられることを確実にするバッファと、
   上記遅延デジタル・データを入力として受けて、上記電気信号を画像として表した波形画像を出力として生成する高速ラスタライザと
   を具えるノー・デット・タイム・データ・アクイジションのための装置。
6. 上記デジタル化信号を入力とし、上記デジタル・データを出力とし、上記電気信号のいかなる重要な特徴も失うことなく記録のためのデータ量を減少させるデータ圧縮器を更に具える請求項５記載の装置。
7. 上記高速ラスタライザが、
   夫々が上記遅延デジタル・データを入力として受けて、表示ウィンドウ内の特定トリガ位置に上記トリガ・イベントの１つを有する単一波形画像を出力として供給する複数の描画エンジンと、
   複数の上記単一波形画像を合成し、全ての上記トリガ・イベントを含む合成波形画像を上記高速ラスタライザの波形画像出力として形成する手段と
   を有する請求項５記載の装置。
8. 被観測電気信号内の全てのトリガ・イベントを認識してトリガ信号を生成するステップと、
   上記電気信号を表すデジタル化信号を上記トリガ信号中の最初のトリガ・イベントの前に所定時間遅延するステップと、
   表示ウィンドウ内の全ての上記トリガ・イベントを含む上記デジタル化信号を表す波形をリアルタイムで描画するステップと
   を具えるノー・デット・タイム・アクイジションの方法。
9. 上記描画ステップが、
   上記表示ウィンドウ内の特定トリガ位置に上記トリガ・イベントの１つを夫々有し、上記トリガ・イベントを伴う複数の波形画像を描画するステップと、
   複数の上記波形画像を合成し、上記デジタル化信号を表す上記波形を生成するステップと
   を有する請求項８記載の方法。
10. 上記表示ウィンドウ内のいくつかの特定トリガ位置に生じる欠落したトリガ・イベントを示すステップを更に具える請求項８記載の方法。
11. 上記トリガ・イベントが生じないとき、上記デジタル化信号についての信号活動状態を表示するステップを更に具える請求項８記載の方法。

Images