JP2009527813A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009527813A5 JP2009527813A5 JP2008555369A JP2008555369A JP2009527813A5 JP 2009527813 A5 JP2009527813 A5 JP 2009527813A5 JP 2008555369 A JP2008555369 A JP 2008555369A JP 2008555369 A JP2008555369 A JP 2008555369A JP 2009527813 A5 JP2009527813 A5 JP 2009527813A5
- Authority
- JP
- Japan
- Prior art keywords
- computer
- sequencer
- external entity
- instruction
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001960 triggered Effects 0.000 claims 3
Claims (28)
- 命令エリアからの複数の命令を実行するプロセッサと、
前記複数の命令のうちの現在実行されている命令から次の命令に前進するためにパルスを供給するシーケンサと
を含み、前記複数の命令の各々は、ビットがセットされているときに前記シーケンサがアクションにトリガされるように前記シーケンサに入力を供給する前記ビットを含む
ことを特徴とするコンピュータ。 - 前記ビットは、前記ビットが「1」のときにセットされている
ことを特徴とする請求項1に記載のコンピュータ。 - 前記複数の命令は、より大きい命令ワードの一部である
ことを特徴とする請求項1に記載のコンピュータ。 - 前記シーケンサに入力を供給する前記ビットがセットされていないときに、前記シーケンサは、アクションにトリガされない
ことを特徴とする請求項1に記載のコンピュータ。 - 前記シーケンサに入力を供給する前記ビットがセットされていないときに、第1の通信状況信号線は、前記コンピュータと第2のコンピュータとの間でセットされる
ことを特徴とする請求項4に記載のコンピュータ。 - 前記第1の通信状況信号線は、書込信号線である
ことを特徴とする請求項5に記載のコンピュータ。 - 前記第1の通信状況信号線は、読取信号線である
ことを特徴とする請求項5に記載のコンピュータ。 - 第2の通信状況信号線がセットされているときに、データは、前記コンピュータと前記第2のコンピュータとの間で転送される
ことを特徴とする請求項5に記載のコンピュータ。 - データは、前記コンピュータから前記第2のコンピュータに転送される
ことを特徴とする請求項8に記載のコンピュータ。 - 前記データは、命令を含む
ことを特徴とする請求項8に記載のコンピュータ。 - 前記第2の通信状況信号線がセットされているときに、入力は、前記シーケンサがアクションにトリガされるように前記シーケンサに供給される
ことを特徴とする請求項8に記載のコンピュータ。 - コンピュータにその電力消費を一時的に減少させる方法であって、
(a)前記コンピュータに、外部実体との通信が試みられるときに動作を停止させることと、
(b)前記コンピュータに、前記外部実体との前記通信の完了が肯定応答されるときに動作を再開させることと
を含むことを特徴とする方法。 - 前記外部実体は、別のコンピュータである
ことを特徴とする請求項12に記載の方法。 - 前記コンピュータと前記外部実体との両方は、単一のチップ上にある
ことを特徴とする請求項12に記載の方法。 - 前記コンピュータが動作を停止するときに、前記コンピュータは、前記コンピュータと前記外部実体との間の第1の状況信号線の状況も変更する
ことを特徴とする請求項12に記載の方法。 - 前記コンピュータと前記外部実体との間に2つの通信状況信号線が存在し、
前記外部実体との通信は、前記2つの通信状況信号線の各々が同一の状況にセットされるときに肯定応答される
ことを特徴とする請求項12に記載の方法。 - 前記コンピュータ動作が停止しているときに、前記コンピュータと前記外部実体との間の2つの状況信号線のうちの第1の状況信号線は、セットされ、
前記2つの状況信号線のうちの第2の状況信号線がセットされているときに、データは、通信され、その後、前記コンピュータの動作は、再開される
ことを特徴とする請求項12に記載の方法。 - シーケンサは、複数の命令のそれぞれの実行を引き起こすためにパルスを作り、
そのようなパルスは、前記外部実体との前記通信が試みられるときに即座に作られない
ことを特徴とする請求項12に記載の方法。 - 前記外部実体との前記通信の完了が肯定応答されるときに、パルスは、次の命令の実行を引き起こすために作られる
ことを特徴とする請求項18に記載の方法。 - 命令のうちの少なくともいくつかが外部実体と通信する命令である前記命令を実行するコンピュータであって、
前記外部実体と通信する命令が試みられるときに前記コンピュータに停止させる手段と、
前記外部実体と通信する前記命令が完了されるときに前記コンピュータに再始動させる手段と
を含むことを特徴とするコンピュータ。 - 前記外部実体と通信する命令が試みられるときに前記コンピュータに停止させる前記手段は、各命令が実行されるときに、前記命令が前記外部実体と通信する命令であるときにパルスが生成されないことを除いて、前記パルスを生成するパルス生成装置を含む
ことを特徴とする請求項20に記載のコンピュータ。 - 前記外部実体と通信する前記命令が完了されるときに前記コンピュータに再始動させる前記手段は、前記パルス生成装置にパルスを生成させる手段を含む
ことを特徴とする請求項21に記載のコンピュータ。 - 前記パルス生成装置は、前記外部実体が前記通信の完了を肯定応答するときにパルスを生成させられる
ことを特徴とする請求項21に記載のコンピュータ。 - 前記シーケンサは、リング状に接続された奇数回反転させるロジック要素を有するリング発振器を含むことを特徴とする請求項1に記載のコンピュータ。
- 前記シーケンサは、前記ビットがセットされていることに応答するパルスを供給するように当該シーケンサをトリガするように作用する第1の入力端を有し、
前記シーケンサは、チップ上の第2のコンピュータと当該コンピュータとの間の通信の完了を示す肯定応答信号に応答するパルスを供給するように当該シーケンサをトリガするように作用する第2の入力端を有する
ことを特徴とする請求項1に記載のコンピュータ。 - 前記コンピュータは、1つのチップ上に統合されたコンピュータのアレイのうちの1つであることを特徴とする請求項1に記載のコンピュータ。
- 前記コンピュータは、シーケンサを有し、前記シーケンサは、リング状に接続された奇数回反転させるロジック要素を有するリング発振器を含むことを特徴とする請求項12に記載の方法。
- 前記シーケンサは、命令のビットが予め定められた値にセットされていることに応答するパルスを供給するように当該シーケンサをトリガするように作用する第1の入力端を有し、
前記シーケンサは、当該コンピュータと前記外部実体との間の通信の完了を示す肯定応答信号に応答するパルスを供給するように当該シーケンサをトリガするように作用する第2の入力端を有する
ことを特徴とする請求項27に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/355,495 US7904615B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous computer communication |
US11/355,513 US7904695B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous power saving computer |
PCT/US2007/004080 WO2007098023A2 (en) | 2006-02-16 | 2007-02-16 | Asynchronous power saving computer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009527813A JP2009527813A (ja) | 2009-07-30 |
JP2009527813A5 true JP2009527813A5 (ja) | 2010-04-08 |
Family
ID=37965009
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555355A Pending JP2009527810A (ja) | 2006-02-16 | 2007-02-16 | 非同期コンピュータ通信 |
JP2008555369A Pending JP2009527813A (ja) | 2006-02-16 | 2007-02-16 | 非同期電力節約コンピュータ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555355A Pending JP2009527810A (ja) | 2006-02-16 | 2007-02-16 | 非同期コンピュータ通信 |
Country Status (7)
Country | Link |
---|---|
EP (2) | EP1821174B9 (ja) |
JP (2) | JP2009527810A (ja) |
KR (2) | KR20090016643A (ja) |
AT (2) | ATE475927T1 (ja) |
DE (1) | DE602007007999D1 (ja) |
TW (2) | TW200813744A (ja) |
WO (2) | WO2007098007A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3731201B1 (en) | 2019-04-24 | 2022-11-09 | ABB Schweiz AG | A support system for an operator |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4589067A (en) * | 1983-05-27 | 1986-05-13 | Analogic Corporation | Full floating point vector processor with dynamically configurable multifunction pipelined ALU |
JPS60204149A (ja) | 1984-03-29 | 1985-10-15 | Mitsubishi Electric Corp | デ−タ伝送装置 |
DE3937807C2 (de) * | 1988-11-19 | 1995-04-06 | Vaillant Joh Gmbh & Co | Verfahren zum Übertragen von Daten zwischen zwei sendenden und empfangenden Stationen |
JPH03136136A (ja) * | 1989-10-23 | 1991-06-10 | Fujitsu Ltd | 命令実行時刻制御方式 |
EP0428770B1 (de) * | 1989-11-21 | 1995-02-01 | Deutsche ITT Industries GmbH | Datengesteuerter Arrayprozessor |
US5218682A (en) * | 1991-05-10 | 1993-06-08 | Chrysler Corporation | Two-way handshake circuit and method for communication between processors |
JP2723712B2 (ja) * | 1991-08-30 | 1998-03-09 | 茨城日本電気株式会社 | マイクロプログラム制御回路 |
US5692197A (en) * | 1995-03-31 | 1997-11-25 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption in a computer network without sacrificing performance |
JPH0997128A (ja) * | 1995-09-26 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | 情報処理システム |
GB9704068D0 (en) * | 1997-02-27 | 1997-04-16 | Sgs Thomson Microelectronics | Trigger sequencing controller |
FR2789501B1 (fr) | 1999-02-09 | 2001-04-13 | St Microelectronics Sa | Procede et dispositif de reduction de la consommation d'un microcontroleur |
US6937538B2 (en) * | 2000-02-02 | 2005-08-30 | Broadcom Corporation | Asynchronously resettable decoder for a semiconductor memory |
GB2370381B (en) * | 2000-12-19 | 2003-12-24 | Picochip Designs Ltd | Processor architecture |
JP4412905B2 (ja) * | 2003-01-28 | 2010-02-10 | パナソニック株式会社 | 低電力動作制御装置、およびプログラム最適化装置 |
JP2004326222A (ja) * | 2003-04-22 | 2004-11-18 | Renesas Technology Corp | データ処理システム |
-
2007
- 2007-02-15 EP EP07250645A patent/EP1821174B9/en not_active Not-in-force
- 2007-02-15 EP EP07250648A patent/EP1821217B1/en not_active Not-in-force
- 2007-02-15 AT AT07250645T patent/ATE475927T1/de not_active IP Right Cessation
- 2007-02-15 AT AT07250648T patent/ATE512409T1/de not_active IP Right Cessation
- 2007-02-15 TW TW096105684A patent/TW200813744A/zh unknown
- 2007-02-15 TW TW096105687A patent/TW200809530A/zh unknown
- 2007-02-15 DE DE602007007999T patent/DE602007007999D1/de active Active
- 2007-02-16 JP JP2008555355A patent/JP2009527810A/ja active Pending
- 2007-02-16 JP JP2008555369A patent/JP2009527813A/ja active Pending
- 2007-02-16 WO PCT/US2007/004031 patent/WO2007098007A2/en active Application Filing
- 2007-02-16 KR KR1020077009921A patent/KR20090016643A/ko not_active Application Discontinuation
- 2007-02-16 KR KR1020077009920A patent/KR20090016642A/ko not_active Application Discontinuation
- 2007-02-16 WO PCT/US2007/004080 patent/WO2007098023A2/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI412993B (zh) | 增加於多核心處理器上的一個或多個核心之工作量效能 | |
US8825924B2 (en) | Asynchronous computer communication | |
US20070192646A1 (en) | Asynchronous power saving computer | |
US11181941B2 (en) | Using a stuttered clock signal to reduce self-induced voltage noise | |
US9785447B2 (en) | System standby emulation with fast resume | |
US20100182848A1 (en) | Semiconductor device and data processor | |
TWI307042B (en) | Idling a processor pipeline | |
JP6316977B2 (ja) | 干渉試験 | |
TWI512629B (zh) | 用於表格驅動之多重被動跳脫平台被動熱管理之設備及方法、計算系統及電腦可讀媒體 | |
TW200905556A (en) | Communicating data | |
JP2004514211A (ja) | バス結合された回路ブロックのための電力管理の方法及び構成 | |
JP2009527813A5 (ja) | ||
US20080228974A1 (en) | Design Structure for a Livelock Resolution Circuit | |
CN101526831A (zh) | 用于在多个时钟域之间提升确定性的技术 | |
TW200933385A (en) | Microcontroller having dual-core architecture | |
ATE495491T1 (de) | Ausführung von anweisungen direkt von der eingabequelle aus | |
CN102012881B (zh) | 基于总线监控器的系统芯片总线优先级动态配置装置 | |
Hartmann et al. | Memristor-based (reram) data memory architecture in asip design | |
US9378782B1 (en) | Apparatus with write-back buffer and associated methods | |
Rai et al. | Design space for scaling-in general purpose computing within the DDR DRAM hierarchy for map-reduce workloads | |
EP1821174B9 (en) | Asynchronous power saving computer | |
CN206162380U (zh) | 异构多核处理器功耗控制装置和异构多核处理器系统 | |
JP2020127184A5 (ja) | ||
JP2010092278A (ja) | マイクロコンピュータ | |
JP2009527810A5 (ja) |