CN206162380U - 异构多核处理器功耗控制装置和异构多核处理器系统 - Google Patents
异构多核处理器功耗控制装置和异构多核处理器系统 Download PDFInfo
- Publication number
- CN206162380U CN206162380U CN201621142931.6U CN201621142931U CN206162380U CN 206162380 U CN206162380 U CN 206162380U CN 201621142931 U CN201621142931 U CN 201621142931U CN 206162380 U CN206162380 U CN 206162380U
- Authority
- CN
- China
- Prior art keywords
- clock
- power consumption
- consumption control
- heterogeneous multi
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Power Sources (AREA)
Abstract
本实用新型涉及一种异构多核处理器功耗控制装置和异构多核处理器系统，其异构多核处理器功耗控制装置包括与n个CPU均连接的时钟管理单元，还包括与所述时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值；各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，所述IP的总数量为m；采用本实用新型的方案，可以降低芯片功耗，还可以单独关闭各个IP的时钟和电源。
Description
技术领域
本实用新型涉及多核系统技术领域，特别是涉及一种异构多核处理器功耗控制装置和异构多核处理器系统。
背景技术
随着集成电路设计水平和制造工艺的提高，芯片性能、集成度也越来越高，很多新片使用了多核心来增加性能，这使得芯片功耗大大增加。为了控制芯片功耗，许多芯片采用了大小核的设计，性能优先的情况下使用大核心或同时使用大小核心进行工作，在低功耗模式下仅仅使用小核心以降低功耗。
多核系统的每个核心的作用是不同的，不一定同时都处在工作状态，利用芯片的这种特性，可以进行功耗管理。
现有的功耗管理方案中，当处理器(中央处理器，Central Processing Unit，简称CPU)A不工作时，通知处理器B，处理器B操作寄存器关闭处理器B的时钟，而当处理器B需要转为不工作状态时，通过SPI(Serial Peripheral Interface，串行外设接口)写寄存器关闭外部晶振。这样的操作方式增加了额外功耗，且无法单独关闭各个IP(intellectualproperty，知识产权，或者称为IP核)的时钟和电源。
实用新型内容
本实用新型的目的在于提供一种异构多核处理器功耗控制装置和异构多核处理器系统，可以降低芯片功耗且可以单独关闭各个IP的时钟和电源。
本实用新型的目的通过如下技术方案实现：
一种异构多核处理器功耗控制装置，包括与n个CPU均连接的时钟管理单元，还包括与所述时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值；
各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，所述IP的总数量为m。
一种异构多核处理器系统，包括n个CPU、m个IP以及如上所述的异构多核处理器功耗控制装置。
根据上述本实用新型的方案，其异构多核处理器功耗控制装置包括与n个CPU均连接的时钟管理单元，还包括与所述时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值，各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，由于每个CPU与时钟管理单元均连接有一个门控时钟模块，每个IP与时钟管理单元直接均连接有一个门控时钟模块和一个IP，且时钟管理单元还与每个CPU连接，因此，采用本实用新型的异构多核处理器功耗控制装置可控制关闭CPU的时钟、IP的时钟、IP的电源，或者关闭所有CPU，进入休眠模式，通过这种对CPU和IP的时钟、电源的管理，每个CPU核心均可以对功耗管理单元进行控制，自由关闭自己的时钟或各个IP的时钟和电源，可以达到降低芯片功耗的目的，同时，由于电源接口和IP是一一对应的，门控时钟模块和IP或者CPU是一一对应的，因此，不但可以对CPU的时钟进行控制，还可以对每个IP的时钟和电源进行控制(关闭或开启)，且可以对IP的时钟和电源进行同时控制。
附图说明
图1为本实用新型实施例的异构多核处理器系统的组成结构示意图一；
图2为本实用新型实施例的异构多核处理器系统的组成结构示意图二；
图3为本实用新型实施例的异构多核处理器系统的组成结构示意图三。
具体实施方式
为使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本实用新型，并不限定本实用新型的保护范围。
实施例一
本实用新型实施例一提供一种异构多核处理器功耗控制装置。参见图1所示，本实施例一的异构多核处理器功耗控制装置包括与n个CPU均连接的时钟管理单元，还包括与该时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值；各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，所述IP的总数量为m。
其中，n和m均为大于1的整数，n和m可以相等也可以不相等。
其中，每个电源接口分别控制一个的IP的电源的开断，每个门控时钟模块分别控制一个CPU或一个的IP的时钟的开断，时钟控制单元接收任意处理器的关闭请求或者开启请求并控制对应的门控时钟模块或者IP的关闭或者开启。
据此，根据上述本实施例的方案，由于每个CPU与时钟管理单元均连接有一个门控时钟模块，每个IP与时钟管理单元直接均连接有一个门控时钟模块和一个IP，且时钟管理单元还与每个CPU连接，因此，采用本实施例的异构多核处理器功耗控制装置可控制关闭CPU的时钟、IP的时钟、IP的电源，或者关闭所有CPU，进入休眠模式，通过这种对CPU和IP的时钟、电源的管理，每个CPU核心均可以对功耗管理单元进行控制，自由关闭自己的时钟或各个IP的时钟和电源，可以达到降低芯片功耗的目的，同时，由于电源接口和IP是一一对应的，门控时钟模块和IP或者CPU是一一对应的，因此，不但可以对CPU的时钟进行控制，还可以对每个IP的时钟和电源进行控制(关闭或开启)，且可以对IP的时钟和电源进行同时控制。
如上所述，采用本实用新型的异构多核处理器功耗控制装置，可以实现CPU或者IP的时钟的开断控制，IP的电源的开断控制，以下对此进行详细说明。
在其中一个实施例中，时钟管理单元可以接收任意所述CPU发送的关闭请求，根据该关闭请求控制对应的门控时钟模块关闭对应的CPU或者IP的时钟。
例如，时钟管理单元接收图1中的CPU1的需要关闭IP2的时钟的关闭请求时，则根据该关闭请求控制门控时钟模块n+2关闭IP2的时钟。或者时钟管理单元接收图1中的CPU2的需要自身时钟的请求，则根据该关闭请求控制门控时钟模块2关闭CPU2的时钟。
在其中一个实施例中，时钟管理单元还可以接收任意CPU的关闭请求，根据该关闭请求控制对应的电源接口关闭对应的IP的电源。
例如，时钟管理单元接收图1中的CPU1的需要关闭IPm的电源的关闭请求时，则根据该关闭请求控制电源接口m关闭IPm的电源。
此外，时钟管理单元可以接收任意所述CPU发送的关闭请求，根据该关闭请求控制对应的门控时钟模块关闭对应IP的时钟，并控制对应的电源接口关闭对应的IP的电源，也就是说，可以同时关闭对应的IP的时钟和电源。
在其中一个实施例中，时钟管理单元还可以接收任意所述CPU发送的开启请求，根据该开启请求控制对应的门控时钟模块开启对应的CPU或者IP的时钟。采用本实施例中的方案，可以实现对CPU的唤醒操作，或者对IP的时钟开启操作，
在其中一个实施例中，时钟管理单元还可以时钟管理单元接收任意所述CPU发送的开启请求，控制对应的电源接口开启对应的IP的电源。
此外，时钟管理单元可以接收任意所述CPU发送的开启请求，根据该开启请求控制对应的门控时钟模块开启对应IP的时钟，并控制对应的电源接口开启对应的IP的电源，也就是说，可以同时开启对应的IP的时钟和电源。
此外，CPU的唤醒操作还可以基于外部的中断信号触发，或者基于时钟管理单元内置的计时器触发。为此，在其中一个实施例中，如图2所示，本实用新型的异构多核处理器功耗控制装置还可以包括中断信号输入接口，所述中断信号输入接口与所述时钟管理单元连接。在其中一个实施例中，如图3所示，所述时钟管理单元中还可以设置有计时器。
此外，在需要关闭某个或某些CPU的时钟前，较佳的方式是，对应的门控时钟模块等待这个或这些CPU进入STOP模式(停止工作模式)。在需要关闭某个或某些IP的时钟和电源前，较佳的方式是，对应的电源接口等待这个或这些IP进入IDLE状态(空闲状态)。
根据上述实施例提供的异构多核处理器功耗控制装置，本实用新型实施例还提供一种异构多核处理器系统，如图1所示，该异构多核处理器系统包括n个CPU、m个IP以及如上任意一个实施例所述的异构多核处理器功耗控制装置。
由于本实施例中的异构多核处理器系统包括如上任意一个实施例所述的异构多核处理器功耗控制装置，因此，也具有上述异构多核处理器功耗控制装置的有益效果，为节约篇幅，不再赘述；因此，以上对本实用新型实施例提供的异构多核处理器系统中未披露的技术细节，请参照上述提供的异构多核处理器功耗控制装置的描述。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种异构多核处理器功耗控制装置，其特征在于，包括与n个CPU均连接的时钟管理单元，还包括与所述时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值；
各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，所述IP的总数量为m。
2.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元接收任意所述CPU发送的关闭请求，控制对应的门控时钟模块关闭对应的CPU或者IP的时钟。
3.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元接收任意CPU发送的关闭请求，控制对应的电源接口关闭对应的IP的电源。
4.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元接收任意所述CPU发送的开启请求，控制对应的门控时钟模块开启对应的CPU或者IP的时钟。
5.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元接收任意所述CPU发送的开启请求，控制对应的电源接口开启对应的IP的电源。
6.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元接收任意所述CPU发送的关闭请求，控制对应的门控时钟模块关闭对应的IP的时钟，并控制对应的电源接口关闭对应的IP的电源。
7.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元接收任意所述CPU发送的开启请求，控制对应的门控时钟模块开启对应的IP的时钟，并控制对应的电源接口开启对应的IP的电源。
8.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，还包括中断信号输入接口，所述中断信号输入接口与所述时钟管理单元连接。
9.根据权利要求1所述的异构多核处理器功耗控制装置，其特征在于，所述时钟管理单元中设置有计时器。
10.一种异构多核处理器系统，其特征在于，包括n个CPU、m个IP以及如权利要求1至9之一所述的异构多核处理器功耗控制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621142931.6U CN206162380U (zh) | 2016-10-20 | 2016-10-20 | 异构多核处理器功耗控制装置和异构多核处理器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621142931.6U CN206162380U (zh) | 2016-10-20 | 2016-10-20 | 异构多核处理器功耗控制装置和异构多核处理器系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206162380U true CN206162380U (zh) | 2017-05-10 |
Family
ID=58653918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621142931.6U Active CN206162380U (zh) | 2016-10-20 | 2016-10-20 | 异构多核处理器功耗控制装置和异构多核处理器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206162380U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114281751A (zh) * | 2020-09-28 | 2022-04-05 | 上海商汤智能科技有限公司 | 芯片系统 |
-
2016
- 2016-10-20 CN CN201621142931.6U patent/CN206162380U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114281751A (zh) * | 2020-09-28 | 2022-04-05 | 上海商汤智能科技有限公司 | 芯片系统 |
| CN114281751B (zh) * | 2020-09-28 | 2024-01-02 | 上海商汤智能科技有限公司 | 芯片系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104024980B (zh) | 连接的待机睡眠状态 | |
| CN106681472B (zh) | 异构多核处理器功耗控制装置及其功耗控制方法 | |
| CN1312601C (zh) | 数据处理系统、及其操作和节电方法 | |
| CN102163072B (zh) | 用于节能的基于软件的线程重映射 | |
| Wang et al. | Run-time power-gating in caches of GPUs for leakage energy savings | |
| US7275164B2 (en) | System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands | |
| CN104011704B (zh) | 具有相同的指令集架构(isa)的非对称性能多核架构 | |
| US8201004B2 (en) | Entry/exit control to/from a low power state in a complex multi level memory system | |
| EP2075696A2 (en) | Interrupt- related circuits, systems and processes | |
| CN102057344A (zh) | 睡眠处理器 | |
| CN102566739A (zh) | 多核处理器系统及其动态电源管理方法与控制装置 | |
| CN104391770B (zh) | 一种嵌入式数据安全系统用soc芯片的在线调试及上位机通讯模块 | |
| Ito et al. | An 8640 MIPS SoC with independent power-off control of 8 CPUs and 8 RAMs by an automatic parallelizing compiler | |
| CN104484008B (zh) | 一种芯片低功耗处理方法及装置 | |
| CN111913558A (zh) | 一种基于risc-v指令集的低功耗微控制器的实现 | |
| CN101581963B (zh) | 一种降低cpu功耗的方法和一种cpu | |
| KR100895543B1 (ko) | 전력 관리 시스템 및 전력 관리 방법 | |
| CN202494949U (zh) | 一种基于总线从单元接口的时钟管理模块 | |
| CN106774808A (zh) | 一种异构多核芯片的多级低功耗管理单元及其方法 | |
| CN206162380U (zh) | 异构多核处理器功耗控制装置和异构多核处理器系统 | |
| US20080068238A1 (en) | Entry/Exit Control To/From a Low Power State in a CPU with an Unprotected Pipeline | |
| US9696789B2 (en) | Sub-system power management control | |
| Muralidhar et al. | Experiences with power management enabling on the Intel Medfield phone | |
| CN116757132A (zh) | 异构多核fpga电路架构、构建方法及数据传输方法 | |
| CN206133459U (zh) | 降低mcu芯片待机功耗的系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |