TW200813744A - Asynchronous computer communication - Google Patents
Asynchronous computer communication Download PDFInfo
- Publication number
- TW200813744A TW200813744A TW096105684A TW96105684A TW200813744A TW 200813744 A TW200813744 A TW 200813744A TW 096105684 A TW096105684 A TW 096105684A TW 96105684 A TW96105684 A TW 96105684A TW 200813744 A TW200813744 A TW 200813744A
- Authority
- TW
- Taiwan
- Prior art keywords
- computer
- line
- communication
- write
- read
- Prior art date
Links
- 238000004891 communication Methods 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 claims description 46
- 230000004044 response Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 6
- 210000004556 brain Anatomy 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 235000010627 Phaseolus vulgaris Nutrition 0.000 claims 1
- 244000046052 Phaseolus vulgaris Species 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 241001494479 Pecora Species 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
200813744 九、發明說明: 【發明所屬之技術領域】 本發明係有關於電腦以及電腦處理器,特別是有關於 藉由配置個別電腦以及將電腦連接在—起使電腦的整體 t又乂及效率取佳化的方法與裝置。本發明電腦陣列的優 點在於可以將多個電腦結合於單一微晶片中,其中計算能 力以及功率消耗皆是重要的考量。 、ϋ才此 【先前技術】 在電腦言十算領立或中所期望的品質即為較女子的處理速 ^,並且持續在此領域中尋找創造更快速的電腦以及處理 '。然而,熟悉此技藝之人士皆瞭解,藉由目前的技術增 力铽處理為的速度已快速的接近限制,因 多處理器執行分工以增加整體計算速度的技術:: :趣。熟悉此技藝之人士亦瞭解分工必然會降低整體效 此。如同俗諺所說,若一個人挖一個洞需$ 6〇分鐘,那 麼六十個人可能只需要花】分鐘就可以挖好—個洞。相同 的原理可應用至任何的分卫,多個處理器進行分工同樣的 也可以達到較好的效能。 當然,必須精確的研究如何分配工作的問題並且改盖 :理步驟,使得電腦處理器之間的分工更有效率'然而, 沒有人想到再完美分工仍會浪費掉一些處理器功率。 敕二乏高效能對於多處理器電腦之電腦晶D片或系統的 正體计异能力來說不必'然是大的障礙。缺乏效率的問題通 3019-8664-PP 5 200813744 常可藉由增‘ π 曰加可用的處理器以及處理处 樣的解決方 <ίΕ工間而克服。然而這 器以及相關元^ ^也&,廷麼多的處理 奇7M牛會增加熱能。在現今 電腦晶片中,過 力羊的早一處理器 置(例如風m、、、、、至疋固問題’因此需要額外的冷卻裝 在小的手持壯;卻)來維持處理器的正常操作。因此, 置等等中^使用於特定應用程式之小的數位裝 …、决使用更強而有力的單一虛 別的辅助裝置,將夕侗_ ρ 。即使使用特 超過封夕處理器結合於單-晶片上似乎仍會 、了衣政熱的實體限制。 業界皆知道以上所提到過 :精力在解決此問題。所提出的解決方法包括::: ::處理器之功率消耗的方法。然而,熟二= 皆瞭解目前镙$古抑不丨丨加丄 议- < 人士 、又有找到解決此問題的根本方法。目 的趨勢為將這樣的處理器肩 乂, μ &制^时肖,如此將 使仔运樣的問題更加嚴重。 來說已經很嚴重了,對於小尺:;對於車父大的電腦封裝 、尺寸以及缺乏散熱介面的小裝 置來說散熱問題是更加的難 熱能產生的問題是一致的,'因同樣的’功率消耗與 功率消耗。儘管不希望出m a f f 吕个帀罡出現延樣的問題,但是在小的電力 裝置中仍然無法避免此問題。 因此,期望可以找出—種可提供大量計算空間並且不 =耗太多功率或是製造太多熱能的方法。然而,熟悉此 技藝之人士皆瞭解至^日# & , 緊解到目别為止仍未找到令人滿意的解決
3019-8664-PF 6 200813744 方法。 【發明内容】 有巍於此,本發明提供一種 裡’日加電腦處理速度的裝置 興方法。 的裝置 本發明另一實施例提供可提供便宜計算能力 與方法。 本發明另一實施例提供增加多電腦陣列 的瓜置與方法。 本發明另一實施例提供完成大量計算 之操作速度 方法 工作的裝置與 ,、本發明另-實施例提供一種在不需消耗大量功率的 凊況下用來產生大量處理能力的電腦裝置。 ::: 月另—實施例提供一種在不需產生大量熱能的 it况下用來產生大量處理功率的電腦裝置。 簡單來說,本發明實施例為電腦陣列,每個電腦具有 己的記憶體並且具有獨立的計算函式。為了人力 腦必須將資料以及/或指令傳送給其他;腦二 斤有的電腦同時工作將會提供更多的計算能力, 用哪種演算法或方法將工作分配給複數電腦通常都合: 成分配不平均的狀況,因此期望某些電腦在任何既定 不會主動參與完成工作。為了避免不必要的功率消耗二 不必要的熱產量,當電腦企圖與相鄰的電腦進行 會進入休眠模式(如此一來便不會 ° 刀手确耗),直到相 3019-8664-PF 7 200813744 鄰電腦完成通訊。 電腦之間的通訊為不受任何時脈限制的非同步通 訊。當然,當取得資源時兩者皆開始進行通訊並且 訊。也就是,當程式指示電腦時,電腦將會開始傳:資: 或是將本身設定為就緒狀態來接收資料。接下來,當電腦 或是所選取用來進行通訊的電腦會進入就緒狀態Z完2 通訊。 ^兀 Γ 、為了達到節省功率並且降低熱消耗,當電腦等待通訊 完成時期望中止電腦的操作或是至少有效的降低盆功率 消耗。可以理解的是,這可以藉由任何複數襄置來完成’。 例如,若電腦以内部或外部時脈爽钟眛 才脈木彳日寸,則時脈在該時間 週期内可以變慢或是停止。麸 …、向根據本發明實施例,電 月®内部本身為非同步操作。也 乜就疋並不具有時脈信號來 驅動電腦(在此有一次例外)。者雷 ;田冤細荨待下一操作時,非 同步裝置停止於不使用電力(降力 曰 ^除了肩耗少量的漏電流之外 , 的狀態是自然的現象。 根據本發明貫施例,電腦夕門 电^之間兀整的非同步操作係受 應操作的影響。也就是,在先前技術中的通訊係受到 時制=,假設裳置之間的通訊皆發生在相對於時脈信 號的特定時間。傳送電腦诵堂 + ^ 自逋㊉不具有任何即時的正向回授 確認貧料已被接收電腦所接收。然而,根據本發明實施 1,當電腦企圖進行通訊時(不論是傳送或接收),接下來 Ik後的其他電腦會完成上述摔^ ^ ^ ^ ^ 會對傳送電腦的動作做回岸 冤細 1又口應,使得兩台電腦皆可知道傳送
3019—8664—PF 8 200813744 已完成。在此實施例中係藉由將控制線拉低為低電位而完 回應,使得在完成回應操作時不會浪f f料週期或是時 a。然而’不論裝置内部是否本來就是非同步,更不論 置是根據傳統電子電路、分子原理或其他現存或未來會發 展出的操作原理,發明人相信回應通訊完成的操作可適用 於任何裝置之間的非同步通訊。 為了讓本發明之目的、特徵、及優點能更明顯易懂, ^文特舉較佳實施例,並配合所附圖示做詳細之說明。本 1明現明書提供不同的實施例來說明本發明不同實施方 式的技術特徵。其中,實施例中的各元件之配置係、為說明 之用,亚非用以限制本發明。且實施例中圖式標號之部分 重设’係為了簡化說明,並非意指不同實施例之間的關 jK/L 慕 【實施方式】 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉出較佳實施例,並配合所附圖式,作說 明如下: 實施例: 為了讓本發明之目的、特徵、及優點能更明顯易懂, 文特舉較佳貫施例’並配合所附圖示做詳細之說明。 X明說明書提供不同的實施例來說明本發明不同實施方 式的技術特徵。其中,實施例中的各元件之配置係為說明 3〇19〜8 664-PF 9 200813744 之用’並非用以限制本發明。 重複,係為了簡化說明,並非 性。 且實施例中圖式標號之部分 意指不同實施例之間的關聯 大家所熟知實現本發明的方法為個別電腦之陣列。第 1圖顯不本^明所述之電腦陣列10。電腦陣们〇具有複 數(本發明貫施例具有24個電腦)電腦⑵在本發明實施 例㈣财又叫做核心或節點)。在此實施射,所有的 電全:2白叹置於早一晶片14中。根據本發1 個f月® 1 2通常皆為具有獨立功能的電腦,以下會有詳細 的說明°電腦12藉由複數(下文會討論其數量)内連資料 匯流排16而内連在—起。在此實施例中的資料匯流排16 為:向非同步高速平行資料匯流排、然而亦可使用其他内 連裝置來達成此目的。發明人發現本發明實施例所述之陣 列10不僅做為電腦12非同步之間的資料通訊,個別電腦 12更操作於内部非同步模式中’此為本發明更重要的優 點。例如,由於時脈信號的分佈不需要遍及整個電腦陣列 1〇’因而節省大量的電力。再者’不用分佈時脈信號就避 免了許多可能會限制㈣η尺寸或是造成其他困難的時 序問題。 ' 熟悉此技蟄之人士將會發現,為了使圖示更清晰,第 1圖中省略了晶片14中額外的元件。這些額外的元件包括 功率匯流排、外部連接墊以及其他常見的微處理器晶片。 電腦12e是複數電腦12中不位於陣列之周圍的電 腦。也就是,電腦12e具有四個與其相鄰且正交的電腦 3019-8664-PF 10 200813744 12a 1 2 b、1 2 c以及12 d。以下將會詳細討論陣列工〇中電 腦1 2之間的通訊與電腦j 2a至j 2e這個群組的關聯。如 第1圖所示,内側電腦(例如12e)可透過匯流排16與四台 其他電腦進行通訊。在下列討論中’除了設置於陣列10 周圍的電II 12只能直接與其他三台電腦進行通訊,以及 設置於陣列㈣„ 12只能直接與其他兩台電腦進行通 訊之外,上述原則可套用至陣列中的所有電腦12。 第2圖為部分第1圖的詳細圖示,在第2圖中僅顯示 包含電腦]2a i I2e的某些電腦。如第2圖所示,每個資 料匯流排16皆包括讀取線18、寫人線2()以及複數資料線 22 (在此實施例中具彳18條資料線)。資料線22通常可 以並列的方式同步傳送—個十八位元指令字中的所有位 兀。值得注意的是,本發明實施例中的某些電@ Μ為相 鄰電腦的鏡像。然、而,不論電腦12皆為相同方向或是 為相鄰電腦的鏡像都不是本發明的重點。A 了較佳的說明 本發明實施例,因此此處不再討論其潛在的複雜度。 一根據本發明的方法,電腦12(例如電腦12e)可將其 -、二、三以及所有四條讀取線18設定為高電位: 準備好接收分別來自—、二、三或是所有四台相鄰電腦^ 的貧料。同樣的’電腦12也可以將其一、二、二或b 部四條讀取線2°$定為高電位。儘管發明人不二^ 將至:一條電腦12的寫入線2。設定為高電位具有任何· 際的意義,但是這样的你、i、, ^ 樣的作法亚不會超出本發明的範 可以理解較這樣的操作是有可能會發生的。
3019-8 664-PF 200813744 f
當相鄰的電腦12a、12b、12c或12d之一者將介於其 本身與電腦12e之間的寫入線20設定為高電位時,若電 腦1 2e已將對應的讀取線18設定為高電位,則電腦丨、 12b、12c或12d會透過相關的資料線22傳送一字(w〇rd) 至電腦12e。接下來,傳送電腦12將會釋放寫入線, 且接收電腦(在此實施例中為12e)會將寫入線2〇以及讀 取線1 8拉低為低電位。接下纟,接收電腦} 2e將會回應 傳送電腦12,告知已收到資料。值得注意的是,上述說明 並非用來表示事件發生的料。在實際的操作上,此實施 例中的接收電腦可以在傳送電腦12釋放(停止拉高)寫入 線20之刖,试著將寫入線2〇稍微設定為低電位。在這樣 的例子中,當傳送電腦丨2釋放其寫入線2〇的同時,寫入 線20將會被接收電腦12e拉為低電位。 在此貝鉍例中,只有當編程錯誤時,設置於匯流排16 兩端的電肋才會試著將設置於其之間的讀取線ΐδ設定 為高電位。若匯流排16兩端的電腦12_試著將設置於
其之間的寫入線1 8設定兔古垂^y 人A 疋為同電位便會發生錯誤。同樣的, 如上所述,目前並不子苜发日话 貝/月早一電月自12將其四條寫入線2〇
之一者設定為高電位。秋而 Τ=\ ^ U 然而’目W期望有機會將不同組合 的項取線18設定為高雷办 击 门电位,使得電腦12之一者可以處於 等待狀態,等待來自第_、联% 弟選取的電腦1 2的資料將對應的 寫入線2 0設定為高電位。 在上述實施例中,雷腦〗9 电月自12e在相鄰電腦(電腦i2a、 12b、12c或12d之至少一去、 者)將其寫入線20設定為高電位
3019-8664-PF 12 200813744 ^將其讀取、線18之至少—者収為高電位。然而,在 y祭應用,此步驟也可以相反的順序實現。例如,若電 腦12e企圖寫入電腦…,則電腦⑶會將設置於電腦^ :電腦,之間的寫入線2。設定為高電位。若電腦心 將叹置於電腦12e與電腦12a之間的讀取線U設定 為:電位’則電腦12e會等待電腦12a將讀取線別設定 為:電位為止。接下來’如上所㉛’當對應#寫入線20 乂、°貝取線18對皆為咼電位時,則傳送位於資料線2 2上等 =破傳送的f料。此後,#傳送電腦…釋放設置於兩電 月旬12a與1 2e之間的讀取線丨8與寫入線2〇時,接收電腦 12(在此實施例為12a)將其設定為低電位。 —每s電腦12(例如電腦1 2e)在不使用電力的情況下 將二寫入線20之一者設定為高電位,直到取得來自適當 相鄰電腦12的請求資料時,寫入如預期只需簡單的等待, 除非即將傳送資料的電腦12已經將其讀取線18設定為高 電位(在這樣的例子中會立即傳送資料)。同樣的,每當電 腦12在不使用電力的情況下將其讀取線18之至少一者設 定為高電位,直到連接至已選取電腦12的寫入線2〇變為 河电位而於兩電腦12之間傳送指令字,讀取操作如預期 只需簡單的等待。 許多潛在的裝置以及/或方法可使電腦1 2具有上述功 能。然而,在此實施例中所述之電腦12的内部通常是非 同步操作(為了以上述非同步的方法傳送資料)。也就是 說,指令通常是依序完成。當出現寫入或讀取指令時,必 3019~8664~pp 13 200813744 須等到該指令執行完畢後才可以執行其他動作(或是直到 被重设等指令中斷時)。在先前技術中不具有規律的 日守脈。然而’只有當即將執行的指令不是讀取或寫入指令 或是當讀取或寫入指令完成時才會產生脈衝來執行下一 個指令(讀取或寫入指令需要藉由其他實體來實現)。 第3圖顯示第!圖與第2圖中電腦12之一者之一般 配置的方塊圖。如第3圖所示,電腦12通常是具有自己 的_ 24與_ 2 6之自包含電腦 通吊又叫做個別核心,在此實施例中係結合於單晶片中。 包細12的其他基本元件為返回堆疊s^ack) 28、私令區30、鼻術邏輯單元(ALU)32、資料堆疊%以及 用來將指令解碼的解碼邏輯區段。熟悉此技藝之人士通常 對以堆疊為基礎的電腦之操作非常熟悉,例如此實施例的 电腦1 2。電腦12為具有資料堆疊34與獨立返回堆疊28 之雙堆疊電腦。 在本發明實施例中所述之電腦12具有四個與相鄰電 月向12進仃通訊的通訊連接埠38。通訊連接埠38為三態 (tri-state)驅動器,具有關閉狀態、接收狀態(將信號驅 動至電腦1 2中)以及傳送狀態(從電腦丨2驅動出信號)。 當然,若特定電腦12並非位於陣列(第1圖)的内部(例如 電腦12e),則基於上述目的,至少—通訊埠將不會用於該 特定電腦。指令區30包括數個暫存器4(),包括a暫存器 4〇a、B暫存器40b以及P暫存器4〇c。在此實施例中,a 暫存器40a是全十八位元暫存器,而暫存器概以及p暫
3019-8664-PF 200813744 存器40c為九位元暫存器。 本實施例之電腦12係用來執行本機(native)第四代 語言(forth language)指令,然其並非用來限定本發明的 範圍。熟悉第四代電腦語言之人士皆瞭解,複雜的第四代 指令(第四代字)係根據本機處理器指令建立至電腦令。第 四代字的集合叫做字典(dictl〇nary)。在其他語言中又叫 做函式庫Ulbrary)。接下來會對電腦12從謹24、R0M26 或是直接從資料匯流排第2圖)之一者同時讀取十八 個位元做詳細說明。然而,由於第四代語言中大部分的指 令(叩^31101-1 eSS指令)係直接從堆疊28舆34取得其運算 凡’其&令長度it常只有五個位元’使得四個指令可以包 含=單-的十八位元指令字中,並且會從只需要三個位元 之又限的才曰令集中選取群組中的最後一個指令。第3圖中 ㈣示插槽程序器42的示意圖。在本發明實施例之資料 堆豎34中的前兩個暫存器為T暫存器44以及S暫存器46。 第4圖顯示指令字48的示意圖。值得注意的是,實 ^上才曰/ + 48可包括指令、資料或是兩者之組合。指令 子48係由十八個位元5。所組成。由於這是二進位電腦, 因此每個位元50將會是。如上所述,十人位元寬的 :令字48的四個插槽可包含多達四個指令”,分別為插 曰零⑷、插槽一 54b、插槽二54c以及插槽三54d。根據 實施例所述之十八位元指令字48永遠會被當作整 //貝取。因此’由於在指令字48中可能會具有多達四 ^ 口此书腦12的指令集中包括無作業(no 3019-8664~pp 15 200813744 instruction,no-op)指令,以於不需要或不期望使用所 有可用插槽54的情況下使用。值得注意的是,根據本發 明特定實施例,位於交替插槽(也就是插槽一 54b與插槽 三54d)中的位元50之極性(高態有效或低態有效)會相 反。然而,由於此非本發明必要的觀點。因此,為了較件 的說明本發明,在接下來的討論中會避免這樣複雜的^ 況。 第5圖顯示第3圖之插槽程序器42的示意圖。如第5 圖所示,插槽程序器42具有排列為場形的複數反相写 56(在此實施例中们4個反相器)以及—個反及閘μ,者 ::虎通過十四個反相器56以及反及間%時會執行積數: :相。當輸入至或Μ 6。的輸入信號之—者進入高 會初始插槽程序器42中的 .-cc , 〒的彳°號❶從即將執行之指令52的 位凡14 66 (第4圖)處取得或閘 若位元“為高電位,則特定二L弟—輸人信號62。 位元66為卜當14位1 為UU指令,且14 號62為高電位,並且二為1時,則或問6。的第-輸入信 執行下-指令52且會觸發插槽程序器U來初始脈衝以 當插槽程序器42被拉 觸發時,則信號會通過插槽程二…2或第二信號“ 會在插槽程序器的輪出端Μ 為42兩次,並且每次都 過插槽程序器的輪出端:8日±產生輪出。當信號第一次通 槽程序器的輪出端68的轸蚪為低電位’而第二次通過插 序器之輸出端68相”别出信號為高電位。纟自插槽程 不目斜寬的輪出仿%〆 °就係提供至脈衝產生器 3019-8 664-pp 16 200813744 Μ,以於輸出端產生齡 生王孕乂乍的時脈。孰悉此 解較窄的時脈係用以精 、 技π之人士皆瞭 货確的初始電腦12的操作。 當所執行的特定於人 认文 疋扣令52為讀取或寫入指令或θ Α由 的任何其他指令為不期 戍疋其中 ^ , J差的指令時,即將被執行的指令52
會觸發立即依序的勃杆 相7 bZ 為,。,… 指令52’接下來14位元66 為〇 (低電位)且第一或閘鈐Λ γ山 位。熟悉此技〜士上…2也因此為低電 腦12)、甬心ί 瞭解製置中事件的時序(例如電 f )通申疋非常的重要。熟'悉此技藝之人士皆瞭解,在 避免電路發生不需要的持續振盪。 根據上述說明可以瞭解,假設第二或閘輸入信號 不是高電位的情況下(以下會討論),當丨4位元66為,0, 時不會觸發插槽程序器42。 分析插槽程序器42時’或間60的輸出必須維_ 直到‘號通過反及閘58 ’以初始環狀電路的第二迴圈。此 後’或閘60的輸出在第二迴圈期間將會變為低電位,以 如上所述,每個指令52的i4位元係根據該指令 是否為讀取或寫入指令而設定。指令52中剩下的位元5〇 係特疋運异元的剩餘部分提供給該指令。在讀取或寫入指 令令,至少一個位元可用來指出資料從特定電腦1 2的那 個位置讀取資料或是將資料寫入特定電腦1 2的那個位 置。根據本發明實施例,即將寫入的資料永遠來自T暫存 器44(資料堆疊34的頂部),然而可以選擇性的從資料可 執行的位置將其讀入T暫存器44或是其他指令區30。由 於在此實施例中的資料或指令可以此處說明的方法通 3019-8664-PF 17 200813744 訊,因而可以直接從資料匯流排i6執行才 本發明的必要條件)。再者,位元 官這不是 一個連接璋(若有的話)被設定為用來執行指出哪 下選擇性的操作係藉由使用至少 ^貝取或寫入。以 如A暫存器40a以及B暫存器傷等2定,存器W例 的例子中,具有對應至每 :-成。在这樣 體以暫存器40(同樣的,具有潛在實體(例如記憶 二;广,器4"的每四個…輪… 阜^右連接埠38b、左連接埠38e或是下連接埠謝。 必貝細例中將會藉由位元位置為’ i’㈣應之連接璋 38來進行通訊。如上所述,本發明實施例預期讀取運算元 可設定至少-連接埠38來進行單一指令通訊,而並不預 期寫入運算元設定至少一連接埠38來進行單一指令通訊 (儘管有可能發生)。 接下來的貝知例將假設電腦12 e企圖寫入電腦1 2 c, 儘管在此實施例中相鄰電腦丨2之間皆可以進行通訊。當 寫入電腦12 e執行寫入指令時,所選取的寫入線2 〇會被 設定為高電位(在此實施例中為電腦丨2e與丨2c之間的寫 入線2 0 )。若對應的讀取線18已經位於高電位,則可以立 即從所選取的位置透過所選取的通訊連接埠傳送資 料。再者,若對應的讀取線18不是高電位,則電腦12e 將會停止操作直到對應的讀取線1 8進入高電位。當具有 讀取或寫入指令時電腦12a必須停止操作(或是不致能其 3019-8664-PF 18 200813744 他的操作)。總而言之,如 , ^令52的運算元之位元位置i4 66 :將曰疋〇 ’且或閘6〇的第-或閘輸入信?虎62為低 電位,並且不會觸發插槽程序器42來產生致能脈衝。 …以下將說明當完成讀取或寫入指令時電腦i2e如何恢 卞作U於電腦12與12c之間的讀取線18以及對應 的寫入線2 〇皆為其雪a 士 〃、、冋電位k,分別將線丨8與2Q維持在高 電位的電腦12將备鍟妨& n θ睪放線18與20。在此實施例十,傳送 電細12 e會將寫入線18维拄,一 + / .^ _ 、准持在南電位,而接收電腦1 2c 二厂取線2〇維持在高電位。接下來,接收電腦12。蔣 =線^與Μ拉低為低電位。實際上,接收電腦以可 2在傳达電腦12e釋放寫人線18之前將線㈣拉 亩:低電位:然而’由於線18與2。皆被拉高並且問鎖, 至將其問鎖為而電位的電腦 电月自12將線18與20釋放才可 月匕成功的將線18與2〇拉低為低電位。 當貧料匯流排1 6中的線1 8與20都;^ h n 態),每個電腦12e肖P破拉㈣(回應狀 雷办丄卜 曰將其内部回應線72設定為高 …。如弟5圖所示,回應線72提供第—$ n a 丄… 穴U罘一或閘輸入信號 4。由於輸入至或閘6G的輸 fin沾认山a - j乜唬62或64將會使或閘 1更曰以上述方法初始插槽程序哭 42的刼作以執行指令字48 π ^ ^ r個插槽54的指令52。 回應線72會維持在高電位直到 &加λα, 们♦日令52被解碼,以 免叙的位址傳送至位址匯流排。 當正在執行的指令52位於指令字⑼的第三插 守,电腦1 2將會擷取等待執行的 18位為指令字48(除 3019-8 664-PF 19 200813744 非位元14 66為’ °’)。實際上’本發明包括預梅取指令 的方法與裝置,如此一來便可以在執行完所有指令字Μ 中的所有指令52之前擷取指令。然而,在本發^非子同步 資料通訊的方法與裝置中這並不是必要的觀點。 y 以下將對電腦12e寫入電腦12c做詳細說明。如上所 述,可以瞭解的是,不論是電腦12e先寫入電腦Μ c或 是電腦12c先讀取電腦12e,其操作皆相同。操作無:完 成直到電腦12e與12C皆就緒,且^ 12c先就緒,第一電腦12將會進入休眠狀態,直到另一合 電腦傳輸完&。在此以其他觀點來說明上述步.驟,當寫二 電腦12e與接收電腦12c分別執行寫入與讀取指令=”,寫 入電腦12e與接收電腦12c皆會進入休眠狀態,當讀取線 18與寫入線20皆為高電位時,後者幾乎立即進入交易重 新喚醒(transaction reawaken),反之初始交易的第一電 腦12可維持休眠狀態直到第二電腦12準備好完成該程 序。 發明人相信用來致能裝置間有效非同步通訊的主要 特被為回應6號或是狀態。在先前技術中,裝置間大部分 的通訊受料脈的控制,且傳送裝置無法直接知道接收裝 置已正確的接收到資料。藉由檢查總和操作之方法可確保 ^確的接收資料’但不會將操作已完成的訊息直接指示傳 运襄置。本發明實施例所述之方法提供必要的回應狀態, 、允斗並κ現#置間的非同步通訊。再者,回應狀態可使 至少一裝置進人休眠狀態直到出現回應狀態。當'然,回應
3〇19~8664-PF 20 200813744 谁 由將傳送於電腦12間的信號分離而在電腦12間 通訊(透過内連資料匯流排16或是分離的信號線), 讀的回應信號並沒有脫離本發明的範圍。缺而,可以瞭 解的是,本發明實施例考量許多的經濟因素,本發明所述 ^應方法不需餘何額外的信號、時脈週期、時序脈衡 $疋超過上述範圍的任何資源來影響通訊。 根據上述耘序以及實現上述程序的裝置便可以暸解 f〇 f 6 ^ 中,一台電腦12執行指令53使其與其他電腦12進行 Π(可以為寫Γ或讀取)。”將第—線設定為高電位,,的 、78通吊與初始通訊”的操作76同時發生,讀取線 、二是寫入線2。根據第一電腦12為讀取或寫入而被設定 為南電位。如上所述,雷腦】 驷12根據本發明實施例的操作 止細作是”將第-線設定為高電位,,的操作78的—部 刀在將第一線设定為高電位,,的操作80中,第二線(寫 入線20或讀取線18)係透過第二電· '電 位。在”資料通訊,,的操作82中係經由資料線22 = 貨接收資料(或指令)。在,,將線拉低為低電位,,的操作Μ 中,讀取線18與寫入線2。會被釋放並接著被拉低 位。在”繼續”操作86中’回應狀態使得電腦!2恢復其 操作。在本發明實施例中,回應狀態導致接收回應" 86(第5圖)的回應線72為高電位狀態。 〜 任何熟習此項技藝者,在不脫離本發明之精神和範圍 3019~8 664-PF 21 200813744 内,當可做些許的更動與潤飾。例如 说北人k g本發明係以讀 取才曰々或寫入指令來做說明,實際上可能具有至少一 指令以及/或至少一寫入指令。根據本發明實施例^入 指令會增加暫存器而其他寫入指令不會增加暫存器。同樣 的’如^所述,寫入指令可根據用來選擇通訊連接淳Μ 的暫存器4G而有所不同。根據電腦12設計者的不同可以 將些不同的讀取指令視為讀取行為的選擇。 同樣的,儘管本發明係與單一曰η ]」土 10 :、早曰曰片14兔 '濟-之間的通訊有關,相同的原則與方法可用以宗威其 他裝置之間的通訊(經由輸人場出逹接埠等等),=如雷 12與其專用記憶體之間的通訊,或是陣列^中腦 12與外部裝置之間的通訊。當然,預期某些應用裝置可:: 需陣列的陣列’本實施例所述之裝置間的通訊方法可庫用b 至陣列之陣列間的通訊。 〜 儘管此處已說明本發明實施例的電腦陣列10盘電Γ 12,然而更期望發展出許多適合這些電腦的應用系統。: 然’本發明貫施例的優點夕 也丄 1炎點之一為本發明方法與裴置可適用 於多樣的使用。
本發明雖以較佳實施例揭露如上,然其並非用以限定 本發明的範圍’任何熟習此項技藝者,在不脫離本發明之 精神和範圍内’當可做些許的更動與满飾,因此本發明之 保護範圍當視後附之中請專利範圍所界定者為準。 ;業適用範a 3019-8664-PF 22 200813744 本發明電腦陣列10、電腦12以及相關方法74可廣泛 使用於電腦應用系統。期望有助於對於需要重要計算功率 的應用系統’其中功率消耗以及熱產量皆為重要考量。 如上所述,使用本發明可因而改善多種裝置間電腦的 通期望藉由使用本發明的方法(不使用的電腦可進入 休眠狀態)來降低功率消耗、降低熱產量並且改善電腦與 具有多種應用系統的電腦裝置之間的通訊效率。 由於本發明之電腦陣列丨〇、電腦J2以及方法74容易 產生並且與現行工作、輸入/ …工衣置寺4整合,因此翻 明可以被業界所接受。基於這些理由,期望本發明 、貝用性與工業適用性可以顯著並且持久。 圖 圖式簡單說明】 第1圖顯示根據本發明實施例所述 之電腦陣列的示意 圖之内連 第2圖顯示第1圖之電腦的子集合以及第丨 資料匯流排的詳細示意圖。 圖 。第3圖顯示第1圖與第2圖中電腦之—者的佈局方塊 第4圖顯示根據本發明應用 第5圖顯示筮q同 曰7予的不意圖。 卜 弟3圖之插槽程序器的示意圖。 弟6圖顯示本發明實施例的方法流程圖。 主要元件符號說明】
3019-8664-PF 23 200813744 1 〇〜電腦陣列 12、12a、12b、12c、12d、12e〜電腦 14〜晶片 16〜資料匯流排 18〜讀取線
2 0〜寫入線 22〜資料線 24〜RAM
26〜ROM 2 8〜堆疊 3 0〜指令區 32〜算術邏輯單元 34〜資料堆疊 36〜解碼器 38、38a、38b、38c、38d〜通訊連接埠 40、40a、40b、40c〜暫存器 42〜插槽程序器 44〜T暫存器 46〜S暫存器 48〜指令字 5 0〜十八個位元 52〜指令 54a、54b、54c、54d〜插槽 56〜反相器
3019-8664-PF 24 200813744 58~反及閘 6 0〜或閘 62、64〜或閘輸入信號 6 6〜位元i 4: 68〜輸出端 70〜脈衝產生器 72〜回應線 86〜回應信號
3019-8664-PF 25
Claims (1)
- 200813744 十、申請專利範圍: i一種電腦陣列,包括: 複數電腦;以及 複數貝料路徑,連接至上述複數電腦; 一中田上述電腦之一第一電腦與一第二電腦 一通訊時,柯势 a n 上述弟一電腦停止操作直到上述第二電腦 好完成上述通訊。 1有 2 士口由上主 , · °甲請專利範圍第1項所述之電腦陣列’其中上试、 第-電腦企圖執行寫入操作;以及 、建 上述第二電腦藉由讀取上述第二電腦而完成上述 訊0 3·如申請專利範圍第i項所述之電腦, 第-電腦:圖執行讀取操作;以及 、 述第一電恥藉由寫入上述第一電腦而完成上述通 訊。 ^ 4•如申明專利範圍第3項所述之電腦陣列,豆中上沭 第一電腦係用以綠兩甘 ^ ^ 宁用以6貝取其他電腦之至少一者。 、…5·如申請專利範圍第1項所述之電腦陣列,其中當上 述第一電腦企圖與上述第二電腦通訊時,上述第 將一:入線設定為高電位;以及 日 述第一電腦準備好完成上述通訊時將一讀取線 設定為高電位。 、、 、、> 6·如申請專利範圍第5項所述之電腦陣列,其中當上 述項取線為高電位且當對應的上述寫入線也為高電位 3019-8 664-pp 26 200813744 時,貧料係傳送於上述第一電腦與第二電腦之間。 •女申口月專利範圍第g項戶斤述 料傳逆;^ ^ 陣列,其中當資 : 弟一電腦與上述第二電腦之間時,上述” 線以及寫入線皆變為低電位。 貝 8·如申請專利範圍第7項所述之 述讀敗结L7 bA 电月自陣列,其中當上 “取線以及寫人線接變為低電位時 第二電腦皆恢復操作。 述弟一笔腦以及 電腦裝置以及一第 9· 一種通訊方法,適用於一第一 電'^裝置之間的通訊,分括· 就緒與上述第二電 上述第一電腦裝置指示其已 腦裝置進行通訊; 上述第二電腦裝置指示1 訊; ,、已丰備就緒來完成上述通 在上述弟一電腦裝置與第 料;以及 % ’衣置之間傳达貧 上述第二電腦裳置回報 訊完成。 弟電細裝置上述通已 10.如申請專利範圍第9 述第-電腦裝置指示发、’L之通訊方法,其中上 裝置。 ,、丰備就緒來寫入上述第二電腦 u•如申請專利範圍第1〇項所、十、 述第一電腦裝置藉由將$ 、述之通訊方法,其中上 高電位來指示其已準借m 一之間的一寫入線設定為 12·如申請專利範圍第9 之弟一衣置。 、所述之通訊方法,其中上 3019-8664-PF 27 200813744 述第一電腦裝置指示其已準備就緒來讀取上述第二電腦 裝置。 13.如申請專利範圍第12項所述之通訊方法,其中上 j第-電腦裝置藉由將設置於其之間的一讀取線設定為 门電位來私示其已準備就緒來讀取上述第二電腦裝置。 14·如申請專利範圍第9項所述之通訊方法,其中上 ,第一電腦裝置藉由將一讀取線以及_寫人線之一者設 為门電位來‘示其已準―備 行通訊; 、a上述第二電腦裝置藉由將其他讀取線或寫入線設定 二门電位來杉示其已準備就緒與上述第一電腦裝置進行 通δΚ,以及 ' 过項取線與寫入線皆為高電位時,資料係傳送於 上述第一電腦裝置與第二電腦裝置之間。 •如申明專利範圍第9項所述之通訊方法,其中上 述第一電腦裝置藉由將上述讀取線與寫入先拉低為低電 位作為對通訊已完成的回應。 16·如申請專利範圍第15項所述之通訊方法,其中為 了允斗上述碩取線與寫入線被拉至低電位,上述第一電腦 衣置釋放碩取線以及一寫入線之一者;以及 上述第二電腦裝置釋放其他讀取線或寫入線。 i rj •種通訊方法,適用於電腦間的通訊,包括: (a)—第一電腦指示其已準備就緒來進行通訊; (b )上述第一電腦停止操作·, 3019-8 664-PF 28 200813744 二電腦指示其已準備就緒來與上述第一電腦 (d)將資料傳送於上述第一電腦與上述第二電腦之 以及 (e)上述第一電腦恢復操作。 18·如申請專利範圍第17項所述之通訊方法,其中當 上述第二電腦對通訊已完成做岸時 u to w m w應时上述弟一電腦恢復 操作。 1 9’如申請專利範圍第】7項所述之迺訊方法,其中匕 述第-電腦言史定設置於1述第—電腦肖第二電腦之間的 一寫入線; 上述第二電腦設定設置於上述第一電腦與第二電腦 之間的一讀取線;以及 在設定上述讀取線與寫入線之後,上述第一電腦恢復 操作。(c) 一第 進行通訊; 間 2 0 ·如申睛專利範圍第1 9項所述之通訊方法,其中當 上述讀取線與寫入線皆被設定時,資料係傳送於上述第一 電腦與第二電腦之間。 21 ·如申請專利範圍第19項所述之通訊方法,其中當 上述讀取線與寫入線皆被設定時,上述讀取線與寫入線皆 被復原以指示資料已傳送。 22·如申請專利範圍第21項所述之通訊方法,其中上 述第一電腦藉由將上述寫入線拉高為高電位來設定上述 寫入線; 3〇19-8664-PF 29 200813744 上述第5電腦係藉由將i述讀取線拉高$高電 設定上述讀取線;以及 上述讀取線與寫人“藉由將上述讀取線與寫入線 拉低為低電位而復原。 ' 上23.如申請專利範圍帛nj員所述之通訊方法,其 申明專利範圍弟17項中的上述操作步驟⑷與⑻之順序 反相。 、π 24· 一種電腦,包括: w至少一資料傳輸裝f,適用於一第一電腦與—第二雷 腦之間的通訊,· : “帛扣不裝置,使得上述第-電腦指示其已準備就 緒來進行通訊; 卡備就 弟一扣不裝置,使得上述第二電腦指示其已準備 緒來進行通訊;以及 備就 一回應裝置,用以對通訊已完成做回應。 狀 申明專利範圍第24項所述之電腦,更包括· η ’用以中止上述第一電腦的操作直” 置指不通訊已完成。 q應在 3019—8664 — PF 30
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/355,513 US7904695B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous power saving computer |
US11/355,495 US7904615B2 (en) | 2006-02-16 | 2006-02-16 | Asynchronous computer communication |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200813744A true TW200813744A (en) | 2008-03-16 |
Family
ID=37965009
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096105687A TW200809530A (en) | 2006-02-16 | 2007-02-15 | Asynchronous power saving computer |
TW096105684A TW200813744A (en) | 2006-02-16 | 2007-02-15 | Asynchronous computer communication |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096105687A TW200809530A (en) | 2006-02-16 | 2007-02-15 | Asynchronous power saving computer |
Country Status (7)
Country | Link |
---|---|
EP (2) | EP1821174B9 (zh) |
JP (2) | JP2009527810A (zh) |
KR (2) | KR20090016643A (zh) |
AT (2) | ATE512409T1 (zh) |
DE (1) | DE602007007999D1 (zh) |
TW (2) | TW200809530A (zh) |
WO (2) | WO2007098007A2 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3731201B1 (en) | 2019-04-24 | 2022-11-09 | ABB Schweiz AG | A support system for an operator |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4589067A (en) * | 1983-05-27 | 1986-05-13 | Analogic Corporation | Full floating point vector processor with dynamically configurable multifunction pipelined ALU |
JPS60204149A (ja) | 1984-03-29 | 1985-10-15 | Mitsubishi Electric Corp | デ−タ伝送装置 |
DE3937807C2 (de) | 1988-11-19 | 1995-04-06 | Vaillant Joh Gmbh & Co | Verfahren zum Übertragen von Daten zwischen zwei sendenden und empfangenden Stationen |
JPH03136136A (ja) * | 1989-10-23 | 1991-06-10 | Fujitsu Ltd | 命令実行時刻制御方式 |
DE58908974D1 (de) * | 1989-11-21 | 1995-03-16 | Itt Ind Gmbh Deutsche | Datengesteuerter Arrayprozessor. |
US5218682A (en) | 1991-05-10 | 1993-06-08 | Chrysler Corporation | Two-way handshake circuit and method for communication between processors |
JP2723712B2 (ja) * | 1991-08-30 | 1998-03-09 | 茨城日本電気株式会社 | マイクロプログラム制御回路 |
US5692197A (en) * | 1995-03-31 | 1997-11-25 | Sun Microsystems, Inc. | Method and apparatus for reducing power consumption in a computer network without sacrificing performance |
JPH0997128A (ja) * | 1995-09-26 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | 情報処理システム |
GB9704068D0 (en) * | 1997-02-27 | 1997-04-16 | Sgs Thomson Microelectronics | Trigger sequencing controller |
FR2789501B1 (fr) | 1999-02-09 | 2001-04-13 | St Microelectronics Sa | Procede et dispositif de reduction de la consommation d'un microcontroleur |
US6937538B2 (en) * | 2000-02-02 | 2005-08-30 | Broadcom Corporation | Asynchronously resettable decoder for a semiconductor memory |
GB2370381B (en) * | 2000-12-19 | 2003-12-24 | Picochip Designs Ltd | Processor architecture |
JP4412905B2 (ja) * | 2003-01-28 | 2010-02-10 | パナソニック株式会社 | 低電力動作制御装置、およびプログラム最適化装置 |
JP2004326222A (ja) * | 2003-04-22 | 2004-11-18 | Renesas Technology Corp | データ処理システム |
-
2007
- 2007-02-15 DE DE602007007999T patent/DE602007007999D1/de active Active
- 2007-02-15 TW TW096105687A patent/TW200809530A/zh unknown
- 2007-02-15 EP EP07250645A patent/EP1821174B9/en not_active Not-in-force
- 2007-02-15 EP EP07250648A patent/EP1821217B1/en not_active Not-in-force
- 2007-02-15 AT AT07250648T patent/ATE512409T1/de not_active IP Right Cessation
- 2007-02-15 TW TW096105684A patent/TW200813744A/zh unknown
- 2007-02-15 AT AT07250645T patent/ATE475927T1/de not_active IP Right Cessation
- 2007-02-16 KR KR1020077009921A patent/KR20090016643A/ko not_active Application Discontinuation
- 2007-02-16 JP JP2008555355A patent/JP2009527810A/ja active Pending
- 2007-02-16 WO PCT/US2007/004031 patent/WO2007098007A2/en active Application Filing
- 2007-02-16 JP JP2008555369A patent/JP2009527813A/ja active Pending
- 2007-02-16 WO PCT/US2007/004080 patent/WO2007098023A2/en active Application Filing
- 2007-02-16 KR KR1020077009920A patent/KR20090016642A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
TW200809530A (en) | 2008-02-16 |
EP1821174B1 (en) | 2010-07-28 |
ATE512409T1 (de) | 2011-06-15 |
KR20090016643A (ko) | 2009-02-17 |
EP1821174B9 (en) | 2010-10-27 |
EP1821174A1 (en) | 2007-08-22 |
KR20090016642A (ko) | 2009-02-17 |
WO2007098023A3 (en) | 2008-07-03 |
EP1821217B1 (en) | 2011-06-08 |
WO2007098007A3 (en) | 2008-08-28 |
EP1821217A1 (en) | 2007-08-22 |
JP2009527813A (ja) | 2009-07-30 |
DE602007007999D1 (de) | 2010-09-09 |
WO2007098007A2 (en) | 2007-08-30 |
JP2009527810A (ja) | 2009-07-30 |
WO2007098023A2 (en) | 2007-08-30 |
ATE475927T1 (de) | 2010-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8825924B2 (en) | Asynchronous computer communication | |
US7904695B2 (en) | Asynchronous power saving computer | |
US20200226084A1 (en) | Partial link width states for bidirectional multilane links | |
US4270167A (en) | Apparatus and method for cooperative and concurrent coprocessing of digital information | |
CN1890640B (zh) | 高效的系统管理同步方法和系统 | |
EP1442378B1 (en) | Switch/network adapter port for clustered computers employing a chain of multiadaptive processors in a dual in-line memory module format | |
JP2014517401A (ja) | プロセッサの非コア回路の消費電力の低減 | |
EP1821211A2 (en) | Cooperative multitasking method in a multiprocessor system | |
TW200905556A (en) | Communicating data | |
US7966481B2 (en) | Computer system and method for executing port communications without interrupting the receiving computer | |
TW200813744A (en) | Asynchronous computer communication | |
TW200809609A (en) | Microloop computer instructions | |
JPH0997231A (ja) | バス間の変換を有する情報処理システム | |
Bainbridge et al. | MARBLE: An asynchronous on-chip macrocell bus | |
EP1197869A2 (en) | Integrated circuit with multiprocessor architecture | |
WO2014058759A1 (en) | Virtualized communication sockets for multi-flow access to message channel infrastructure within cpu | |
US20070234098A1 (en) | Self-timed clock-controlled wait states | |
TW200809529A (en) | Computer system with increased operating efficiency | |
WO2007098024A2 (en) | Allocation of resources among an array of computers | |
JPH01121965A (ja) | マイクロプロセッサ | |
JPH03263162A (ja) | データ処理装置 |