JP2009524316A - 高速な符号化方法および復号方法ならびに関連する装置 - Google Patents
高速な符号化方法および復号方法ならびに関連する装置 Download PDFInfo
- Publication number
- JP2009524316A JP2009524316A JP2008550822A JP2008550822A JP2009524316A JP 2009524316 A JP2009524316 A JP 2009524316A JP 2008550822 A JP2008550822 A JP 2008550822A JP 2008550822 A JP2008550822 A JP 2008550822A JP 2009524316 A JP2009524316 A JP 2009524316A
- Authority
- JP
- Japan
- Prior art keywords
- interleaving
- encoding
- decoding
- bits
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000011159 matrix material Substances 0.000 claims description 72
- 239000000783 alginic acid Substances 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 13
- 239000011668 ascorbic acid Substances 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 239000004148 curcumin Substances 0.000 claims description 7
- 230000001419 dependent effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 22
- 238000012545 processing Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 239000004233 Indanthrene blue RS Substances 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004173 sunset yellow FCF Substances 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2978—Particular arrangement of the component decoders
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Removal Of Specific Substances (AREA)
Abstract
Description
第1符号を使用して入力ビットシーケンスS0のビットに適用される第1符号化ステップと、
第1符号を使用して得られたビットをインターリーブ手段でインターリーブするインターリーブステップと、
所定数Δのビットの後に開始されるように、インターリーブ手段から得られたビットに第2符号を使用して適用されて符号化ビットシーケンスSを生成する、パリティステップと呼ばれる第2符号化ステップとを含む。この所定数Δのビットは、インターリーブステップの1つまたは複数のパラメータに依存する第1低数Δiのビットから、インターリーブステップ中に処理されるビットの総数に対応する第1高数Δsのビットまでの間である。
∀c(i, j)≧0 and ∀c(i,k)≧0 : c(i, j)≠c(i,k)
前記第1部分のデータに適用される第1復号ステップと、
第1復号ステップから得られたデータをインターリーブ手段でインターリーブするインターリーブステップと、
インターリーブ手段から得られたデータに適用される、パリティステップと呼ばれる第2復号ステップと
を含む方法を対象とする。
∀c(i, j)≧0 and ∀c(i, j+ 1) : c(i, j)≠c(i + 1, j) ∀i,∀j
第1符号を使用して入力ビットシーケンスS0のビットを符号化するための第1符号化手段と、
第1符号化手段から得られたビットをインターリーブするためのインターリーブ手段と、
第2符号を使用して、インターリーブ手段から得られたビットを符号化して符号化ビットシーケンスSを生成するための、パリティ手段と呼ばれる第2符号化手段と
を含む装置を対象とする。
第1部分のデータ項目を復号するための第1復号手段と、
第1復号手段から得られたビットをインターリーブするためのインターリーブ手段と、
インターリーブ手段から得られたビットを復号するための、パリティ手段と呼ばれる第2復号手段と
を含む。
G1は、外部符号器30(図6を参照されたい)に関連する外部符号パリティチェック行列であり、
Vは、パリティ符号およびインターリーブ関数を含む符号のパリティチェック行列であり、
G2は、内部符号器34(図6を参照されたい)に関連する内部符号パリティチェック行列である。
(b.p) modulo z = 0 (4)
m1は、K = m1×z(7)であるような厳密な正の整数であり、
m2は、M = m2×z(8)であるような厳密な正の整数であり、
I[c( i, j)]は、z×zのNull行列であるか、またはz×zの巡回並べ替え恒等行列であり、c(i, j) < 0の場合、I[c(i, j)]は、Null行列であり、それ以外の場合、I[c(i, j)]は、c(i, j)位置を右または左に巡回的に並べ替えた恒等行列である。
Φ≡{ci}を、行列Vの正およびゼロ以外の係数c(i, j)を昇順で並べた集合であるとする。「d」を、x≧yである2つの点xおよびyの間の距離を計算するための関数であり、d(x, y) = (x - y)によって定義されるとする。この数Δの値は、以下の関係
Δ = Max(Δ1,c0 + z - ccard(Φ)-1) (9)
を使用して計算され、この関係において、
card(Φ)は、集合Φの要素の数を表し、
c0は、パリティチェック行列Vの最小の正のゼロ以外の係数c(i, j)であり、
zは、パリティチェック行列Vに含まれる恒等サブ行列の次元であり、
Δ1は、集合Φに属する任意の2つの隣接する要素(ciおよびci+1)の間の最大距離であり、この距離は、以下の関係
Δ1 = Max({d(ci+1, ci)}i∈[0, card(Φ)-1]) (10)
によって定義される。
5 インターリーバ
7 直列並列変換器
9 パリティ符号器
10 従来技術の符号器
11 内部符号器
15 外部復号器
17 インターリーバ/デインターリーバ
19 パリティ復号器
20 従来技術の復号器
21 内部復号器
30 第1符号化手段
32 第2符号化手段
33 インターリーブ手段
34 内部符号器
36 第1メモリ手段
38 第2メモリ手段
40 外部復号器
42 パリティ復号器
43 インターリーバ
44 内部復号器
46 第1メモリモジュール
48 第2メモリモジュール
50 第3メモリモジュール
60 中央処理装置
62 メモリ
64 入力装置
66 出力装置
68 データバス
100 本発明の符号化装置
200 本発明の復号装置
De 入力ビットシーケンス
Di インターリーブ済みデータシーケンス
I1 外部情報
I2 情報
I3 新しい外部情報
I4 フレキシブルデータ
I5 メッセージ
I6 メッセージ
I7 メッセージ
E10 符号化ステップ
E30 計算ステップ
E50 符号化ステップ
E70 復号ステップ
E90 計算ステップ
E110 ステップ
E130 ステップ
T10 時間
T30 時間
T50 時間
T70 時間
T90 時間
T110 時間
T130 時間
Δ 所定数
Δi 第1低数
Δs 第1高数
Δ' 所定数
Δi' 第1低数
Δs' 第1高数
S0 入力ビットシーケンス
S 符号化ビットシーケンス
E1 第1符号化ステップ
E3 インターリーブステップ
E4 第2符号化ステップ
E6 第3符号化ステップ
B1 ビットの第1ブロック
B2 インターリーブ済みビットの第2ブロック
P1 パケット
P2 パケット
P3 パケット
P4 パケット
P5 パケット
P10 パケット
P20 パケット
P30 パケット
P40 パケット
P50 パケット
P60 パケット
b1 ビット
b2 ビット
b3 ビット
b4 ビット
b5 ビット
ME1〜MEz 第1メモリバンク
MI1 第2メモリバンク
MI2 第2メモリバンク
E100 第1(外部)復号ステップ
E300 インターリーブステップ
E400 パリティ第2復号ステップ
E600 第3(内部)復号ステップ
M1〜Mz 第1メモリバンク
ME1〜MEz 第2メモリバンク
MI1〜MIz 第3メモリバンク
B 信号
F データ処理システム
Claims (22)
- 入力ビットシーケンス(S0)を符号化して符号化ビットシーケンス(S)を生み出す方法であって、
第1符号を使用して前記入力ビットシーケンス(S0)のビットに適用される第1符号化ステップ(E1)と、
前記第1符号を使用して得られたビットをインターリーブ手段(33)でインターリーブするインターリーブステップ(E3)と、
前記インターリーブ手段(33)から得られたビットに第2符号を使用して適用されて前記符号化ビットシーケンス(S)を生成する、パリティステップと呼ばれる第2符号化ステップ(E4)と
を含み、前記パリティ第2符号化ステップ(E4)は、前記インターリーブステップ(E3)の終了を待つことなく所定数Δのビットがインターリーブされた後に開始され、前記所定数Δのビットは、前記インターリーブステップ(E3)の1つまたは複数のパラメータに依存する第1低数Δiのビットから、前記インターリーブステップ(E3)中に処理されるビットの総数に対応する第1高数Δsのビットまでの間であることを特徴とする方法。 - 前記パリティ第2符号化ステップ(E4)は、所定数Δ'のビットが前記第1符号化ステップ(E1)によって符号化された後に開始され、前記所定数Δ'のビットは、前記インターリーブステップ(E3)の1つまたは複数のパラメータに依存する第2低数Δi'のビットから、前記第1符号化ステップ(E1)中に処理されるビットの総数に対応する第2高数Δs'のビットまでの間であることを特徴とする請求項1に記載の符号化方法。
- 前記インターリーブステップ(E3)は、前記パリティ第2符号化ステップ(E4)と結合して実施されることを特徴とする請求項1または請求項2に記載の符号化方法。
- 前記インターリーブステップ(E3)は、前記第1符号を使用して得られたi番目のビットを、インターリーブ済みビットシーケンス(B2)π(i)番目のビットと関連付けるビットレベルの第1インターリーブ関数πを含み、最初のkビットをインターリーブすることによって、前記インターリーブ済みビットシーケンス(B2)の少なくとも最初のmビットが供給されるようにすることを特徴とする請求項1から3のいずれか一項に記載の符号化方法。
- 前記インターリーブステップ(E3)は、前記第1符号を使用して得られた第1組のm1ビットのパケット(P1、P2、P3、P4、P5)を、前記インターリーブ済みビットシーケンス(B2)の第2組のJビットのパケット(P10、P20、P30、P40、P50)と関連付けるための第2インターリーブ関数λを含み、前記インターリーブ済みビットシーケンス(B2)のJビットの同じパケット(P30)に属するビットが、前記第1組のm1ビットのパケット(P1、P2、P3、P4、P5)の異なるパケットからもたらされるようにすることを特徴とする請求項3から5のいずれか一項に記載の符号化方法。
- 前記パリティチェック行列Vの同じ行についての正の係数c(i, j)が相違することを特徴とする請求項5または請求項6に記載の符号化方法。
- 数ΔおよびΔ'のビットを決定する前記(1つまたは複数の)パラメータは、前記パリティチェック行列Vの正の係数c(i, j)の関数であることを特徴とする請求項1から7のいずれか一項に記載の符号化方法。
- 前記第1符号化ステップ(E1)の前記第1符号は、第1の複数の独立した符号で構成されることを特徴とする請求項1から8のいずれかに記載の符号化方法。
- 前記パリティ第2符号化ステップ(E4)から得られたビットに適用される第3符号を使用する第3符号化ステップ(E6)を含み、前記第3符号化ステップ(E6)は、前記パリティ第2符号化ステップ(E4)から得られた1つまたは複数のビットを符号化することによって開始されることを特徴とする請求項1から9のいずれかに記載の符号化方法。
- 前記第3符号化ステップ(E6)の前記第3符号は、第2の複数の独立した符号で構成されることを特徴とする請求項10に記載の符号化方法。
- 伝送される情報に対応する第1部分Dと、冗長データを含む第2部分Cとで形成されるデータシーケンスを含む受信デジタル信号を復号する方法であって、
前記第1部分Dのデータに適用される第1復号ステップ(E100)と、
前記第1復号ステップ(E100)から得られたデータをインターリーブ手段(43)でインターリーブするインターリーブステップ(E300)と、
前記インターリーブ手段(43)から得られたデータに適用される、パリティステップと呼ばれる第2復号ステップ(E400)と
を含むことを特徴とし、前記パリティ第2復号ステップ(E400)は、前記インターリーブステップ(E300)が終了するのを待つことなく所定数Δのデータ項目がインターリーブされた後に開始され、前記所定数Δのデータ項目は、前記インターリーブステップ(E300)の1つまたは複数のパラメータに依存する第1低数Δiのデータ項目から、前記インターリーブステップ(E300)中に処理されるデータ項目の総数に対応する第1高数Δsのデータ項目までの間であることを特徴とする方法。 - 前記パリティ第2復号ステップ(E400)は、所定数Δ'のデータ項目が前記第1復号ステップ(E100)で復号された後に開始され、前記所定数Δ'のデータ項目は、前記インターリーブステップ(E300)の1つまたは複数のパラメータに依存する第2低数Δi'のデータ項目から、前記第1復号ステップ(E100)中に処理されるデータ項目の総数に対応する第2高数Δs'のデータ項目までの間であることを特徴とする請求項12に記載の復号方法。
- 前記パリティ第2復号ステップ(E400)から得られたデータを復号するための第3復号ステップ(E600)を含み、前記第3復号ステップ(E600)は、前記パリティ第2復号ステップ(E400)から得られた1つまたは複数のデータ項目を復号することによって開始されることを特徴とする請求項12または請求項13に記載の復号方法。
- 前記インターリーブステップ(E300)は、前記パリティ第2復号ステップ(E400)と結合して実施されることを特徴とする請求項12から14のいずれか一項に記載の復号方法。
- 前記パリティチェック行列Vの同じ列についての正の係数c(i, j)が相違することを特徴とする請求項16に記載の復号方法。
- 数ΔおよびΔ'のデータ項目を決定する前記(1つまたは複数の)パラメータは、前記パリティチェック行列Vの正の係数c(i, j)の関数であることを特徴とする請求項16または請求項17に記載の復号方法。
- 入力ビットシーケンス(S0)を符号化して符号化ビットシーケンス(S)を生み出す装置であって、
第1符号を使用して前記入力ビットシーケンス(S0)のビットを符号化するための第1符号化手段(30)と、
前記第1符号化手段(30)から得られたビットをインターリーブするためのインターリーブ手段(33)と、
第2符号を使用して、前記インターリーブ手段(33)から得られたビットを符号化して前記符号化ビットシーケンス(S)を生成するための、パリティ手段と呼ばれる第2符号化手段(32)と
を含み、前記インターリーブ手段(33)は、前記パリティ第2符号化手段(32)がインターリーブの終了を待つことなく所定数Δのビットがインターリーブされた後に前記符号化ビットシーケンス(S)を開始するようになされており、前記所定数Δのビットは、前記インターリーブ手段(33)の1つまたは複数のパラメータに依存する第1低数Δiのビットから、前記インターリーブ手段(33)によって処理されるビットの総数に対応する第1高数Δsのビットまでの間であることを特徴とする装置。 - 伝送される情報に対応する第1部分Dと、冗長データを含む第2部分Cとで形成されるデータシーケンスを含む受信デジタル信号を復号する装置であって、
前記第1部分Dのデータ項目を復号するための第1復号手段(40)と、
前記第1復号手段から得られたビットをインターリーブするためのインターリーブ手段(43)と、
前記インターリーブ手段(43)から得られたビットを復号するための、パリティ手段と呼ばれる第2復号手段(42)と
を含み、前記インターリーブ手段(43)は、前記パリティ第2復号手段(42)がインターリーブの終了を待つことなく所定数Δのデータ項目がインターリーブされた後にパリティ復号を開始するようになされており、前記所定数Δのデータ項目は、前記インターリーブ手段(43)の1つまたは複数のパラメータに依存する第1低数Δiのデータ項目から、前記インターリーブ手段(43)によって処理されるデータ項目の総数に対応する第1高数Δsのデータ項目までの間であることを特徴とする装置。 - 通信ネットワークからダウンロードされるように、および/またはコンピュータ読み取り可能メディア上に格納されるように、および/またはマイクロプロセッサによって実行されるように適合されているコンピュータプログラム製品であって、コンピュータ上で実行されたときに請求項1から11の少なくとも一項による符号化方法のステップを実行するためのプログラムコード命令を含むことを特徴とするコンピュータプログラム製品。
- 通信ネットワークからダウンロードされるように、および/またはコンピュータ読み取り可能メディア上に格納されるように、および/またはマイクロプロセッサによって実行されるように適合されているコンピュータプログラム製品であって、コンピュータ上で実行されたときに請求項12から18の少なくとも一項による復号方法のステップを実行するためのプログラムコード命令を含むことを特徴とするコンピュータプログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0650196 | 2006-01-19 | ||
FR0650196A FR2896359A1 (fr) | 2006-01-19 | 2006-01-19 | Procede d'encodage et de decodage rapides et dispositifs associes. |
PCT/FR2007/050664 WO2007083066A1 (fr) | 2006-01-19 | 2007-01-18 | Procedes d'encodage et de decodage rapides et dispositifs associes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009524316A true JP2009524316A (ja) | 2009-06-25 |
JP5122480B2 JP5122480B2 (ja) | 2013-01-16 |
Family
ID=37491986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008550822A Active JP5122480B2 (ja) | 2006-01-19 | 2007-01-18 | 高速な符号化方法および復号方法ならびに関連する装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US8214723B2 (ja) |
EP (1) | EP1974472B1 (ja) |
JP (1) | JP5122480B2 (ja) |
CN (1) | CN101371448B (ja) |
AT (1) | ATE429076T1 (ja) |
DE (1) | DE602007000915D1 (ja) |
ES (1) | ES2325138T3 (ja) |
FR (1) | FR2896359A1 (ja) |
WO (1) | WO2007083066A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009004572A1 (en) * | 2007-07-04 | 2009-01-08 | Nxp B.V. | Shuffled ldpc decoding |
US8225165B2 (en) * | 2007-10-12 | 2012-07-17 | Industrial Technology Research Institute | Methods and devices for encoding data in communication systems |
US8161345B2 (en) * | 2008-10-29 | 2012-04-17 | Agere Systems Inc. | LDPC decoders using fixed and adjustable permutators |
US8627172B2 (en) | 2008-12-25 | 2014-01-07 | Nec Corporation | Error correction encoding apparatus, decoding apparatus, encoding method, decoding method, and programs thereof |
US9712459B1 (en) | 2010-01-27 | 2017-07-18 | Marvell International Ltd. | Low-to-high speed cut-through communication |
FR2982446A1 (fr) * | 2011-11-07 | 2013-05-10 | France Telecom | Procede de codage et decodage d'images, dispositif de codage et decodage et programmes d'ordinateur correspondants |
FR2982447A1 (fr) | 2011-11-07 | 2013-05-10 | France Telecom | Procede de codage et decodage d'images, dispositif de codage et decodage et programmes d'ordinateur correspondants |
CN115085739A (zh) * | 2021-03-10 | 2022-09-20 | 华为技术有限公司 | 一种编译码方法及装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005513867A (ja) * | 2001-12-14 | 2005-05-12 | クゥアルコム・インコーポレイテッド | データビットを並列に符号化する方法および装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0935363A4 (en) * | 1997-06-19 | 2005-09-07 | Toshiba Kk | TRANSMISSION SYSTEM WITH INFORMATION MULTIPLEXING, MULTIPLEXER AND DEMULTIPLEXER USED FOR THE SAME, AND ENCODER AND DECODER FOR ERROR CORRECTION |
JP3828360B2 (ja) * | 1997-12-24 | 2006-10-04 | インマルサット リミテッド | ディジタルデータ用符号化変調方法、ディジタルデータ変調装置、衛星地球局、変調方法および変調装置 |
CA2550761C (en) * | 1999-07-08 | 2009-05-26 | Nortel Networks Limited | Puncturing of convolutional codes |
JP3590310B2 (ja) * | 1999-12-07 | 2004-11-17 | シャープ株式会社 | 連接畳込み符号復号器 |
US7649829B2 (en) * | 2001-10-12 | 2010-01-19 | Qualcomm Incorporated | Method and system for reduction of decoding complexity in a communication system |
JP4044774B2 (ja) * | 2002-03-13 | 2008-02-06 | 富士通株式会社 | データ記録装置及びデータ再生装置 |
CN1647390A (zh) * | 2002-04-18 | 2005-07-27 | 皇家飞利浦电子股份有限公司 | 用于编码的信号、存储介质、方法和设备,用于解码的方法和设备 |
KR20050020526A (ko) * | 2003-08-23 | 2005-03-04 | 삼성전자주식회사 | 이동통신시스템에서 비트 인터리빙장치 및 방법 |
KR100683179B1 (ko) * | 2003-11-03 | 2007-02-15 | 삼성전자주식회사 | 듀얼 스트림용 디지털 방송 송/수신 시스템의 강건한에러정정 부호화/복호화 장치 및 그의 방법 |
KR100918763B1 (ko) * | 2003-11-14 | 2009-09-24 | 삼성전자주식회사 | 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법 |
-
2006
- 2006-01-19 FR FR0650196A patent/FR2896359A1/fr not_active Withdrawn
-
2007
- 2007-01-18 DE DE602007000915T patent/DE602007000915D1/de active Active
- 2007-01-18 EP EP07718051A patent/EP1974472B1/fr active Active
- 2007-01-18 CN CN2007800027801A patent/CN101371448B/zh active Active
- 2007-01-18 WO PCT/FR2007/050664 patent/WO2007083066A1/fr active Application Filing
- 2007-01-18 US US12/223,109 patent/US8214723B2/en active Active
- 2007-01-18 AT AT07718051T patent/ATE429076T1/de not_active IP Right Cessation
- 2007-01-18 JP JP2008550822A patent/JP5122480B2/ja active Active
- 2007-01-18 ES ES07718051T patent/ES2325138T3/es active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005513867A (ja) * | 2001-12-14 | 2005-05-12 | クゥアルコム・インコーポレイテッド | データビットを並列に符号化する方法および装置 |
Non-Patent Citations (1)
Title |
---|
JPN6011069207; Yige Wang, et al.: 'Reduced Latency Turbo Decoding' Proceedings of the 2005 IEEE 6th Workshop on Signal Processing Advances in Wireless Communications , 20050605, pp.930-934 * |
Also Published As
Publication number | Publication date |
---|---|
CN101371448B (zh) | 2011-07-13 |
FR2896359A1 (fr) | 2007-07-20 |
CN101371448A (zh) | 2009-02-18 |
DE602007000915D1 (de) | 2009-05-28 |
EP1974472B1 (fr) | 2009-04-15 |
ATE429076T1 (de) | 2009-05-15 |
ES2325138T3 (es) | 2009-08-26 |
EP1974472A1 (fr) | 2008-10-01 |
US20100287437A1 (en) | 2010-11-11 |
WO2007083066A1 (fr) | 2007-07-26 |
JP5122480B2 (ja) | 2013-01-16 |
US8214723B2 (en) | 2012-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7783952B2 (en) | Method and apparatus for decoding data | |
JP4291372B2 (ja) | 並列連接低密度パリティ検査符号を用いるチャンネル符号化/復号化装置及び方法 | |
JP5506879B2 (ja) | 低密度パリティ検査符号を使用する通信システムのチャネル復号化装置及び方法 | |
JP5122480B2 (ja) | 高速な符号化方法および復号方法ならびに関連する装置 | |
ES2430361T3 (es) | Turbo-descodificación con intercaladores QPP libres de contención | |
US7584400B2 (en) | Clash-free irregular-repeat-accumulate code | |
JP5653936B2 (ja) | 削除訂正畳み込み符号および畳み込みターボ符号のための符号化法および復号法 | |
JP5700035B2 (ja) | 誤り訂正符号復号装置、誤り訂正符号復号方法および誤り訂正符号復号プログラム | |
WO2008156335A2 (en) | Method of performing interleaving and data transmission apparatus | |
KR20080041488A (ko) | 병렬 인터리빙 장치 및 방법 | |
KR101110201B1 (ko) | 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치 | |
KR101503653B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 | |
JP6427461B2 (ja) | 受信装置、無線通信システム、及び無線通信方法 | |
KR101413783B1 (ko) | 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치 | |
CN108476027B (zh) | 窗口交织的turbo(wi-turbo)码 | |
JP5451647B2 (ja) | 無線通信装置 | |
KR101335419B1 (ko) | Qc-ldpc 복호 방법 | |
KR101354731B1 (ko) | 통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 | |
JP2009077371A (ja) | インタリーブ方法、送信機、無線機、および無線通信システム。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120404 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5122480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |