KR20040102106A

KR20040102106A - 신호, 저장매체, 인코딩방법 및 장치, 디코딩방법 및 장치

Info

Publication number: KR20040102106A
Application number: KR10-2004-7016504A
Authority: KR
Inventors: 코에네빌렘엠.제이.엠.; 칼커안토니우스에이.씨.엠.
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-04-18
Filing date: 2003-04-17
Publication date: 2004-12-03
Also published as: AU2003226594A8; US7224296B2; TW200402621A; CN1647390A; WO2003088501A2; US20070011551A1; JP2005523601A; WO2003088501A3; AU2003226594A1; US20050166130A1; EP1500198A2

Abstract

본 발명은, 런길이 제한(RLL) 인코딩된 이진 d,k 채널 비트스트림(3)을 포함하고, 이때 상기 파라미터 d가 최소수를 정의하고 파라미터 k가 상기 비트스트림 또는 이와는 반대로 임의의 2개의 1들 사이의 0들의 최대수를 정의하고, RLL행(8-13,45)에 대해 소위 행 기반 패리티 검사 제약이 실현된 패리티 검사 코드어를 나타내는 RLL행(8-13,45)를 포함한 신호에 있어서, 각각 N개의 연속적인 채널비트로 이루어진 K개의 섹션이 M개의 RLL행의 그룹의 소정 위치에 위치된 것을 특징으로 한다. 또한, 본 발명은, 상기와 같은 신호를 포함한 저장매체와, 사용자 데이터 비트로 이루어진 스트림을 상기 신호로 인코딩하는 방법 및 장치와 이러한 신호를 디코딩하는 방법 및 장치에 관한 것이다.

Description

신호, 저장매체, 인코딩방법 및 장치, 디코딩방법 및 장치{SIGNAL, STORAGE MEDIUM, METHOD AND DEVICE FOR ENCODING, METHOD AND DEVICE FOR DECODING}

본 발명은, 런길이 제한(RLL) 인코딩된 이진 d,k 채널 비트스트림을 포함하고, 이때 상기 파라미터 d가 최소수를 정의하고 파라미터 k가 상기 비트스트림 또는 이와는 반대로 임의의 2개의 1들 사이의 0들의 최대수를 정의하고, RLL행에 대해 소위 행 기반 패리티 검사 제약이 실현된 행 패리티 검사 코드어라고 불리는 패리티 검사 코드어를 각각 나타내는 RLL행이라고 하는 각각 N개의 연속적인 RLL 채널비트로 이루어진 다수의 섹션을 포함하는 상기 채널 비트스트림을 포함한 신호에 관한 것이다.

또한, 본 발명은 상기와 같은 신호를 포함한 저장매체에 관한 것이다.

또한, 본 발명은, 사용자 데이터 비트로 이루어진 스트림을 이진 d,k 채널 비트스트림으로 런길이 제한(RLL) 인코딩을 하는 단계를 포함하고, 상기 채널 비트스트림은, 상기 파라미터 d가 최소수를 정의하고 파라미터 k가 상기 비트스트림 또는 이와는 반대로 임의의 2개의 1들 사이의 0들의 최대수를 정의하고, RLL행에 대해 소위 행 기반 패리티 검사 제약이 실현된 행 패리티 검사 코드어라고 불리는 패리티 검사 코드어를 각각 나타내는 RLL행이라고 하는 각각 N개의 연속적인 RLL 채널비트로 이루어진 다수의 섹션을 포함하는 인코딩방법에 관한 것이다.

또한, 본 발명은 청구항 33의 전제부에 따른 대응장치에 관한 것이다.

또한, 본 발명은 상기와 같은 신호를 디코딩하는 방법 또는 상기 인코딩방법에 따라 인코딩되는 신호에 관한 것이다.

광 디스크, 자기디스크 및 광자기 디스크와 같은 대량 데이터 저장매체의 분야에서는, 실질적으로 협대역 신호송신장치인 디지털 표면 레코더를 사용한다. 그러므로, 상기와 같은 매체에 기록되는 데이터는, 상기와 같이 인코딩되어 매우 길은 기록 피트와 매우 짧은 기록 피트를 제거하다. 이러한 인코딩을 "변조 코딩"이라고 한다. 일반적으로, 그것은, 2개의 파라미터, 즉 제약 d,k(여기서, d≤k)를 특징으로 하는 런길이 제한(RLL) 코드를 사용한다. RLL 인코딩된 이진 시퀀스는, 적어도 d이지만, 임의의 2개의 1들 사이의 k개의 0들보다 더 크지 않다. 기록 피트들간의 천이는, 1들의 발생에 해당한다. 이진 d,k 채널 비트스트림 내의 1은, 예를 들면 피트와 랜드간의 천이에 해당한다(여기서, "랜드"는 2개의 피트 사이의 공간을 정의한다). 그래서, 최소 길이 피트 또는 랜드는 d+1 채널비트로 이루어지고, 최대 길이 랜드 또는 피트는 k+1개의 채널비트로 이루어진다.

도 1은 d,k 제약 및 코드율 R=m/n을 갖는 인코딩된 RLL(2)인 비제약 사용자 데이터(1)의 비트스트림을 나타낸다. 그래서, NRZ 또는 d,k 채널 비트스트림(3)을 얻고, 여기서의 1들은 피트로부터 랜드로 또는 이와는 반대로의 천이를 나타낸다.

RLL 파형(4)은 예를 들면, 디스크와 같은 저장매체에 랜드 및 피트를 사용하여 기록된다. "1"이 d,k채널 비트스트림(3)에서 일어날 때마다, RLL 파형(4)은 랜드로부터 피트로 또는 이와는 반대로의 천이를 수행한다. 그리고, 피트와 랜드 모두는 가변 길이의 0들로 이루어진 스트링을 나타내고, 각 스트링은 그들 사이에서의 천이를 나타내는 1비트에 선행하여, 동일한 극성 비트(피트 또는 랜드)들로 이루어진 런(run)의 길이는 0들의 수에 플러스 1을 한 것과 같다.

상기와 같은 디스크로부터 판독할 때 주요 오류원 중의 하나는, HF(고주파)신호 파형으로부터 d,k 채널 비트스트림을 얻을 때의 결함으로 인한 랜덤한 오류가 있다. (어떠한 심볼간 간섭 또는 ISI도 없는) 완전한 채널일 경우에, 이러한 파형은, (+1 또는 -1인 값을 갖는) 양극성 채널 비트스트림으로부터 직접 발생된 파형인 RLL 파형(4)이다. 그러나, (선형 및/도는 비선형) ISI가 있을 때 실재 채널일 경우의 HF 파형은, 아이(eye) 패턴에 따라 보다 짧은 런길이에서 보다 낮은 진폭을 갖는 RLL 파형(4)의 라운드 버전(rounded version)이다. 이러한 실제 HF 파형은, 비트 검출을 위해 사용되고, 여기서 소위 "단일 비트 천이 변위 오류"(single-bit transition-shift error; SBTSE)라 부른다.

(광 기록채널에서의) 랜덤한 오류에 의해 아주 자주 단일 비트의 거리에 대해 천이(d,k 채널 비트스트림에서의 "1"비트)가 변위하게 된다. 대응한 에러 이벤트(5)는, 그 실제 HF 파형으로부터 검출된 채널 비트스트림(6)에 도시되어 있다. 이러한 에러 이벤트(5)에 의해, 단일 비트의 거리에 대해 제 1 랜드로부터 제 2 피트로의 천이의 변위가 생긴다. 상기와 같은 에러 이벤트(5)는, SBTSE이다. 상기 검출된(오류의) d,k 비트스트림(7)에서, 상기와 같은 SBTSE는 1비트의 거리에 대해 "1"의 변위가 생긴다.

이러한 특정한 종류의 랜덤한 오류일 경우, 대수 리드 솔로몬 오류정정코드가 단일의 랜덤한 오류의 정정을 위한 오버헤드의 (패리티 바이트라고 불리는) 2개의 사용자 바이트(오류의 위치에 대한 1개의 패리티 바이트 바이트와 상기 바이트값의 정정을 위한 1개의 패리티 바이트)를 필요로 하므로 대수 리드 솔로몬 오류정정코드를 갖는 표준 오류정정코딩(ECC)을 사용하지 않는데 이롭다.

대신에, 특별하게 설계된 패리티 검사 RLL 코드를 사용하여 상기와 같은 랜덤한 오류의 존재를 검출할 수 있고, PLL 내에서 HF 파형의 각 천이에서 발생된 위상오차의 크기와 같은 채널측 정보를 사용하여 그 오류를 위치시킬 수 있다.

상기와 같은 패리티 검사 RLL 코딩을 위해, H.M.Hilden,D.G.Howe,E.J.Weldon, "Shift Error Correcting Modulation Codes", IEEE Trans.Magn.,vol.27,1991,pp.4600-4605; Y.Saitoh,I.Ibe,H.Imai, "Peak-Shift and Bit Error-Correction with Channel Side Information in Runlength-Limited Sequences", 10th Int. Symp.Applied Algebra, Algebraic Algorithms and Error-Correcting Codes, vol.AAECC-10,1993,pp.304-315; P.Perry,M.-C.Lin,Z.Zhang,"Runlength-Limited Codes for Single Error-Detection with Mixed Type Errors", IEEE Trans.Inform.Theory,vol.44,1998,pp.1588-1592; S.Gopalaswamy,J.Bergmans,"Modified Target and Concatenated Coding for d=1 Constrained Magnetic Recording Channels", Proceedings of the ICC 2000,New Orleans, June 18-22,2000; 및 H.Sawaguchi,M.Kondou,N.Kobayashi,S.Mita,"Concatenated Error Correction Coding for High-Order PRML Channels",Proceedings of Globecom 1998, Sidney,pp.2694-2699 등을 일부 제안하였다.

또한, 본 발명의 발명자 중 한 사람은, W.M.J.Coene,H.P.Pozidis,J.W.M.Bergmans, Title: "Run-Length Limited Parity-Check Coding for Transition-Shift Errors in Optical Recording", Proceedings of Globecom 2001, Paper SPS01_6, San Antonio(USA), Nov.25-29 2001에는 패리티 검사 RLL 코딩을 위한 소위 콤비(combi)-코드를 사용하는 아이디어를 공개하였다.

후자의 인용문헌에는, 단일 SBTSE일 경우에 대해, 랜덤한 오류 정정을 위한 오버헤드는 오류위치가 채널측 정보를 거쳐 처리된 단일 사용자 비트로 감소되고, 패리티 검사 RLL 코딩을 위한 이전의 방식의 단점을 제거하였다는 것이 나타내어져 있다.

SBTSE에 대한 채널측 정보를 사용하기 위한 과정은, 최대 절대값을 갖는 위상오차를 갖고 역방향으로 상기 d,k 채널 비트스트림 내의 대응한 천이(또는 "1"비트)를 변위하는 천이에 대해, 시간복구를 위해 위상동기루프(PLL)에서 검출되어 사용된 모든 천이중에서 검색하는데 있다. 그러나, 이러한 과정은, 100% 완전한 증거가 아니어도 된다, 즉 오류없는 천이에 해당하는 큰 위상오차일 수 있고, 위상오차의 양자화에 영향 등을 미치기도 한다.

따라서, 본 발명의 목적은, 채널측 정보를 사용할 필요가 없거나 적어도 상당히 감소할 필요가 없는 오류위치에 대한 다른 방식을 제공하는데 있다.

상기 목적을 달성하기 위한 상술한 형태에 따른 RLL 인코딩된 이진 d,k 채널 비트스트림을 포함하는 신호는, 열 패리티 검사 행이라고 불리는 각각 N개의 연속적인 채널비트로 이루어진 K개의 섹션이 M개의 RLL행의 그룹의 소정 위치에 위치되고, 상기 K,N 및 M이 정수값이고, 상기 열 패리티 검사 행이 복수의 열 패리티 검사 인에이블링 채널어를 포함하고, 상기 각 열 패리티 검사 인에이블링 채널어가 특정 열 패리티 검사 인에이블링 채널어에 해당하는 상기 그룹의 적어도 상기 M개의 RLL 행으로 이루어진 소위 모든 대응 세그먼트에 대한 소위 열 기반 패리티 검사 제약을 실현함으로써, 상기 열 패리티 검사 인에이블링 채널어와 함께 상기 열 패리티 검사 코드어를 구성하는 것을 특징으로 한다.

또한, 상기 목적은 상기와 같은 신호를 저장하는 저장매체를 제공하여 달성된다.

또한, 상기 목적을 달성하기 위한 상기 형태에 따른 사용자 데이터 비트로 이루어진 스트림을 인코딩하는 방법은, M개의 RLL행의 그룹의 소정 위치에서, 열 패리티 검사 행이라고 불리는 각각 N개의 연속적인 채널비트로 이루어진 K개의 섹션을 생성하는 단계를 더 포함하고, 상기 K,N 및 M이 정수값이고, 상기 열 패리티 검사 행이 복수의 열 패리티 검사 인에이블링 채널어를 포함하고, 상기 각 열 패리티 검사 인에이블링 채널어가 특정 열 패리티 검사 인에이블링 채널어에 해당하는 상기 그룹의 적어도 상기 M개의 RLL 행으로 이루어진 소위 대응 세그먼트에 대한 소위 열 기반 패리티 검사 제약을 실현하여, 상기 열 패리티 검사 인에이블링 채널어와 함께 상기 열 패리티 검사 코드어를 구성하는 것을 특징으로 한다.

또한, 상기 목적은, 청구항 33에 따른 사용자 데이터 비트로 이루어진 스트림을 인코딩하는 대응한 장치를 제공하여 달성된다.

더욱이, 상기 목적은, 청구항 35에 따른 사용자 데이터 비트로 이루어진 스트림을 인코딩하는 상기와 같은 방법에 따라 인코딩되는 신호를 디코딩하는 방법으로 달성된다.

또한, 상기 목적은, 사용자 데이터 비트로 이루어진 스트림을 인코딩하는 상기와 같은 방법에 따라 인코딩되는 신호를 디코딩하는 청구항 47에 따른 대응한 장치로 달성된다.

본 발명의 기본 아이디어는, 2차원 코드 구조, 즉 소위 제품코드를 RLL 인코딩된 이진 d,k 채널 비트스트림을 적용하는데 있다. 이러한 제품코드는 뛰어난 오류정정기술을 제공한다.

소위 열 기반 패리티 검사 제약은, 서로 다른 RLL 행으로부터 RLL 인코딩된 세그먼트로 이루어진 열에 대해 구성된다. 그러나, 상기 열은, 반드시 수직으로 배치될 필요는 없지만, 각 RLL 행에서, 소정 할당에 의해 예를 들면, 횡단방식으로 특정 열 패리티 검사 세그먼트에 해당하는 d,k 채널 비트스트림의 하나의 세그먼트이도록 배치되어도 된다. 따라서, 일반적인 용어로 말하면, 열 패리티 검사 행의 열 패리티 검사 세그먼트는, 그룹(클러스터 또는, 제품코드어)의 모든 RLL 행의 모든 대응 세그먼트에 대한 상기 열 기반 패리티 검사 제약을 실현한다. 비록 이것이 바람직할지라도, 이들 대응한 세그먼트를 상기 서로 다른 RLL 행 내의 동일한(수평)위치에 위치되어, 후자의 경우 상기 열 패리티 검사 코드어를 구성하는 열이 정확히 수직으로 배향되게 하는 것이 필수적인 것은 아니다.

랜덤한 채널오류는, 오류 패리티 검사행(또는 행 패리티 검사 코드어)과 오류 패리티 검사 열(또는 열 패리티 검사 코드어) 사이의 교차점에서 쉽게 위치될 수 있다. 그래서, 채널측 정보를 사용할 필요성은, 일부의 특정의 경우에 대해 가능하므로 완전히 제거되지 않으면 크게 감소된다.

d=0 및 k=0을 배제한 비자명 d 제약 및 k 제약에 대해, 적어도 2개의 열 패리티 검사 행을, RLL행의 그룹마다 제공하는 것이 바람직하다. 그리고, RLL 제약은, 상기 열 패리티 검사 행내에도 마찬가지로 실현될 수 있다. 더욱이, DC 제어는 인에이블된다.

상기 열 패리티 검사 행 내의 상기 열 패리티 검사 세그먼트들 사이에 소위 병합 세그먼트를 제공하는 것이 바람직하다. 이들 병합 세그먼트는 연속적인 워드를 연결할 경우 상기 RLL 제약을 실현하는데 용이하여, DC 제어를 가능하게 한다.

이들 병합 세그먼트는, 복수의 연속적인 채널비트에 대해 각각 배치되어 행 기반 방식으로 배치되는 것이 바람직하다. 이와는 달리, 이들 병합 세그먼트는, 열 기반 방식으로 배치되어도 된다.

종속항에는 더욱 바람직한 개선점이 기재되어 있다. 이하, 본 발명의 이들 국면 및 다른 국면들은, 다음의 첨부도면을 참조하여 설명된 실시예들로부터 및 이 실시예들을 참조하여 더욱 명백해질 것이다:

도 1은 (d,k) 채널 비트스트림을 산출하는 (d,k) 제약을 갖는 사용자 데이터의 RLL 인코딩, 디스크 상에 기록된 RLL 파형, 상기 검출된 RLL 비트스트림 및 종래기술로서 상기 파생된 (d,k) 비트스트림을 나타내고,

도 2는 본 발명의 바람직한 실시예에 따른 RLL 패리티 검사 코딩을 위한 제품코드 개요를 나타내고,

도 3은 단일 에러 이벤트의 정정을 위한 개략도,

도 4는 이중 에러 이벤트의 정정을 위한 개략도,

도 5는 본 발명의 다른 실시예에 따른 열 패리티 검사 행에서의 비트스트림을 나타내고,

도 6은 본 발명의 또 다른 실시예에 따른 열 패리티 검사 행에서의 비트스트림을 나타내며,

도 7은 본 발명의 또 다른 실시예에 따른 수직 또는 열 기반 패리티 검사 코딩을 위한 "지그 재그"의 개략도,

도 8은 도 7에 따른 실시예의 경우에 대해 2개의 인접 세그먼트의 경계들이 교차하는 SBTSE일 경우를 나타내며,

도 9는 도 7에 따른 실시예에서 일어나는 단일 SBTSE 이벤트를 나타내고,

도 10은 도 7에 따른 실시예에서의 이중 SBTSE 이벤트를 나타내고,

도 11은 도 5에 따른 실시예에 대한 수직 열의 주요 배치를 나타내고,

도 12는 도 5에 따른 실시예에 대한 횡단 열의 주요 배치를 나타내고,

도 13은 도 6에 따른 실시예에 대한 수직 열의 주요 배치를 나타내며,

도 14는 도 6에 따른 실시예에 대한 횡단 열의 주요 배치를 나타내며,

도 15는 도 7에 따른 실시예에 대한 수직 열의 주요 배치를 나타내며,

도 16은 도 7에 따른 실시예에 대한 횡단 열의 주요 배치를 나타낸다.

도 1은 본 발명의 배경을 설명하기 위해서 종래기술을 참조하여 설명하였다. 그러므로, 도 1에 관한 상기 설명도 마찬가지로 본 발명에 적용한다.

도 2는 RLL 패리티 검사 코딩을 위한 제품코드 개요의 개략적인 표현을 나타낸다. RLL 인코딩된 이진 (d,k) 채널 비트스트림(3)의 연속적인 섹션(8∼13)은, 서로의 아래에 배치되어 2차원 어레이가 생성된다. (d,k) 채널 비트스트림의 방향은, 수평 화살표(14)로 나타내어져 있다. 이때, (바람직하게는, 1T-프리코더 뒤에, 적분기 모듈로 2인) 이러한 (d,k) 채널 비트스트림은, 저장매체에 1차원 방식으로, 예를 들면, 디스크에 나선형 방식으로 연속적으로 기록되는 것이 바람직하다. 그러므로, 도 1에 따른 2차원적인 도시는, (d,k) 채널 비트스트림의 비트를 상기와 같은 2차원 방식으로 저장매체에 항상 배치하는 것을 의미하는 것은 아니다. 2차원적 도시는, 직교 방향을 따라 패리티 검사 코딩으로 제품코드 구조를 실현하는데만 기여한다.

그러나, 상기 2차원적 도시를 고려하면, 상기 설명된 각 섹션(8∼13)을, RLL 인코딩된 이진 (d,k) 채널비트의 개개의 행으로서 간주하므로, 이후 RLL 행(8∼13)이라고 부를 수 있다. RLL 행(8∼13)마다, (d,k) 채널 비트스트림(3)에 패리티 검사 코딩을 적용한다. 그래서, 소위 행 패리티 검사 행 패리티 검사 인에이블링 채널어(15∼20)는, 각 RLL 행(8∼13)마다 적용되어서, 각 RLL 행(8∼13)마다 행 패리티 검사 코드어를 구성한다. 상기 행 패리티 검사 인에이블링 채널어들은, 각 행에서 반드시 같은 것은 아닌 소정 위치에 위치되고, 간략함을 위해서만, 그 채널어들은, 도 2의 행의 끝에 모두 배치된다.

이것은, 예를 들면, P.Perry,M.-C.Lin,Z.Zhang, "Runlength-Limited Codes for Single Error-Detection with Mixed Type Errors", IEEE Trans.Inform.Theory, vol.44,1998,pp.1588-1592에 설명되어 있는 것처럼, 상기와 같은 행 패리티 검사 인에이블링 채널어(15∼20)를, 상기 RLL 행(8∼13)의 특정 위치, 예를 들면 RLL행(8∼13)에서 부가하거나, 또는 콤비코드 방식으로 어느 한쪽에서 행해질 수 있는데, 여기서, 마지막 인코딩된 사용자 워드(바이트)는, W.M.J.Coene,H.P.Pozidis,J.W.M.Bergmans, "Runlength Limited Parity-Check Coding for Transition-Shift Errors in Optical Recording", Proceedings Globecom 2001,Paper SPS01_6, San Antonio(USA), Nov.25-29,2001에 설명된 것처럼, 행 기반 패리티 검사 제약이라 불리는 대응 패리티 검사 제약을 실현한다.

단일 SBTSE의 검출을 위해, 다음과 같은 행 기반 패리티 검사 제약 p_2H를 사용한다, 즉:

여기서, b_i는 특정 RLL 행의 (d,k) 채널 비트스트림의 연속적인 비트이고, N은 그 RLL 행의 (d,k) 채널 비트스트림의 연속적인 비트의 수이다.

상기 RLL 행을 따라 패리티 검사 코딩은, 단일 SBTSE 에러의 발생을 검출가능하게 한다.

그러나, 에러의 위치에 대한 추가의 정보가 필요하다. 따라서, 그 에러의 위치에 대해, 추가의 패리티 검사 제약, 즉 오류 검출 능력을 갖는 열 기반 또는 수직 패리티 검사 제약이 적용된다. 이러한 열 기반 패리티 검사 제약은, M개의 RLL행(8∼13)의 그룹에 추가된 K개(도 2의 예에서는 K=2) 열 패리티 검사 행(21,22)의 수로 실현된다. 이들 각 K개의 열 패리티 검사 행(21,22)은, 이후 도 11 내지 도 16을 참조하여 설명된 것처럼 배치되어도 되는 복수의 열 패리티 검사 인에이블링 채널어(30)를 포함한다. 이들 각 열 패리티 검사 인에이블링 채널어(30)는, 대응 행 열 교차점(대응한 세그먼트)(24∼29)이라고 불리는, M개의 각 RLL 행(8∼13)의 대응 폭의 특정 행 부분에 할당된다. 상기와 같은 열 패리티 검사 인에이블링 채널어(30) 또는 상기와 같은 대응 행 열 교차점(24∼29)의 폭은, 1비트 또는 1비트보다 많은 비트들(L 비트)일 수 있다.

그래서, 특정 열 패리티 검사 인에이블링 채널어(30)에 해당하는 대응 행 열 교차점(24∼29)이 RLL 열(8∼13)내에서 상기 열 패리티 검사 행(21, 22)에서의 열 패리티 검사 인에이블링 채널어(30)와 같은 위치에 위치된 경우, M개(또는 M+1개)의 대응 행 열 교차점(24∼29)과, 상기 열 패리티 검사 행(21,22)의 한 곳에 위치되거나(도 7, 도 9, 도 10, 도 15, 도 16참조) 또는 수치, 바람직하게는 K개의 모든 열 패리티 검사 행(21,22)만큼(도 2, 도 5, 도 6, 도 11-14에 나타낸 것처럼) 확산되는 적어도 한 개의 열 패리티 검사 인에이블링 채널어(30)를 포함하는, 수직 방위의 열(23)을 생성한다.

도 3은 오류 행(301)에서 일어난 단일 SBTSE 이벤트를 나타낸 것이다. 따라서, 행 기반 패리티 검사의 디코딩은, 이러한 오류 행(31)의 위치를 나타낸다. 더욱이, 이러한 에러 이벤트는, 오류 열(32)에서 일어난다. 따라서, 상기 열 기반 패리티 검사의 디코딩은, 이러한 오류 열(32)의 위치를 나타낸다. 이 때문에, 상기 에러 이벤트는, 상기 오류 행(31)과 오류 열(32)의 교차점(33)에 위치된다. 그리고, 상기 행 열 교차점의 대응한 오류 RLL 워드는, 쉽게 위치될 수 있다. 세그먼트 폭이 1비트이면, 그에 대응한 비트도 마찬가지로 쉬게 정정될 수 있다.

그러나, 단일 SBTSE일 경우에는, 2개의 인접 비트는, d,k 비트스트림에 영향을 미친다. 그래서, 2개의 인접 열은, 오류 것으로서 나타내어져 있다. 그리고, 상기와 같은 단일 SBTSE에 의해 일어나는 (d,k) 채널 비트스트림의 양쪽의 오류 비트는, 쉽게 위치되어 정정될 수 있다.

RLL 패리티 검사 코딩을 위한 제품코드 방식에서의 2개의 독립적인 랜덤한 오류에 대한 경우는 더욱 복잡하다. 도 4는 오류 행(38,39)과 오류 열(40,41)의 검출을 이끄는 2개의 에러 이벤트(34,35)를 나타낸다. 2개의 오류 행 및 열 각각에 대한 검출에 의해 4개의 교차점이 생긴다. 실제 예로서, 행(또는 열)마다 단일 오류만이 검출되므로, 양 오류는 서로 다른 행 및 서로 다른 열에 있어야 한다고 가정한다. 그리고나서, 2개의 가능한 정정만을 적용하여, 2 x 2 세트의 교차점의 대각선을 따라 배치된다는 것은 명백하다.

일반적으로, RLL 패리티 검사 코딩을 위한 제품코드 방식에서의 r개의 랜덤한 오류에 대해 r!=1·2· 3·...·r개의 가능한 해이다.

정확한 해, 즉 정정 패턴을 선택하기 위해서는, 채널측 정보를 사용한다. 예를 들면, 상술한 것처럼, 양극성 비트스트림의 천이의 위상오차에 의한 정보를 사용할 수 있다. 그러나, RLL 워드의 천이들의 위상오차만이 열 및 행을 따라 패리티 검사의 디코딩 결과로서 오류가 나기 쉽다고 식별된 행 및 열의 교차점에 위치되므로, 아주 작은 양의 채널측 정보만이 필요하다. 이때, 채널측 정보는, 정확히 1개의 오류 열과, 행들로 이루어진 그룹(또는 클러스터)에서의 1개의 오류 행을 갖는 경우에 전혀 필요치 않다.

이하, 열의 폭은 정확히 1비트인 경우로 가정한다. 이때, RLL 행은 d,k RLL 제약을 만족하지만, 상기 행들로 이루어진 그룹(또는 클러스터)에서 발생된 그 폭이 1비트인 열은 어떠한 RLL 제약도 만족시키지 못한다. 본 발명의 실시예에 따르면, 각 열을 따라 비트들의 패리티는, 열 패리티 검사로서 사용된다. 이것은, 열 당 1개의 여분의 사용자 비트를 필요로 하는데, 이것은 R이 d,k 제약을 갖는 런길이 제한(RLL) 코드의 비율인 1/R 채널비트를 의미한다. 예를 들면, R=1/2(및 d=2)에 대해, 이것은 열 패리티 검사 세그먼트를 위해 열 당 2개의 채널비트를 필요로 한다. 이들 비트는, 2개의 연속적인 행 내에 배치되고, 여기서, 패리티 "0"은 예를 들면, 연속적인 행 위치에서 채널비트로서 "00" 또는 "11"로 실현되고, 패리티 "1"은 예를 들면, 연속적인 행 위치에서 채널비트로서 "01" 또는 "10"으로 실현된다. 또 다른 선택은, 패리티 "0"을 "01" 또는 "10"으로 실현하고 패리티 "1"을 "00" 또는 "11"로 실현하는 것일 수 있다.

도 5는 예를 들면, 2개의 열 패리티 검사 행(21,22)에서 "01","10","01","10"의 패리티 검사 세그먼트(42)를 산출하는 열 패리티들 "1","1","1","1"에 대한 경우를 나타낸다.

도 5에 도시된 것처럼, 연속적인 수직 패리티들 "1"이 연속적인 (폭이 1비트인) 열에서 필요한 경우 문제가 생긴다. 이것에 의해 d=1보다 큰 모든 d 제약을 자동으로 배제하는 도 5에 도시된 패턴이 된다.

도 6은 이러한 문제에 대한 해결책을 나타낸 것으로, 여기서 수직 패리티, 예를 들면 "1"은, 짝수로 번호가 매겨진 (폭이 1비트인) 열에 대해서만 또는, 홀수로 번호가 매겨진 (폭이 1비트인) 열에 대해서만 인코딩되고, 즉, 열 패리티 검사 행(21,22)에서의 두 번째 비트마다 패리티 검사 목적용으로 사용되지 않는 것을 나타낸 것이다.

SBTSE가 항상 (폭이 1비트인) 2개의 인접 열에 영향을 미치므로, 이들 2개의 열 중 하나만의 위치를 정확하게 나타내는데 충분하다. 오류 열을 검출한 후, 다른 오류 열이 상기 검출된 오류 열의 왼쪽 또는 오른쪽으로 위치 지정되는지의 여부를 판정해야 한다. 다른 오류 열이 왼쪽 또는 오른쪽으로 위치 지정되는지의 여부의 판정은, 채널측 정보에 의거한다.

수직 패리티를 인코딩하지 않는 폭이 1비트인 열의 채널비트 "x"는, 병합비트로서 사용되어, RLL 코드의 (d,k) 제약의 실현 및/또는 이것을 열 패리티 검사 행마다 채널 비트스트림의 DC 제어를 행하여도 된다. 이때, DC 제어는 특정 범위내에 러닝(running) 디지털 합을 유지하는 것에 의거하고, 이때 상기 러닝 디지털 합은, 특정 비트 위치까지 양극성 채널 비트스트림의 적분이다. 이 러닝 디지털 합의 적분은, 수평 "행" 방향으로 전개되고, 먼저 제 1 행에 대해 평가된 후 연속적으로 다음의 열 패리티 검사 행에 대해 평가되어야 한다.

상기 열 내의 채널비트의 구성을 나타낸 도 6에 도시된 것처럼, d=3까지 제약이 구현될 수 있다.

그러나, 2개의 열 패리티 검사 행(21,22)이 열마다 동시에 인코딩되므로, 제 2 행(22)에 대해 DC 제어를 가능하게 하는 것이 어려운데, 그 이유는 제 2 행에 대해, DC 제어가 제 1 행(21)에 인코딩된 정보에 의존하고, 양쪽의 행(21,22)이 동시에 인코딩되기 때문이다.

도 7에 도시된 본 발명의 다른 실시예에 의하면, M개의 RLL행(8∼13)에 추가로 적어도 2개의 열 패리티 검사 행(43,44)은, 열 기반 패리티 검사 코딩을 실현하는데 필요하다. 각 RLL 행(8∼13)과 각 열 패리티 검사 행(43,44)은, 폭 N₁및 N₂채널비트를 갖는 교대의 세그먼트로 분할된다. N₁및 N₂는, 바람직하지만, 행 당 N개의 RLL 채널비트의 수에 의존하는 서로 반드시 동일하지 않다.

제 1 추가 열 패리티 검사 행(43)에서, 수직 패리티 검사 정보는, M+1 행에 대해 길이 N₁을 갖는 상기 홀수가 색인된 세그먼트로 계산된다. 이러한 패리티 검사 정보는, 도 7의 패리티(a)로 나타내어져 있다. 제 2 추가 행(44)에서, 수직 패리티 검사 정보는, 이 위치에서 (해칭된 세그먼트로 나타낸) 병합 영역(49)을 갖는 제 1 열 패리티 검사 행(43)을 포함하는 M+2 행에 대해 폭 N₂를 갖는 짝수가 색인된 세그먼트로 계산된다. 이것은, 도 5에서 패리티(b)로 나타내어진다.

이때, 패리티(b)는, 즉 이 위치에서 병합 영역(49)을 갖는 제 1 패리티 행(43)을 배제함으로써, M+1 행에 대해서만 계산되어도 된다. 그러나, 바람직하게는,제 2 열 패리티 검사 행(44)의 패리티 검사 세그먼트 패리티(b)는, 제 1 열 패리티 검사 행(43)의 병합 세그먼트(49)의 RLL 비트스트림을 고려한다.

그래서, 2개의 추가 열 패리티 검사 행(43,44) 내의 상기 세그먼트에 대해 소위 지그 재그 방식을 사용하여 수직 패리티 검사 정보를 인코딩함으로써, RLL 패리티 검사 코딩을 위한 제품코드 방식을 실현한다.

제 1 추가 행(43)에 있는 짝수 세그먼트, 즉 병합 세그먼트(49)는, 어떠한 코딩된 정보도 포함하지 않고, 연결 목적을 위해, 특히 (d,k) 제약의 위반을 금지하고 DC 제어를 위해 사용된다. 마찬가지로, 제 2 추가 행(44)의 홀수 세그먼트, 즉 병합 세그먼트(50)는, 어떠한 코딩된 정보도 포함하지 않고, 연결 목적, 예를 들면, (d,k) 제약의 위반을 금지하고 (제 2 행에서) DC 제어를 하기 위해 사용된다.

지그 재그 방식의 하나의 실제 이점은, RLL 코딩을 행마다 행할 수 있고, 이것은 이러한 지그 재그 방식을 병합 세그먼트(49)에 있는 채널어의 적절한 선택을 거쳐 열 패리티 검사 행에 관한 DC 제어에 적합하게 한다.

다음에, 단일 열에 대해 수직 또는 열 기반 패리티 체크 코딩을 설명한다. 제 1(ODD) 열의 폭이 N₁비트이다. 이들 N₁비트에 대해, 일반적으로 (d,k) 제약과 일치하는 N_dk(N₁)개의 가능한 시퀀스가 있다. 간략함을 위해, N₁≤k라고 가정하므로, 상기 가능한 시퀀스의 수에 대해 d-제약만 고려하므로, q₁=N_d(N₁)이다.

이와 마찬가지로, 폭이 N₂비트인 제 2(짝수) 열에 대해, N₂≤k라고 가정하므로, 폭 N₂채널 비트를 갖는 가능한 시퀀스의 수는 q₂=N_d(N₂)이다.

다음의 표 1은, 최소 런길이 제약 d=1에 대한 폭 N₁비트의 함수로서 가능한 시퀀스의 수 q₁=N_d(N₁)을 나타낸다.

최소 런길이 제약 d=1에 대한 폭 N₁비트의 함수로서 가능한 시퀀스의 수 q₁=N_d(N₁)

더욱 일반적으로, 폭 N₁비트의 가능한 시퀀스의 수 q₁=N_d(N₁)는, d=1,...,5 및N₁=0,1,2,...,14에 대한 파라미터로서 최소 런길이 제약 d을 갖는 표 2에 주어진다.

파라미터로서 최소 런길이 제약에 대한 폭 N₁비트의 함수로서 가능 시퀀스의 수 q₁=N_d(N₁)

동일한 값을 N₂비트의 폭을 갖는 제 2(짝수)열에 대해 적용하는데 이때, 가능한 시퀀스의 수는 q₂=N_d(N₂)이다, 즉 표 1 및 표 2는 인덱스 "1"을 인덱스 "2"로 대체하여 사용될 수 있다.

N₁(d,k) 비트가 b^j _i로 나타낸 행 j의 워드 W_j라고 불리는 길이 N₁의 서로 다른 시퀀스마다 계산상 코딩을 통해서(예를 들면, K.A.Schouhamer Immink, "Codes for Mass Data Storage Systems", Schannon Foundation Publishers, The Netherlands,1999,Chap.6 참조), 유일 인덱스 w_j는 다음식으로 주어진 0≤w_j≤q₁-1와 관련되어 있다.

아래의 표 3은, 폭 N₁=4비트 및 d=1의 예일 경우 워드 W_j에 대해 유일 인덱스 w_j의 계산을 나타낸다.

워드 W_j= N₁=4비트에 대해를 갖는 N₁비트 b^j _i를 갖는 행 j에서의 (b^j ₀,b^j ₁,b^j ₂,...,b^j _N1-1),

즉, W_j=(b^j ₀,b^j ₁,b^j ₂,b^j ₃) 및

M개의 RLL 행(8∼13)이 있으므로, 제 1(홀수) 열에 대해, 행 M+1에 대해 폭이 N₁인 비트의 여분의 워드(또는 행 열 교차점에서의 세그먼트), 즉 제 1 열 패리티 검사 행(43)이 생성되어, 다음의 수직 또는 열 기반 패리티 검사 조건(V로 나타내고, 0과 q₁사이의 수임)은, 다음식을 만족한다.

이러한 의미에서, 여분의 워드는, 열 패리티 검사 인에이블링 채널어이다. 동일한 상황은, N₂채널비트의 폭을 갖는 제 2(짝수) 열일 경우에 적용한다. 그리고, N₂비트의 폭을 갖는 워드 W_j마다 0≤w_j≤q₂-1인 유일 인덱스 w_j는, 다음식으로 주어진다.

상기 수직 또는 열 기반 패리티 검사 조건은, 식(3)에 주어진 것과 같은 상기 제 1(홀수) 열에 관해 모두 계산되어도 된다. 이와는 달리, 이러한 수직 또는 열 기반 패리티 검사 조건은, M+2 행에 대해 수직 패리티를 계산함으로써 산출되어, 다음식이 야기된다.

SBTSE는 상기 고려된(홀수 또는 짝수) 열의 세그먼트 또는 워드 W_j중 하나에서 일어난다고 가정한다. 그래서, 3개의 서로 다른 상황은 다음과 같이 구별되어야한다:

1. 제 1 상황:

SBTSE의 천이 변위(shift)는, 대응한 세그먼트 내에 완전히 내부이다. 상기 천이 변위는, 상기 세그먼트 경계에서 어떠한 변위도 포함하지 않는다. 이 천이는, 오른쪽(i→i+1) 또는 왼쪽(i→i-1) 중 어느 한쪽일 수 있다.

상기 식(2)에 따른 워드 인덱스 w_j를 갖는 (N₁비트의 폭을 갖는) 워드 W_j로 이루어진 세그먼트에서 오른쪽으로의 변위 오류는, 다음식과 같이 나타내어진다:

이러한 변위 오류에 의해, 검출되었을 때의 워드 인덱스 w_j의 다음식,

의 변동 Δw_j이 생기고,

그래서, 상기 검출되었을 때(as-detected)의 다음식,

의 수직 패리티 검사값을 얻는다.

그래서, V의 상기 검출되었을 때의 값은 다음식이 된다:

여기서, N_d(i-1), N_d(i), N_d(i+1)는, 예를 들면, 표 1 또는 표 2에 따라 판정되고,"+"는 오른쪽으로의 천이를 말하고, "-"는 왼쪽으로의 천이를 말한다.

그리고, SBTSE는 상기와 같은 세그먼트의 내부를 판정한다, 즉

a) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식과 같이 검출되면, 오른쪽으로의 비트위치 i로부터 비트 위치 i+1까지 판정되고,

b) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식과 같이 검출되면, 왼쪽으로의 비트위치 i로부터 비트 위치 i-1까지 판정된다.

2. 제 2 상황:

제 2 상황은, 천이 변위가 열 2에 대해 도 8에 나타낸 것과 같은 세그먼트의 왼쪽 경계와 교차하면 일어난다. 원래의 천이 비트는, 현재의 열(열 2) 또는 이전의 열(열 1) 중 어느 한쪽에 있을 수 있다. 현재의 열의 V 기준에 대해, 이것에 의해 검출되었을 때의 값 V=±N_d(0)이 되고, 이전의 열에 대해서는, 이것에 의해, 상기 이전의 열은 N₁비트의 폭을 갖는 세그먼트를 갖는다고 가정하는, 검출되었을 때의 값 V=±N_d(N₁-1)이 된다.

그래서, SBTSE는 상기와 같은 세그먼트의 왼쪽 경계와 교차하는 것을 판정하고, 즉,

a) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 현재의 열에 대해 검출되는 경우와, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 이전의 열에 대해 검출되는 경우(여기서, N_1,2는 (도 8에서, 이러한 수는 N₁과 같도록 선택됨) 좌측(또는 이전의) 열의 세그먼트 내의 비트의 수임.), 이전의 세그먼트의 마지막 비트 위치로부터 현재의 세그먼트의 제 1 비트 위치까지 판정된다. 또는,

b) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같은 현재의 열에 대해 검출되는 경우와,

상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같은 이전의 열에 대해 검출되는 경우, 현재 세그먼트의 제 1 비트 위치로부터 이전의 세그먼트의 마지막 비트 위치까지 판정된다.

3. 제 3 상황:

제 3 상황은, 천이 변위가 상기 세그먼트의 오른쪽 경게와 교차하면 일어난다. 이것은, 제 2 상황의 간단한 확장인 것으로 도시되어 있지만, 완벽함을 위해 이러한 상황도 보다 상세히 설명된다. 그후, 원래의 천이 비트는, 현재의 열 또는 다음의 열 중 어느 한 쪽에 있을 수 있다. 현재의 열의 V 기준에 대해, 이것에 의해, 검출되었을 때의 값 V=±N_d(N₂-1)이 되고, 다음의 열에 대해서는, 현재의 열의 폭이 N₂비트인 세그먼트를 갖는다고 가정하면, 이것에 의해, 검출되었을 때의 값 V=±N_d(0)이 된다.

그래서, SBTSE는 상기와 같은 세그먼트의 오른쪽 경계와 교차하는 것을 판정하고, 즉,

a) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 현재의 열에 대해 다음식,

과 같이 검출되는 경우(여기서, N_1,2는 우측 열과 같은 다음의 열을 고려한 좌측(또는 현재의) 열의 세그먼트 내의 비트의 수임.)와, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 다음의 열에 대해 검출되는 경우, 현재의 세그먼트의 마지막 비트 위치로부터 다음의 세그먼트의 첫 번째 비트 위치까지 판정된다. 또는,

과 같은 현재의 열에 대해 검출되는 경우와,

상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같은 다음의 열에 대해 검출되는 경우, 다음의(subsequent) 세그먼트의 제 1 비트 위치로부터 현재의 세그먼트의 마지막 비트 위치까지 판정된다.

다음에, 독립적인 열 오류의 경우에 대한 오류정정을 설명한다.

열 내에서의 내부오류는 상기 제 1 상황을 참조하여 설명된 것처럼 일어난다고 가정한다. 또한, 상기 이전의 및 다음의 열은, 오류와 관계없지만, 상기 오류값의 조합은, 즉, (이전의 섹션 내에서 광범위하게 처리된) 세그먼트의 경계를 교차시키는 내부가 아닌 오류에 대해 제 2 또는 제 3 상황 내에 있지도 않다. 상기 검출되었을 때의 V의 논 제로(non-zero) 값에 대해 상기 V 패리티 검사 기준의 평가에 의해, 상기 열 내에서 오류가 일어난 것을 검출할 수 있다. 잘못된 수평 또는 행 기반 패리티 검사를 어느 행에 대해 검출하였는지를 검사함으로써, 워드 W_j로 이루어진 세그먼트는, 오류가 일어난 곳에 위치될 수 있다.

행 패리티 검사 디코딩에 의해 오류가 나기 쉽다고 확인된 행과, 열 패리티 검사 디코딩에 의해 오류가 나기 쉽다고 확인된 열과의 적절한 행 열 교차점에서의 오류 위치 뒤에, 오류 정정을 수행할 필요가 있다. 오류정정을 위해서는 하나의 과정보다 더 많다.

제 1 실시예로서, 변위된 오류 1비트의 정확한 위치를 나타내기 위한 과정을 설명한다. 모든 실시예들에서는 d 제약을 위반하게 되는 랜덤한 오류가 이미 정정되었다고 가정한다. 이러한 비트 검출시의 정정과정은, G.J. van den Enden,"Transmission System and Recording System having a Simplified Symbol Detector", European Pat.No.EP0885499, issued Dec.23,1998; 및 T.Nakagawa,H.Ino and Y.Shimpuku,"A Simple Detection Method for RLL Codes(Run Detector)", IEEE Trans.Magn., Vol.33,no.5,pp.3263-3264,Sept.1997에 기재된 것처럼, 런 검출기 또는 런길이 푸시 백 검출기로서 공지되어 있다. 이것은, 모든 세그먼트 내에 있는 채널어는, 모든 위반이 제거되었으므로, d 제약과 일치한다는 것을 의미한다.

단일의 "1"비트보다 더 많이 워드에서 일어나는 경우, 상기 검출되었을 때의 V 값이 변위되는 상기 "1"비트에 대해 나타내므로, 오류 천이의 위치를 정확히 나타내는 것이 더욱 가능하다. V<N_d(N₁)/2인 경우, 오른쪽 변위가 일어난다. V>N_d(N₁)/2인 경우, 왼쪽 변위가 일어난다. 일례로서, d=2, k=10, N₁=k=10, 이에 대해 q₁=N_d(N₁)=60에 대한 경우를 생각한다.

표 4는 오른쪽 변위 오류 및 d=2,k=10,N=10, N_d=2(N=10)=60에 대해 변위된 천이의 위치 i의 함수로서 상기 검출되었을 때의 수직 패리티 검사 기준 V_as-detected를나타낸다.

이에 따라서, 상기 검출되었을 때의 수직 패리티 검사 기준 V_as-detected은, 다음과 같은 표 5에 따라 왼쪽 변위 오류에 대해 얻어질 수 있다:

표 4 및 표 5에 따른 값들은, d=2일 경우에 대해 표 2로부터, 라인 d=2 내에서 2개의 인접 값들간의 차이값을 계산함으로써 얻어진다.

그리고, 오른쪽으로 변위하는 SBTSE 오류와 왼쪽으로 변위하는 SBTSE 오류에 대한 상기 검출되었을 때의 V 값은 다음식으로 주어진다:

잠깐 보아서, 첫 번째 3가지 경우(V_as-detected=±1,±1,±1)는, 이 경우들에 의해 V값이 같아지기 때문에 구별할 수 없는 것처럼 보인다. 그러나, 오른쪽으로 변위한 SBTSE에 대해서는, 예를 들면, 식(20)에 따른 첫 번째 3개의 "+1"들은, (제 1비트를 제외한) 첫 번째 4개의 비트에서의 천이는, 왼쪽으로 다시 변위되어야 한다는 것을 나타낸다. 따라서, 상기 검출된 비트 패턴은, (｜는 세그먼트의 왼쪽의 워드 경계를 나타내는) 다음의 비트 패턴이 있다:

｜0100…,

｜0101…(제 2비트가 정정을 위해 왼쪽으로 다시 변위됨)

｜0010…(제 3비트가 정정을 위해 왼쪽으로 다시 변위됨)

｜0001…(제 4비트가 정정을 위해 왼쪽으로 다시 변위됨).

이들 4가지의 경우에 의해 각각 모호하지 않게 다음의 (d=2일 경우에 대해) 정정된 워드가 생긴다:

｜1000…,

｜1001…,

｜0100…,

｜0010….

그래서, 오류 행 및 오류 열의 교차점(행 열 교차점의 오류 위치)에서의 워드에서 천이가 정정되는 것에 대해서 모호성이 없다. 이때, 여기서 고려된 실제의 경우(d=2)에 대해, 상기 제 2 상황은, 상술한 것과 같은 런 검출기가 모든 d=2 위반을 제거한 경우에 일어나지 않는다.

그러나, 정정 과정은, 더욱 일반적으로 행해질 수 있다. 이것은, 오류 정정을 위한 제 2 실시예이다. 행 기반 패리티 검사를 사용하여, 워드 W_j로 이루어진 세그먼트는, 오류 열에서 오류 세그먼트가 되도록 위치된다고 가정한다. 또한, 원래의 워드 인덱스는 w_j이었고, 검출되었을 때의 워드 인덱스는 w_j'이라고 가정한다.그리고, 수직 또는 행 기반 패리티 검사의 검출되었을 때의 값은,

이고, 이러한 세그먼트의 정정된 인덱스는, 다음식으로 주어진다.

열(또는 세그먼트)의 폭은, 이것에 의해 2차원 격자를 더욱 조밀하게 할 수 있어 그 2차원 오류위치 및 정정을 실행하므로, 가능한 좁게 하는 것이 바람직하다. 더욱 조밀한 격자에 의해, RLL 패리티 검사 코딩을 위한 제품코드 방식의 오류 정정 성능을 더욱 좋게 할 수 있다. 열의 최소 폭은, 임의의 2개의 다른 세그먼트 또는 워드 사이에 병합비트로서 필요한 비트들의 최소수인 d 채널 비트로 주어진다. 최대폭은 k로 주어진다. 그래서, 폭 N₁,N₂는 다음식으로 주어진다.

열마다 상부 또는 하부 중 어느 한쪽을 병합 세그먼트로서 사용할 수 있다. 그러나, 열 패리티 검사 행(43,44)의 위치도 M개의 RLL 행(8∼13)으로 이루어진 그룹 내의 어떠한 위치에서도 가능하므로, 상기 병합 세그먼트(49,50)도 열 내에 위치되어도 된다.

다음에, 종속 열 오류의 경우에 대한 오류 정정을 설명한다. 세그먼트의 경계를 교차하는 천이 변위일 경우에 상기 제 2 및 제 3 상황을 참조하여 상술하였기 때문에, 2개의 인접 열은 오류인 것으로 검출되고, 그 개의 열의 열 패리티 검사 기준 V는 상기 제 2 및 제 3 상황 양쪽에 해당한다. 이러한 경우들은, 이러한 경우들에 의해 상술한 V값을 갖는 상술한 전형적인 오류 패턴이 되기 때문에, 간단히 검출 가능하다. 따라서, 상기 검출된 열의 경계에서의 해당 비트들은, 그에 따라서 변위될 수 있다.

도 9는 도 7에 따른 코딩방식에 대한 단일 SBTSE 이벤트를 나타낸다. 단일 SBTSE는 오류 행(52)과 오류 열(53)에 위치되는 오류 세그먼트(51)에서 일어난다. 상기 오류 행(52)는, 해당 행 패리티 검사 기준에 의해 판정된다. 상기 오류 열(53)은, 해당 열 패리티 검사 기준에 의해 판정된다. 그래서, 상술한 제 1 상황에 따라 오류 이벤트가 일어났다. 이러한 오류 이벤트는, 이러한 제 1 상황을 참조하여 상술한 것처럼 정정된다. 이때, 채널측 정보를 사용하지 않고 해당 오류 세그먼트(51) 및 특히 이 세그먼트(51)에서의 해당 오류 비트를 검출 및/또는 정정하여야 한다.

도 10은 2개의 독립된 SBTSE(54,55)에 대한 경우를 나타낸다. 그 2개의 오류(54,55)는, 도 4를 참조하여 상술한 것처럼, 교차점(56,57)에 관련된 세그먼트에서 오류가 나타날 수 있는 상기 상황과 구별될 수 없다. 정확한 해결책을 선택하기 위해서는, 채널측 정보를 다시 사용한다. 이때, 채널측 정보는, 교차점(56,57)과 관련된 세그먼트와, SBTSE(54,55)와 관련된 교차점에 관한 세그먼트로 나타낸 천이에 대해서만 필요하다. 그리고, 작은 양의 채널측 정보만을 사용한다.

결론적으로, 본 발명은 (d,k) 채널 비트스트림에 대해 패리티 검사 코드로 이루어진 제품코드 방식을 포함하는 서로 다른 방식을 제안한다. 이러한 다른 방식들은, 도 11 내지 도 16을 참조하여 설명된다. 이들 각 도 11 내지 도 16에서, (각각 소정의 패리티 검사 제약을 갖는 RLL 패리티 검사 코드어를 나타내는) M개의 RLL 행으로 이루어진 그룹(45) 뒤에는 K개의 열 패리티 검사 행으로 이루어진 그룹(46)이 온다.

도 11에서, 열(47)은, (d,k) 채널 비트스트림의 매 비트 위치마다 구성된다. 따라서, 이들 열(47)의 폭은, 1비트이다. 각 열(47)은, 각 열의 하부 끝에는 하나의 열 패리티 검사 인에이블링 채널(RLL)어 또는 세그먼트(48)과, M개의 RLL 행에서의 다수의 M개의 대응 세그먼트를 포함한다.

행 패리티 검사 인에이블링 채널(RLL)어(미도시됨)는, 각 행의 끝에 제공되는 것이 바람직하지만, 행의 어느 곳에도 제공되어도 가능하여 행 기반 패리티 검사 제약을 실현함으로써, 행 패리티 검사 코드어를 구성한다.

도 12는 도 11에 도시된 것처럼 동일한 코드를 나타내지만, 그 열(47)은, 수직으로 배치되어 있지 않고, 마찬가지로 가능한 횡으로 배치되어 있다.

하나의 열은 단지 폭이 1비트인 특별한 경우만에 초점을 맞춘다. 이러한 구현은, 지그재그 구현과 정말로 다르고, 이때의 열의 폭은, d보다 작지 않아야 한다. 도 13은 도 11과 아주 유사한 코드를 나타내지만, 두 번째 열마다 패리티 검사에 대해 생략되어 있다, 즉 이들 생략된 열의 (d,k) 채널비트는 열 기반 패리티 검사 인코딩되어 있지 않다. 그래서, 열 패리티 검사 행(46)에서, 매 두 번째 세그먼트만은, 열 패리티 검사 인에이블링 채널어(48)로서 사용된다. 따라서, 열 패리티 검사 인에이블링 채널어(48)는, 매 두 번째 비트(또는 열) 위치에만 설치되어 있다.

도 14는 도 13의 코드에 대응하는 코드를 나타내지만, 상기 열(47)은 수직으로 배향되어 있지 않고, 횡으로 배향되어 있다.

도 15는 (도 16에 따른 코드와 비교하기 위한 원리를 나타내는) 도 7에 도시된 코드의 단순화된 설명도로, 상기 열(47)의 폭은 (최소 d개의 비트에서) 1비트 이상이고 열 패리티 검사 행(46)의 수 K는 2이다. 그래서, 각 열(47)은, M개의 RLL행(45)에서의 동일한 폭의 대응한 세그먼트뿐만 아니라 대응한 폭도 갖는 열 패리티 검사 인에이블링 채널어(48)를 포함한다. 그러나, 각 열 패리티 검사 행(46)에서 매 두 번째 세그먼트만은, 행방향 삽입방식(interleaved way)으로 열 패리티 검사 인에이블링 채널어(48)로서 사용되고, 이때, 이러한 열 패리티 검사 인에이블링 채널어(48)들 사이의 세그먼트는, 병합 세그먼트로서 사용된다.

또한, 각 RLL 행(45)의 끝에, 행 패리티 검사 인에이블링 채널어(미도시됨)가 설치되어 행 기반 패리티 검사 제약을 실현하는 것이 바람직하여, 행 패리티 검사 코드어를 구성한다.

도 16은 도 15와 거의 같은 코드를 나타내지만, 상기 열(47)은 수직 대신에 횡으로 배치된다.

이때, 도 13 내지 도 16의 경우에, 열 패리티 검사 행(46) 내의 세그먼트의 대략 절반만이 열 패리티 검사 인에이블링 채널어로서 사용되는 반면에, 나머지 세그먼트는 병합 세그먼트로서 사용된다.

요약하면, 본 발명은 제품코드와 조합된 패리티 검사 RLL 코드를 사용하여 바람직하게는 광, 자기, 또는 광자기 저장매체로서 구현되는 채널의 랜덤한 오류성능을 향상시켜, 오류 위치용 채널측 정보를 사용할 필요성을 상당히 감소시킨다.

이때, 상술한 설명에서는, "행"은 RLL 코드가 실현되는 방향에 해당하는 것이라고 약정하였다. 그러나, 본 발명은, 행을 열로 교환하고 이와는 반대로 교환할 수 있도록 함으로써, 또한 동일한 아이디어를 실현할 수 있다.

Claims

런길이 제한(RLL) 인코딩된 이진 d,k 채널 비트스트림을 포함하고, 이때 상기 파라미터 d가 최소수를 정의하고 파라미터 k가 상기 비트스트림 또는 이와는 반대로 임의의 2개의 1들 사이의 0들의 최대수를 정의하고,

RLL행에 대해 소위 행 기반 패리티 검사 제약이 실현된 행 패리티 검사 코드어라고 불리는 패리티 검사 코드어를 각각 나타내는 RLL행이라고 하는 각각 N개의 연속적인 RLL 채널비트로 이루어진 다수의 섹션을 포함하는 상기 채널 비트스트림을 포함한 신호에 있어서,

열 패리티 검사 행이라고 불리는 각각 N개의 연속적인 채널비트로 이루어진 K개의 섹션이 M개의 RLL행의 그룹의 소정 위치에 위치되고, 상기 K,N 및 M이 정수값이고, 상기 열 패리티 검사 행이 복수의 열 패리티 검사 인에이블링 채널어를 포함하고,

상기 각 열 패리티 검사 인에이블링 채널어가 특정 열 패리티 검사 인에이블링 채널어에 해당하는 상기 그룹의 적어도 상기 M개의 RLL 행으로 이루어진 소위 모든 대응 세그먼트에 대한 소위 열 기반 패리티 검사 제약을 실현하여, 열 패리티 검사 코드어를 구성하는 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 열 패리티 검사 행의 수 K는, 2이상인 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 행 패리티 검사 코드어 중 각기 하나는, 그 자체가 사용자 데이터를 포함하지 않는 RLL 인코딩된 사용자 데이터에 부가되는 행 패리티 검사 인에이블링 채널어를 포함한 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 행 패리티 검사 코드어 중 각기 하나는, 사용자 데이터가 인코딩되는 행 패리티 검사 인에이블링 채널어를 포함한 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 각 행 패리티 검사 코드어는, 디코더에서 공지된 소정값으로 설정된, 즉, 0 또는 1 중 어느 한쪽으로 설정된 인코더에서 있는 상기 행 기반 패리티 검사 제약

을 실현하는 패리티 체크 비트 p_2H를 포함하되, 이때 b_i는 RLL행의 상기 d,k 채널 비트스트림의 연속적인 비트인 것을 특징으로 하는 신호.
제 1 항에 있어서,

RLL 행의 상기 대응 세그먼트는 상기 각 RLL 행의 소정 위치에서 각각 특정 비트이고, 단일 비트의 폭이 넓은 각각의 열 패리티 검사 인에이블링 채널어 또는 채널어들은 상기 K개의 열 패리티 검사 행의 각가의 동일한 위치에 위치된 것을 특징으로 하는 신호.
제 6 항에 있어서,

열 패리티 검사 행의 수 K는, K≥1/R을 갖는 정수값이고, 이때 R은 RLL 제약 d 및 k를 갖는 RLL 코드의 코드율인 것을 특징으로 하는 신호.
제 7 항에 있어서,

상기 단일 비트의 폭이 넓은 열 패리티 검사 인에이블링 채널어 각각은, 디코더에서 공지된 소정값으로 설정된, 즉, 0 또는 1 중 어느 한쪽으로 설정된 인코더에서 있는 상기 열 기반 패리티 검사 제약

을 실현하는 패리티 체크 비트 p_2V의 인코딩된 심볼이고, 이때 b_l은 소정 위치에서상기 그룹의 RLL행의 비트들이고, 상기 심볼의 비트들은, 상기 K개의 열 패리티 검사 행 상에서 행 당 1비트가 확산되는 것을 특징으로 하는 신호.
제 8 항에 있어서,

상기 심볼은, 상기 열 패리티 검사 행 내의 RLL 코드의 d,k 제약을 마찬가지로 실현하기 위해서 상기 열 기반 패리티 검사 제약 p_2V을 실현하는 다수의 서로 다른 심볼로부터 선택된 것을 특징으로 하는 신호.
제 6 항에 있어서,

상기 단일 비트의 폭이 넓은 열 패리티 검사 인에이블링 채널어는, 열 패리티 검사 행의 각 채널 비트 위치에 위치되어, 매 비트의 폭이 넓은 열에서 열 패리티 검사 코드어를 구성하는 것을 특징으로 하는 신호.
제 6 항에 있어서,

상기 단일 비트의 폭이 넓은 열 패리티 검사 인에이블링 채널어들은, 매 두 번째 채널 비트 위치에만 위치되어, 매 두 번째 비트의 폭이 넓은 열에서 열 패리티 검사 코드어를 구성하는 것을 특징으로 하는 신호.
제 11 항에 있어서,

상기 두 번째 비트 위치들 사이의 채널비트는, 병합 비트로서 사용되어 상기 RLL 코드의 상기 d,k 제약 및/또는 DC제어와 같은 코드의 임의의 원하는 분광특성을 실현하는 것을 특징으로 하는 신호.
제 1 항에 있어서,

행 패리티 검사 인에이블링 채널어의 상기 소정 위치는, RLL 행의 끝에 있는 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 K개의 열 패리티 검사 행은, 연속적으로 배치된 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 M개의 RLL 행은, 연속적으로 배치된 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 K개의 열 패리티 검사 행의 상기 소정 위치는, 상기 그룹의 끝에 있는 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 K개의 열 패리티 검사 행의 상기 소정 위치는, 상기 그룹의 앞에 있는 것을 특징으로 하는 신호.
제 1 항에 있어서,

상기 K개의 열 패리티 검사 행의 상기 소정 위치는, 상기 그룹 내에 있는 것을 특징으로 하는 신호.
제 1 항에 있어서,

열 패리티 검사 행의 수 K는 2이고,

상기 열 패리티 검사 행의 각각은, 적어도 2개의 타입의 세그먼트로 분할되고, 2개의 타입일 경우에, 교대 세그먼트 폭 N₁또는 N₂의 하나 보다 더 많은 연속적인 채널비트들의 세그먼트로 분할되고, 이때 N₁및 N₂는 정수값이고, N₁은 제 1 패리티 검사 세그먼트의 폭이고, N₂는 제 2 패리티 검사 세그먼트의 폭이고,

각 열 패리티 검사 행에서 매 두 번째 세그먼트만이 열 패리티 검사 인에이블링 채널어이고,

양쪽의 열 패리티 검사 행 중 하나의 행만이 열 패리티 검사 인에이블링 채널어에서 시작하는 반면에,

나머지 열 패리티 검사 행에서, 제 1 열 패리티 검사 인에이블링 채널어가 제 2 세그먼트 위치에 있는 것을 특징으로 하는 신호.
제 19 항에 있어서,

각 열 패리티 거사 행 내에, 열 패리티 검사 인에이블링 채널어의 앞 또는 뒤에 있는 소위 병합 세그먼트는, 임의의 사용자 데이터를 포함하지 않고, 그것을 상기 RLL 코드의 상기 d,k 제약 및/또는 DC 제어와 같은 코드의 임의의 원하는 분광특성을 실현하도록 설계된 것을 특징으로 하는 신호.
제 19 항에 있어서,

양쪽의 열 패리티 검사 행 중 첫 번째 행에서, 각 열 패리티 검사 인에이블링 채널어의 패리티 검사 정보는, 상기 그룹의 상기 M개의 RLL행의 상기 대응 세그먼트에 더하여 상기 열 패리티 검사 인에이블링 채널어에 대해 상기 패리티 검사 제약만을 실현하는 것을 특징으로 하는 신호.
제 21 항에 있어서,

양쪽의 열 패리티 검사 행 중 두 번째 행에서, 각 열 패리티 검사 인에이블링 채널어의 패리티 검사 정보는, 상기 그룹의 상기 M개의 RLL행의 상기 대응 세그먼트에 더하여 상기 열 패리티 검사 인에이블링 채널어에 대해 상기 패리티 검사 제약만을 실현하는 것을 특징으로 하는 신호.
제 21 항에 있어서,

양쪽의 열 패리티 검사 행 중 두 번째 행에서, 각 열 패리티 검사 인에이블링 채널어의 패리티 검사 정보는, 상기 그룹의 상기 M개의 RLL행의 상기 대응 세그먼트에 더하여 상기 열 패리티 검사 인에이블링 채널어와 상기 제 1 열 패리티 검사 행의 대응 병합 세그먼트에 대해 상기 패리티 검사 제약을 실현하는 것을 특징으로 하는 신호.
제 19 항에 있어서,

상기 세그먼트 또는 채널어 폭 N₁및 N₂의 범위는 d≤N_1,2≤k인 것을 특징으로 하는 신호.
제 21 항 또는 제 22 항에 있어서,

상기 패리티 검사 제약은, 디코더에서 공지된 인코더에서 소정값으로 설정되는

이고, 바람직하게는 0으로 설정되고, 이때의 j는, 1≤j≤M일 경우 각 RLL행과 연관된 유일 인덱스와, j=M+1일 경우 실제의 열 패리티 검사 행과 연관된 인덱스이고, 상기 w_j는 상기 세그먼트 폭(N₁,N₂)의 다수의 d,k 제약된 시퀀스 중 하나를 정의하는 각 워드 W_j와 연관된 유일 인덱스이고, 이러한 워드 W_j는 각 대응 세그먼트에 포함된 것을 특징으로 하는 신호.
제 23 항에 있어서,

상기 열 기반 패리티 검사 제약은, 디코더에서 공지된 인코더에서 소정값으로 설정되는

이고, 바람직하게는 0으로 설정되고, 이때의 j는, 1≤j≤M일 경우 각 RLL행과 연관되고 j=M+1, M+2일 경우 각 열 패리티 검사 행과 연관된 유일 인덱스이고, 상기 w_j는 상기 세그먼트 폭(N₁,N₂)의 다수의 d,k 제약된 시퀀스 중 하나를 정의하는 각 워드 W_j와 연관된 유일 인덱스이고, 이러한 워드 W_j는 각 대응 세그먼트에 포함된 것을 특징으로 하는 신호.
제 25 항 또는 제 26 항에 있어서,

상기 유일 인덱스 w_j는,

이고,

여기서, b_i ^j는 행 j에서 워드 W_j의 비트 수 i를 나타내고, N_d(i)는, 길이 i의 가능한 d,k 제약된 시퀀스의 수인 것을 특징으로 하는 신호.
제 1 항에 있어서,

파형은 상기 d,k 채널 비트스트림을 포함하고, 1이 상기 d,k 채널 비트스트림에서 일어나고 그것의 실제 상태를 0이 상기 d,k 채널 비트스트림에서 일어나거나 또는 이와는 반대로 일어날 때마다 유지할 때마다 2개의 상태(랜드, 피트) 사이에서 상기 파형 천이를 갖는 것을 특징으로 하는 신호.
청구항 1 내지 청구항 28 중 어느 한 항의 신호를 저장한 것을 특징으로 하는 저장매체.
제 29 항에 있어서,

상기 저장매체는, 기록된 광학, 자기, 또는 광자기 디스크 또는 기록된 자기 테이프인 것을 특징으로 하는 저장매체.
사용자 데이터 비트로 이루어진 스트림을 이진 d,k 채널 비트스트림으로 런길이 제한(RLL) 인코딩을 하는 단계를 포함하되, 상기 채널 비트스트림은, 상기 파라미터 d가 최소수를 정의하고 파라미터 k가 상기 비트스트림 또는 이와는 반대로 임의의 2개의 1들 사이의 0들의 최대수를 정의하고, RLL행에 대해 소위 행 기반 패리티 검사 제약이 실현된 행 패리티 검사 코드어라고 불리는 패리티 검사 코드어를 각각나타내는 RLL행이라고 하는 각각 N개의 연속적인 RLL 채널비트로 이루어진 다수의 섹션을 포함하는 인코딩방법에 있어서,

M개의 RLL행의 그룹의 소정 위치에서, 열 패리티 검사 행이라고 불리는 각각 N개의 연속적인 채널비트로 이루어진 K개의 섹션을 생성하는 단계를 더 포함하고, 상기 K,N 및 M이 정수값이고, 상기 열 패리티 검사 행이 복수의 열 패리티 검사 인에이블링 채널어를 포함하고,

상기 각 열 패리티 검사 인에이블링 채널어가 특정 열 패리티 검사 인에이블링 채널어에 해당하는 상기 그룹의 적어도 상기 M개의 RLL 행으로 이루어진 소위 대응 세그먼트에 대한 소위 열 기반 패리티 검사 제약을 실현하여, 열 패리티 검사 코드어를 구성하는 것을 특징으로 하는 인코딩방법.
제 31 항에 있어서,

청구항 1 내지 청구항 30 중 어느 한 항의 신호를 생성하는 것을 특징으로 하는 인코딩방법.
사용자 데이터 비트로 이루어진 스트림을 이진 d,k 채널 비트스트림으로 런길이 제한(RLL) 인코딩을 하는 인코딩수단을 구비하되, 상기 채널 비트스트림은, 상기 파라미터 d가 최소수를 정의하고 파라미터 k가 상기 비트스트림 또는 이와는 반대로임의의 2개의 1들 사이의 0들의 최대수를 정의하고, RLL행이라고 하는 각각 N개의 연속적인 RLL 채널비트로 이루어진 다수의 섹션을 포함하고,

각 RLL 행이, 상기 RLL행에 대해 소위 행 기반 패리티 검사 제약이 실현된 행 패리티 검사 코드어라고 불리는 패리티 검사 코드어를 나타내는, 인코딩장치에 있어서,

상기 인코딩수단은, M개의 RLL행의 그룹의 소정 위치에서, 열 패리티 검사 행이라고 불리는 각각 N개의 연속적인 채널비트로 이루어진 K개의 섹션을 생성하도록 설계되고, 상기 K,N 및 M이 정수값이고, 상기 열 패리티 검사 행이 복수의 열 패리티 검사 인에이블링 채널어를 포함하고, 상기 각 열 패리티 검사 인에이블링 채널어가 특정 열 패리티 검사 인에이블링 채널어에 해당하는 상기 그룹의 적어도 상기 M개의 RLL 행으로 이루어진 소위 대응 세그먼트에 대한 소위 열 기반 패리티 검사 제약을 실현하여, 열 패리티 검사 코드어를 구성하는 것을 특징으로 하는 인코딩장치.
제 33 항에 있어서,

상기 장치는, 청구항 31 또는 32의 방법을 수행하여 청구항 1 내지 30의 신호를 생성하는 수단을 구비한 것을 특징으로 하는 인코딩장치.
청구항 1 내지 30 중 어느 한 항의 신호 또는 청구항 31 또는 32의 방법에 따라 인코딩되는 신호를 디코딩하되,

RLL 행마다 소위 행 기반 패리티 검사 제약을 검사하는 단계와,

상기 열 패리티 검사 행의 열 패리티 검사 세그먼트마다, 상기 열 패리티 검사 인에이블링 채널어에 해당하는 적어도 상기 M개의 RLL 행의 모든 대응한 세그먼트를 따라 소위 열 기반 패리티 검사 제약을 검사하는 단계와,

상기 검사단계에 의거하여 오류 채널어를 판정하는 단계를 포함한 것을 특징으로 하는 디코딩방법.
제 35 항에 있어서,

상기 판정단계는,

a) 상기 RLL 행에 대한 상기 행 기반 패리티 검사 제약을 위반하는 오류 RLL 행과,

b) 특정 열 패리티 검사 인에이블링 채널어에 해당하는 모든 대응 세그먼트를 포함하고, 상기 열 기반 패리티 검사 제약을 위반하는 오류 열의 교차점에서의 오류 세그먼트를 위치시키는 것을 특징으로 하는 디코딩방법.
제 36 항에 있어서,

상기 위치된 오류 세그먼트는, 단일의 오류 세그먼트가 일어나면 정정되는 것을 특징으로 하는 디코딩방법.
제 35 항에 있어서,

상기 판정단계는, 단일의 오류 세그먼트보다 더 많은 세그먼트가 일어나면 추가로 채널측 정보에 의거하는 것을 특징으로 하는 디코딩방법.
제 38 항에 있어서,

상기 채널측 정보는, 상기 교차점에서의 세그먼트의 채널어들에서의 비트 천이의 위상오차 정보인 것을 특징으로 하는 디코딩방법.
제 39 항에 있어서,

상기 최대의 절대값에 의해 위상오차를 판정하고, d,k 채널 비트스트림의 해당 1비트는 1비트 위치씩 변위시키는 것을 특징으로 하는 디코딩방법.
제 35 항에 있어서,

상기 신호는 매 두 번째 채널 비트 위치에서만 상기 열 패리티 검사 인에이블링 채널어를 포함하고, 상기 판정단계는, 제 1 오류 열을 검출할 때, 또 다른 오류 열이 상기 제 1 오류 열의 왼쪽 또는 오른쪽으로 위치 결정되었는지의 여부를 판정하는 단계를 포함한 것을 특징으로 하는 디코딩방법.
제 41 항에 있어서,

상기 판정단계는, 채널측 정보에 의거하는 것을 특징으로 하는 디코딩방법.
제 35 항에 있어서,

상기 신호는, 교대 세그먼트 폭 N₁또는 N₂을 갖는 1보다 더 많은 연속적인 채널 비트들로 이루어진 세그먼트를 포함하고, 단일 비트 천이 변위 오류는 이러한 세그먼트의 내부를 판정하는, 즉,

a) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 검출되면, 오른쪽으로의 비트위치 i로부터 비트 위치 i+1까지 판정되고,

b) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 검출되면, 왼쪽으로의 비트위치 i로부터 비트 위치 i-1까지 판정되고,

여기서, N_d(i-1),N_d(i),N_d(i+1)는, 각각, 길이 i-1, i, i+1의 d,k 제약된 시퀀스의 수인 것을 특징으로 하는 디코딩방법.
제 35 항에 있어서,

상기 신호는, 교대 세그먼트 폭 N₁또는 N₂을 갖는 1보다 더 많은 연속적인 채널 비트들로 이루어진 세그먼트를 포함하고, 단일 비트 천이 변위 오류는 이러한 세그먼트의 왼쪽 경계가 교차하는 것을 판정하는, 즉,

a) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 현재의 열에 대해 검출되는 경우와, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 이전의 열에 대해 검출되는 경우, 이전의 세그먼트의 마지막 비트 위치로부터 현재의 세그먼트의 제 1 비트 위치까지 판정되고, 또는,

b) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같은 현재의 열에 대해 검출되는 경우와,

상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같은 이전의 열에 대해 검출되는 경우, 현재의 세그먼트의 제 1 비트 위치로부터 이전의 세그먼트의 마지막 비트 위치까지 판정되고,

여기서, N_d(0)=1 및 N_d(N_1,2-1)는, 길이 N_1,2-1의 d,k 제약된 시퀀스의 수인 것을 특징으로 하는 디코딩방법.
제 35 항에 있어서,

상기 신호는, 교대 세그먼트 폭 N₁또는 N₂을 갖는 1보다 더 많은 연속적인 채널 비트들로 이루어진 세그먼트를 포함하고, 단일 비트 천이 변위 오류는 이러한 세그먼트의 오른쪽 경계가 교차하는 것을 판정하는, 즉,

a) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 현재의 열에 대해 다음식,

과 같이 검출되는 경우와, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같이 다음의 열에 대해 검출되는 경우, 현재의 세그먼트의 마지막 비트 위치로부터 다음의 세그먼트의 제 1 비트 위치까지 판정되고, 또는,

b) 천이 변위 오류는, 상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같은 현재의 열에 대해 검출되는 경우와,

상기 검출된 열 기반 패리티 검사 제약이 다음식,

과 같은 다음의 열에 대해 검출되는 경우, 다음의 세그먼트의 제 1 비트 위치로부터 현재의 세그먼트의 마지막 비트 위치까지 판정되고,

여기서, N_d(0)=1 및 N_d(N_1,2-1)는, 길이 N_1,2-1의 d,k 제약된 시퀀스의 수인 것을 특징으로 하는 디코딩방법.
제 43 항에 있어서,

판정된 단일 비트 천이 변위 오류를 갖는 세그먼트는, 상기 유일 인덱스 w_j=w'_j-V_as-detected를 갖는 세그먼트로 대체되어서 정정되고,

이때, w'_j는 대체되는 상기 세그먼트의 검출되었을 때의 인덱스이고,

여기서,는 행 j에서 상기 세그먼트의 수 i를 갖는 비트에 대해 검출되었을 때의비트값을 나타내고, N_d(i)는 길이 i의 d,k 제약된 시퀀스의 수인 것을 특징으로 하는 디코딩방법.
청구항 1 내지 30 중 하나의 신호 또는 청구항 31 또는 32의 방법에 따라 인코딩되는 신호를 디코딩하고,

- RLL 행마다 행 기반 패리티 검사 제약을 검사하고, 상기 열 패리티 검사 행의 열 패리티 검사 인에이블링 채널어마다, 상기 열 패리티 검사 인에이블링 채널어에 해당하는 적어도 상기 M개의 RLL 행의 모든 대응한 세그먼트를 따라 소위 열 기반 패리티 검사 제약을 검사하는 패리티 검사수단과,

- 상기 패리티 검사 결과에 의거하여 오류 채널어를 판정하는 판정수단을 구비한 것을 특징으로 하는 디코딩장치.
제 47 항에 있어서,

상기 장치는, 청구항 35 내지 46 중 어느 한 항에 따른 방법을 수행하는 수단을 구비한 것을 특징으로 하는 디코딩장치.