JP2009522824A - マルチゲート電極構造を備えた電子デバイス、および、その電子デバイスを製造するための方法 - Google Patents
マルチゲート電極構造を備えた電子デバイス、および、その電子デバイスを製造するための方法 Download PDFInfo
- Publication number
- JP2009522824A JP2009522824A JP2008550327A JP2008550327A JP2009522824A JP 2009522824 A JP2009522824 A JP 2009522824A JP 2008550327 A JP2008550327 A JP 2008550327A JP 2008550327 A JP2008550327 A JP 2008550327A JP 2009522824 A JP2009522824 A JP 2009522824A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electronic device
- layer
- channel region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011232 storage material Substances 0.000 claims description 22
- 238000007667 floating Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 30
- 125000006850 spacer group Chemical group 0.000 abstract description 11
- 108091006146 Channels Proteins 0.000 description 35
- 239000000463 material Substances 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- YVIMHTIMVIIXBQ-UHFFFAOYSA-N [SnH3][Al] Chemical compound [SnH3][Al] YVIMHTIMVIIXBQ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Abstract
チャネル領域(32)の上に横たわるマルチゲート構造体を含み、層(42)によって互いに間隔が隔てられた第2のゲート電極(24)と第1のゲート電極(52)とを更に備えた電子デバイス(10)と、該電子デバイスを形成するためのプロセスを開示する。マルチゲート構造体(52,24)は、第1及び第2の部分を備えた側壁スペーサ構造(62)を有する。第1及び第2のゲート電極は異なる伝導型を有する。電子デバイスはまた、チャネル領域の上に横たわる第1の伝導型の第1のゲート電極と、第1のゲート電極とチャネル領域(32)との間に横たわる第2の伝導型の第2のゲート電極と、第1のゲート電極と基板(18)との間に横たわる電荷を蓄積することができる第1の層(42)とを含む。
Description
本発明は、電子デバイスに関し、特に、マルチゲート電子デバイスおよびそれらの製造方法に関する。
別の制御および選択ゲートを備えたマルチゲートアーキテクチャで作られた浮遊ゲート不揮発性メモリ（ＦＧ ＮＶＭ）デバイスは、読み込み動作中に、読み取り妨害（read-disturb）にさらされ得る。この問題を解決する方法としては、チャネル領域の一部をカウンタードーピングすることであり、選択ゲートで必要な閾値電圧（"ＶT"）を変更せずに残し、制御ゲートで必要な閾値電圧ＶTを低下させる。カウンタードーピングによる選択ゲートＶTに関する制御ゲートの選択的な低下は、書き込み機能に影響することなく、読み取り妨害（read-disturb）の影響を低下させることを助けることができる。しかしながら、カウンタードーピング打ち込みを実行することについては、正確な制御が困難であり、追加のリソグラフィステップを要求し、結果として追加のプロセスが複雑になる。
ここに開示したものを用いて多くのマルチゲートデバイスの態様及び実施形態が可能である。それらの態様及び実施形態を以下に記載する。この明細書を読んだ後に、当業者は、それらの態様及び実施形態が、本発明の範囲を限定するものではなく、単なる例示であることを理解するであろう。
第１の態様では、電子デバイスは、チャネル領域を包含する基板を含みうる。電子デバイスはまた、第１の仮想線に沿って第１の寸法を備えた第１の層の少なくとも第１の部分によって互いに間隔が隔てられた第１及び第２のゲート電極を含み、チャネル領域の上に横たわったマルチゲート電極構造を含み、ここで、第１の仮想線は、基板の主面に対して実質的に平行である。第１の伝導型の第１のゲート電極は、第１の仮想線に沿った第２の寸法を有する。第２の伝導型の第２のゲート電極は、第１の仮想線に沿った第３の寸法を有し、第２の伝導型は、第１の伝導型とは異なるタイプである。マルチゲート電極構造はまた、第１の仮想線に沿って第４の寸法だけ第２の側壁構造部分から隔てられた第１の側壁構造部分を含み、第１、第２および第３の寸法の合計は、実質的に第４の寸法と等しくなる。
第１の態様の実施形態では、第１の層は、誘電材料を含む。他の実施形態では、第１の層の第２の部分は、第１のゲート電極とチャネル領域との間のゲート誘電体である。更に特定の実施形態では、電子デバイスは更に、第２のゲート電極とチャネル領域との間にゲート誘電体を含む。更に別の実施形態では、第１の層のゲート誘電体内に、電荷蓄積材料が埋め込まれる。更に別の実施形態では、電荷蓄積材料は更に、複数の不連続ストレージエレメントを含む。
第１の態様の更に別の実施形態では、電荷蓄積材料は、電子デバイスの浮遊ゲートを含む。更に別の実施形態では、第２のゲート電極は、基板の主面に対して垂直な第２の仮想線に沿った第１のゲート電極の一部とチャネル領域との間に横たわる。１またはそれ以上の特定の実施形態では、チャネル領域は、第１の伝導型を有する。更に別の実施形態では、電子デバイスは、第２のゲート電極とチャネル領域との間に電荷蓄積材料を更に含む。更に別の実施形態では、電荷蓄積材料は、複数の不連続なストレージエレメントを更に含む。更に別の実施形態では、電荷蓄積材料は、電子デバイスの浮遊ゲートである。
第２の態様では、電子デバイスは、チャネル領域を含む基板と、チャネル領域の上に横たわる第１の伝導型の第１のゲート電極とを含む。電子デバイスはまた、第１のゲート電極の一部とチャネル領域との間に横たわる第２の伝導型の第２のゲート電極を含み、該第２の伝導型は、第２の伝導型とは異なり、電荷蓄積材料を含む層の第１の部分は、第１のゲート電極と基板との間に横たわる。
第２の態様のある実施形態では、層の第２の部分が、第１及び第２のゲート電極の間に横たわる。別の実施形態では、チャネル領域は更に、第１の伝導型のチャネル領域を含む。更に別の実施形態では、チャネル領域は更に、第２の伝導型のチャネル領域を含む。
第３の態様では、電子デバイスを形成するためのプロセスは、基板のチャネル領域の上に横たわる第１の伝導型の第１のゲート電極を形成することを含む。かかるプロセスはまた、チャネル領域と第１のゲート電極との間に横たわる第２の伝導型の第２のゲート電極を形成することを含み、該第２の伝導型は第１の伝導型とは異なる。プロセスは更に、第１のゲート電極とチャネル領域との間に電荷蓄積材料を包含する層の少なくとも一部を形成することを含む。
第３の態様のある実施形態では、層の少なくとも一部を形成することは、第１のゲート電極と第２のゲート電極との間に層の少なくとも一部を形成することを含む。別の実施形態では、層の少なくとも一部を形成することは、第２のゲート電極とチャネル領域との間の層の少なくとも一部を形成することを含む。
反対の伝導型のゲートを備えたマルチゲート電極構造を含む、特定の実施形態によるＦＧ ＮＶＭデバイスを開示する。共通のチャネル領域にわたって反対の伝導型のゲート電極材料の対から生じるＶTシフトは、あるゲート（すなわち、選択ゲート）によって制御されたチャネルの一部をターンオフするのに用いられる電圧に影響を与えることなく、別のゲート（すなわち、制御ゲート）によって制御されたチャネル領域の一部をターンオンするのに用いられる外部電圧を低減させることができる。
本発明の特定の実施形態では、図１乃至１３を参照することにより、より良く理解することができうる。
図１は、ワークピース１０の一部の断面を例示し、ここで、電子デバイスが形成される。例示された実施形態では、基板１２は、層１４、層１６、層１８および領域１１０を備えた半導体−オン−絶縁体（「ＳＯＩ」）基板を含む。層１４は、上に横たわる層を構造的に支持するための支持構造体であってよい。層１６は、層１８の少なくとも一部を層１４から電気的に絶縁するための絶縁層である。層１８は、シリコン、ゲルマニウム、他の半導体元素、または、それらの組み合わせのような半導体元素を含む半導体層である。領域１１０は、互いから層１８の一部を電気的に絶縁するフィールド絶縁領域である。層１８は、完全に又は部分的に空乏化した活性化シリコン領域を有し、ｎ型、ｐ型、または、ｎ型及びｐ型のチャネル領域の組み合わせが形成される。ある実施形態では、チャネルドーピングは、約１×１０１８乃至約５×１０１８cm-3のレンジである。別の実施形態では、図８に更に例示したように、チャネルの一部１１２が、約１×１０１８cm-3より高くないレベルまでカウンタードーピングされうる。層１８は、約５０乃至１５０nmの厚さを有する。
図２は、層２２および層２４を形成した後の図１のワークピース１０の例示を含む。層２２は、誘電体層であり、ゲート誘電体として役立つ。層２４は、伝導層であり、ゲート電極として役立つ。層２２は、二酸化珪素、窒化珪素、シリコンオキシナイトライド、高誘電率（「高ｋ」）材料（例えば、８より大きな誘電率）、または、それらのいかなる組み合わせの薄膜を含みうる。高ｋ材料は、HfaObNc、HfaSibOc、HfaSibOcNd、HfaZrbOcNd、HfaZrbSicOdNe、HfaZrbOc、ZraSibOc、ZraSibOcNd、Zra0b、他のＨｆ含有またはＺｎ含有誘電材料、先述のいかなるドープされたバージョン（ランタンドープ、ニオブドープなど）、または、それらのいかなる組み合わせを含みうる。ここで用いられているように、特定の化合物材料のアルファベットの下付文字は、その化合物の元素の割合がゼロでないことを表しており、すべてのアルファベットの下付文字の合計は１となる。例えば、ＨｆaＯbＮcの場合では、「ａ」、「ｂ」および「ｃ」の合計は１となる。層２２は、酸化雰囲気またはチッ化雰囲気を使用して熱成長され、または、在来若しくは適当な化学気相成長（「ＣＶＤ」）技術、物理気相成長（「ＰＶＤ」）技術若しくはそれらの組み合わせを使用して堆積される。
図２を参照すると、層２４は、アモルファスシリコン、ポリシリコン、ナイトライド、金属包含材料、他の適当な材料など、および、それらのいかなる組み合わせのような材料を含む。ある実施形態では、層２４の材料は、プラチナ、パラジウム、イリジウム、オスミウム、ルテニウム、レニウム、インジウム錫、インジウム亜鉛、アルミニウム錫、または、それらのいかなる組み合わせをも含みうる。層２４は、約３０ないし２００ｎｍの間の厚さを有し、ＣＶＤ技術、ＰＶＤ技術、若しくは同様なもの、又は、それらの組み合わせのような在来または適当な技術を使用して堆積され、又は、成長され得る。ある実施形態では、層２４は、砒素または燐のようなｎ型種でドープされる。
図３は、マルチゲート電極構造の一部を形成するために層２２および層２４の一部を除去した後の、図２のワークピース１０の例示を含む。在来または適当なプロセスによって図２のワークピース１０の上に、パターニングされた層（図示せず）を形成することができ、層２２および２４の露出された部分を除去することができる。例示の実施形態では、ドーパントは、部分１１２に関して先に記載したように、層１８の部分３２内に導入することができる。特定の実施形態では、ｐチャネルに渡ったｎ＋ゲート電極を使用したフラットバンド電圧シフトが、約１ボルトだけゲート電極で必要とされるＶＴを効果的に低減するので、カウンタードーピングレベルを低減させることができる。低減されたカウンタードーピングは、電子デバイスの性能を改善するのを助けることができる。パターニングされた層の残りの部分は除去される。
図４は、層４２を形成した後の、図３のワークピース１０の例示を含む。層４２は、浮遊ゲートとして作用する。ある実施形態では、層４２は、誘電材料内に埋め込まれた電荷蓄積材料を有する。層４２の一部は、層２２の形成に関して先に記載したように、同様のまたは異なる実施形態によって形成されうる。層４２の電荷蓄積材料は、電荷をチャージすることができる１またはそれ以上の領域を形成することができ、シリコン、ナイトライド、金属含有材料、電荷を蓄積することができる他の適当な材料、またはそれらのいかなる組み合わせをも含みうる。層４２の電荷蓄積材料は、アンドープであってよく、または、堆積中にドープされ、若しくは、堆積後にドープされても良い。ある実施形態では、層４２の電荷蓄積材料は、
熱酸化プロセス中に著しく不利に影響されない特性を備えた１またはそれ以上の材料から形成されうる。かかる材料は、白金、パラジウム、イリジウム、オスミウム、ルテニウム、レニウム、インジウム錫、インジウム亜鉛、アルミニウム錫、またはそれらのいかなる組み合わせをも含む。白金又はパラジウム以外のかかる材料の各々は、伝導性の金属酸化物を形成しうる。特定の実施形態では、層４２に埋め込まれた電荷蓄積材料は、複数の不連続なストレージエレメントを有し、各エレメントは電荷をストアすることができる。ある実施形態では、層４２の電荷蓄積材料は、厚さが約１００ｎｍより薄い。
熱酸化プロセス中に著しく不利に影響されない特性を備えた１またはそれ以上の材料から形成されうる。かかる材料は、白金、パラジウム、イリジウム、オスミウム、ルテニウム、レニウム、インジウム錫、インジウム亜鉛、アルミニウム錫、またはそれらのいかなる組み合わせをも含む。白金又はパラジウム以外のかかる材料の各々は、伝導性の金属酸化物を形成しうる。特定の実施形態では、層４２に埋め込まれた電荷蓄積材料は、複数の不連続なストレージエレメントを有し、各エレメントは電荷をストアすることができる。ある実施形態では、層４２の電荷蓄積材料は、厚さが約１００ｎｍより薄い。
図５は、層５２を形成した後の、図４のワークピース１０の例示を含む。ある実施形態では、層５２は、層２４に関して先に記載したような実施形態によって形成される伝導層であってよい。例示の実施形態では、層５２の伝導型は、層２４のものとは反対である。
図６は、側壁スペーサ構造部分６２を含むマルチゲート電極構造を形成した後の、図５のワークピース１０の例示を含む。マルチゲート電極構造は、層２４から形成されるゲート電極と、層４２によって互いに間隔が隔てられた層５２から形成されたゲート電極とを含む。仮想線６６を、基板１２の主表面（すなわち、トップ表面）に実質的に平行に図示する。仮想線６４に沿って、側壁スペーサ部分６２の間の領域は、層２４、４２および５２によって実質的に満たされる。仮想線６６を、基板１２の主面に対して実質的に垂直に図示する。仮想線６６に沿って、層２４の少なくとも一部は、層５２とチャネル領域との間に横たわり、層４２の少なくとも一部は、層２４と層５２との間に横たわる。仮想線６６に沿って、チャネル領域及び層５２は、同じ伝導型のドーパントを有する。別の実施形態では、層４２および層２４の少なくとも一部は、チャネル領域と、層５２の一部との間に横たわる。
図６の構造体は、在来のまたは適当なリソグラフィプロセスを使用してワークピース１０（図示せず）の上にパターニングされた層を形成し、層４２および層５２の露出した部分を除去することによって形成される。ソース／ドレイン（「Ｓ／Ｄ」）インプランテーションは、Ｓ／Ｄ領域６８を形成するために実行されうる。ある実施形態では、ｎドープされたＳ／Ｄ領域６８が形成される。パターニングされた層は、除去される。例示の実施形態では、チャネル領域は、側壁スペーサ構造部分６２の間に形成されうる。側壁スペーサ構造部分６２は、在来の又は適当なプロセスによって形成され、酸化物、窒化物、オキシナイトライド、または、それらのいかなる組み合わせをも含みうる。
図７は、実質的に完成した電子デバイスの断面図を示す。１またはそれ以上の在来または適当な技術を使用して、１またはそれ以上の絶縁層７４、１またはそれ以上の伝導層７６、および、１またはそれ以上の封止層７８が形成される。
別の実施形態では、本開示による別の構造体を構成することができる。図８は、層８４、層８６、および、パターニングされた層８８を形成した後の、図１のワークピース１０の例示を含む。層８４は、電荷蓄積層として役立ちうる。層８６は、ゲート電極を構成するために適当な伝導層である。層８８は、エッチングまたは打ち込みプロセスのような、引き続きのプロセスからワークピース１０の部分を保護するために役立つ。層８４および８６は、層４２および５２のそれぞれに関して先に記載された実施形態によって形成されうる。
図９は、マルチゲート電極構造の一部を形成するのを容易にするために、層８４および８６の一部を除去した後の、図８のワークピース１０の例示を含む。層８４および８６の一部の除去は、形成されたマルチゲートデバイスのチャネル領域の一部を露出させることができる。完成デバイスの選択ゲートで要求されるＶＴを調整するために、チャネル領域の露出された部分にドーパントを加えることができうる。ある実施形態では、チャネルドーピングは、約１×１０１８乃至約５×１０１８ｃｍ−３のレンジである。パターニングされた層８８は、在来のまたは適当なプロセスを使用してワークピース１０から除去される。
図１０は、層１０１および１０３を形成した後の、図９のワークピース１０の例示を含む。層１０１の一部は、ゲート電極として役立ち、層１０１の別の部分は、層８６から形成されたゲート電極を、層１０３から形成されたゲート電極から分離するのに役立つ。層１０１および１０３は、層２２および２４それぞれに関して先に記載した実施形態によって形成されうる。例示の実施形態では、層１０３の伝導型は、層８６のものとは反対である。例えば、層１０３は、ｎ型伝導であり、層８６は、ｐ型伝導である。
図１１は、層１０３からゲートを形成するために、層１０３および１０１の一部を除去した後の、図１０のワークピースの例示を含む。結果としてのマルチゲート電極構造は、層１０１の少なくとも一部によって、１０３の電極部分から間隔が隔てられた層８６の電極部分を含む。層８４の一部と層８６の一部は、形成されるマルチゲートデバイスのチャネル領域と、層１０３によって形成される電極の一部との間に横たわる。パターニングされた層１１１は、層１０１および１０３の露出された部分の除去を容易にするために、在来のまたは適当なプロセスによって層１８のチャネル領域の上に形成される。ドーパントは、在来のまたは適当なプロセスによってワークピース１０のＳ／Ｄ領域に導入されうる。ドーパント濃度は、約５×１０１８乃至約１×１０２２ｃｍ−３のレンジである。
図１２は、側壁スペーサ構造部分１２３を含むマルチゲート電極構造を製造した後の、図１１のワークスペース１０の例示を含む。層８６、１０１および１０３の一部を残すことにより、仮想線１２１に沿った側壁スペーサ部分１２３の間の領域を実質的に満たす。仮想線１２１は、基板１２の主面に対して実質的に平行に図示される。層１１１の残った部分は、在来のまたは適当なプロセスによって除去される。側壁スペーサ構造部分１２３は、側壁スペーサ構造部分６２に関して先に記載された実施形態によって形成される。ドーパントは、ワークスペース１０に対して導入され得る。層８６の一部は、層１０３と、仮想線１２５に沿ったチャネル領域との間に横たわる。仮想線１２５は、基板１２の主面に対して実質的に垂直に図示される。仮想線１２５に沿って、チャネル領域および層１０３は、同じ伝導型のドーパントを有する。
図１３は、実質的に完成した電子デバイスの断面図の例示を含む。在来のまたは適当なプロセスを使用して、１またはそれ以上のＳ／Ｄ領域１３２が形成されうる。１またはそれ以上の絶縁層１３４、１またはそれ以上の伝導層１３６、および、１またはそれ以上の封止層１３８が、在来のまたは適当な技術を使用して形成される。
この明細書内で用いられるような、いくつかの用語を定義しまたは明確にする。
ここで用いられる用語「有する」、「備える」、「含む」または他のいかなる変形も、非排他的な範囲をカバーすることを意味する。例えば、プロセス、方法、物質、または装置が、エレメントのリストを含んでいたとしても、それらのエレメントだけに限定されるものではなく、リストアップされていない他のエレメントも含むことに注意すべきである。
上述の記載は、一般的な記載または要求される例示に過ぎず、全てではない。この明細書を読んだ後に、当業者は、記載されていない事項についても補って解釈することができるであろう。
１またはそれ以上の利点、１またはそれ以上の利益、１またはそれ以上の問題点に対する１またはそれ以上の解決策、又は、それらのいかなる組み合わせも、１又はそれ以上の特定の実施形態に関する上述の記載に示され得る。
上述の主題は、単なる例示であり、限定的なものではなく、添付の特許請求の範囲によって、全ての変形、修正、および、本発明の範囲内の他の全ての実施形態をカバーする。
Claims (20)
- チャネル領域を包含する基板と、
前記チャネル領域の上に横たわり、第１の仮想線に沿って第１の寸法を備えた第１の層の少なくとも第１の部分によって互いに間隔が隔てられた第１のゲート電極と第２のゲート電極とを包含する、マルチゲート電極構造体と、を有し、
前記第１の仮想線が、前記基板の主面に対して実質的に平行であり、
前記第１のゲート電極が、第１の伝導型であり、前記第１の仮想線に沿った第２の寸法を備え、
前記第２のゲート電極が、第２の伝導型であり、前記第１の仮想線に沿った第３の寸法を備え、前記第２の伝導型は、前記第１の伝導型とは異なるタイプであり、
第２の側壁構造部分が、第２の側壁構造部分から前記第１の仮想線に沿った第４の寸法だけ間隔が隔てられ、ここで、第１、第２、第３の寸法の合計が実質的に第４の寸法と等しくなることを特徴とする、電子デバイス。 - 前記第１の層が、誘電材料からなることを特徴とする請求項１に記載の電子デバイス。
- 前記第１の層の第２の部分が、前記第１のゲート電極と前記チャネル領域との間にあるゲート誘電体であることを特徴とする請求項２の記載の電子デバイス。
- 前記第２のゲート電極と前記チャネル領域との間にゲート誘電体を更に有することを特徴とする請求項３に記載の電子デバイス。
- 電荷蓄積材料が、前記第１の層のゲート誘電体内に埋め込まれていることを特徴とする請求項４に記載の電子デバイス。
- 前記電荷蓄積材料が、複数の不連続なストレージエレメントを更に有することを特徴とする請求項５に記載の電子デバイス。
- 前記電荷蓄積材料が、電子デバイスの浮遊ゲートを有することを特徴とする請求項５に記載の電子デバイス。
- 前記第２のゲート電極が、前記基板の主面に対して垂直な第２の仮想線に沿った前記第１のゲート電極の一部と、チャネル領域との間に横たわっていることを特徴とする、請求項４に記載の電子デバイス。
- 前記チャネル領域が、第１の伝導型を有することを特徴とする請求項８に記載の電子デバイス。
- 前記第２のゲート電極と前記チャネル領域との間に電荷蓄積材料を更に有することを特徴とする請求項４に記載の電子デバイス。
- 前記電荷蓄積材料が更に、複数の不連続ストレージエレメントを有することを特徴とする請求項１０に記載の電子デバイス。
- 前記電荷蓄積材料が、電子デバイスの浮遊ゲートであることを特徴とする請求項１０に記載の電子デバイス。
- チャネル領域を有する基板と、
前記チャネル領域の上に横たわる第１の伝導型の第１のゲート電極と、
前記第１のゲート電極の一部と前記チャネル領域との間に横たわる第２の伝導型の第２のゲート電極と、を有し、前記第２の伝導型は、前記第１の伝導型とは異なり、
前記第１のゲート電極と前記基板との間に横たわる電荷蓄積材料を備えた層の第１の部分と、
を有することを特徴とする電子デバイス。 - 前記層の第２の部分が、第１及び第２のゲート電極の間に横たわることを特徴とする請求項１３に記載の電子デバイス。
- 前記チャネル領域が更に、前記第１の伝導型のチャネル領域を有することを特徴とする請求項１４に記載の電子デバイス。
- 前記層が、前記第２のゲート電極と前記チャネル領域との間に横たわっていることを特徴とする請求項１３に記載の電子デバイス。
- 前記チャネル領域が更に、前記第２の伝導型のチャネル領域からなることを特徴とする請求項１６に記載の電子デバイス。
- 基板のチャネル領域の上に横たわる第１の伝導型の第１のゲート電極を形成するステップと、
前記第１のゲート電極と前記チャネル領域との間に横たわる第２の伝導型の第２のゲート電極を形成するステップと、を有し、前記第２の伝導型が、前記第１の伝導型と異なるタイプであり、
前記第１のゲート電極と前記チャネル領域との間に、電荷蓄積材料からなる層の少なくとも一部を形成するステップと、
を有することを特徴とする電子デバイスを形成する方法。 - 前記層の少なくとも一部を形成するステップが、前記第１のゲート電極と前記第２のゲート電極との間に、前記層の少なくとも一部を形成するステップを含む、ことを特徴とする請求項１８に記載の方法。
- 前記層の少なくとも一部を形成するステップが、前記第２のゲート電極と前記チャネル領域との間に前記層の少なくとも一部を形成するステップを含む、ことを特徴とする請求項１８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/330,416 US20070158734A1 (en) | 2006-01-09 | 2006-01-09 | Electronic device with a multi-gated electrode structure and a process for forming the electronic device |
| PCT/US2006/061388 WO2007120301A2 (en) | 2006-01-09 | 2006-11-30 | Electronic device with a multi-gated electrode structure and a process for forming the electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009522824A true JP2009522824A (ja) | 2009-06-11 |
Family
ID=38231987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008550327A Withdrawn JP2009522824A (ja) | 2006-01-09 | 2006-11-30 | マルチゲート電極構造を備えた電子デバイス、および、その電子デバイスを製造するための方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20070158734A1 (ja) |
| EP (1) | EP1977449A4 (ja) |
| JP (1) | JP2009522824A (ja) |
| KR (1) | KR20080083137A (ja) |
| CN (1) | CN101379613A (ja) |
| TW (1) | TW200731538A (ja) |
| WO (1) | WO2007120301A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012035679A1 (ja) * | 2010-09-15 | 2012-03-22 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968934B2 (en) * | 2007-07-11 | 2011-06-28 | Infineon Technologies Ag | Memory device including a gate control layer |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US8394683B2 (en) | 2008-01-15 | 2013-03-12 | Micron Technology, Inc. | Methods of forming semiconductor constructions, and methods of forming NAND unit cells |
| KR101117731B1 (ko) | 2010-01-05 | 2012-03-07 | 삼성모바일디스플레이주식회사 | 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법 |
| KR101666661B1 (ko) | 2010-08-26 | 2016-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 평판 표시 장치 |
| CN106981493B (zh) * | 2017-03-27 | 2018-10-23 | 芯成半导体（上海）有限公司 | 闪存单元的制备方法 |
| US10283642B1 (en) * | 2018-04-19 | 2019-05-07 | Globalfoundries Inc. | Thin body field effect transistor including a counter-doped channel area and a method of forming the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2785720B1 (fr) * | 1998-11-05 | 2003-01-03 | St Microelectronics Sa | Fabrication de memoire dram et de transistors mos |
| US6255166B1 (en) * | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
| US6509603B2 (en) * | 2000-03-13 | 2003-01-21 | Taiwan Semiconductor Manufacturing Company | P-channel EEPROM and flash EEPROM devices |
| US6320784B1 (en) * | 2000-03-14 | 2001-11-20 | Motorola, Inc. | Memory cell and method for programming thereof |
| KR100399363B1 (ko) * | 2001-01-11 | 2003-09-26 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| WO2002086955A1 (en) * | 2001-04-23 | 2002-10-31 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing same |
| JP4647175B2 (ja) * | 2002-04-18 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP3885658B2 (ja) * | 2002-05-13 | 2007-02-21 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| US6887758B2 (en) * | 2002-10-09 | 2005-05-03 | Freescale Semiconductor, Inc. | Non-volatile memory device and method for forming |
| US6713812B1 (en) * | 2002-10-09 | 2004-03-30 | Motorola, Inc. | Non-volatile memory device having an anti-punch through (APT) region |
| JP2004303918A (ja) * | 2003-03-31 | 2004-10-28 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US7052947B2 (en) * | 2003-07-30 | 2006-05-30 | Promos Technologies Inc. | Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates |
| US6816414B1 (en) * | 2003-07-31 | 2004-11-09 | Freescale Semiconductor, Inc. | Nonvolatile memory and method of making same |
| US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
-
2006
- 2006-01-09 US US11/330,416 patent/US20070158734A1/en not_active Abandoned
- 2006-11-30 WO PCT/US2006/061388 patent/WO2007120301A2/en active Application Filing
- 2006-11-30 CN CNA2006800506801A patent/CN101379613A/zh active Pending
- 2006-11-30 EP EP06850841A patent/EP1977449A4/en not_active Withdrawn
- 2006-11-30 KR KR1020087016555A patent/KR20080083137A/ko not_active Application Discontinuation
- 2006-11-30 JP JP2008550327A patent/JP2009522824A/ja not_active Withdrawn
- 2006-12-18 TW TW095147484A patent/TW200731538A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012035679A1 (ja) * | 2010-09-15 | 2012-03-22 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US9018709B2 (en) | 2010-09-15 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080083137A (ko) | 2008-09-16 |
| EP1977449A4 (en) | 2009-09-02 |
| CN101379613A (zh) | 2009-03-04 |
| WO2007120301A2 (en) | 2007-10-25 |
| TW200731538A (en) | 2007-08-16 |
| WO2007120301A3 (en) | 2008-07-31 |
| EP1977449A2 (en) | 2008-10-08 |
| US20070158734A1 (en) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263005B2 (en) | Method of manufacturing a semiconductor device | |
| TWI567946B (zh) | 包含分離式閘極非揮發性記憶單元之半導體結構及其形成方法 | |
| US8803217B2 (en) | Process of forming an electronic device including a control gate electrode, a semiconductor layer, and a select gate electrode | |
| US20050051854A1 (en) | Structure and method for metal replacement gate of high performance | |
| JP2009522824A (ja) | マルチゲート電極構造を備えた電子デバイス、および、その電子デバイスを製造するための方法 | |
| US8552490B2 (en) | Nonvolatile memory device with a high-K charge storage layer having a U-shaped,cross-sectional structure | |
| CN107799609B (zh) | 半导体器件及其制造方法 | |
| US7364969B2 (en) | Semiconductor fabrication process for integrating formation of embedded nonvolatile storage device with formation of multiple transistor device types | |
| JP2012248652A (ja) | 半導体装置およびその製造方法 | |
| CN106024797B (zh) | 半导体器件及其制造方法 | |
| WO2018226270A1 (en) | Method of reducing charge loss in non-volatile memories | |
| EP2244306B1 (en) | A memory cell, an array, and a method for manufacturing a memory cell | |
| TWI555212B (zh) | 採用富含矽之層的積體電路記憶體系統 | |
| US8242549B2 (en) | Dynamic random access memory cell including an asymmetric transistor and a columnar capacitor | |
| US10199227B2 (en) | Method for fabricating a metal high-k gate stack for a buried recessed access device | |
| US7879673B2 (en) | Patterning nanocrystal layers | |
| US11956966B2 (en) | Method for forming silicon-oxide-nitride-oxide-silicon (SONOS) memory cell | |
| JP5351274B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2009231452A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100202 |