JP2009522817A - 集積ｉｉｉ族窒化物素子 - Google Patents

集積ｉｉｉ族窒化物素子 Download PDF

Info

Publication number
JP2009522817A
JP2009522817A JP2008549609A JP2008549609A JP2009522817A JP 2009522817 A JP2009522817 A JP 2009522817A JP 2008549609 A JP2008549609 A JP 2008549609A JP 2008549609 A JP2008549609 A JP 2008549609A JP 2009522817 A JP2009522817 A JP 2009522817A
Authority
JP
Japan
Prior art keywords
power supply
heterojunction
supply electrode
gate
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008549609A
Other languages
English (en)
Other versions
JP5171644B2 (ja
Inventor
ビーチ ロバート
ブリッジャー ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2009522817A publication Critical patent/JP2009522817A/ja
Application granted granted Critical
Publication of JP5171644B2 publication Critical patent/JP5171644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ヘテロ接合中のトレンチを貫通して、導電性基板に電気的に接続されている電源電極を含むIII族窒化物ヘテロ接合半導体素子。
【選択図】 図１

Description

本出願は、「基板へ接続するために金属ビアを用いる共通ドレイン構造における集積ＦＥＴ」という発明の名称の２００６年１月９日に提出の米国仮特許願第６０／７５７３７１号に関連するものである。
本明細書で用いるIII族窒化物は、少なくとも窒素およびIII族の別の合金化元素を含むＩｎＡｌＧａＮ系の半導体合金を指す。III族窒化物合金の例は、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、あるいは窒素またはIII族の少なくとも１つの元素を含む任意の組み合わせである。
本発明は、半導体素子、より詳細には、III族窒化物ヘテロ接合半導体素子に関する。
従来のIII族窒化物電力ヘテロ接合半導体素子は、少なくとも２つの電源電極と、それらの間に配置されているゲート構成とを含み、それらすべては、半導体ダイの１つの面に配置されている。その結果、従来のIII族窒化物ヘテロ接合半導体素子は、通常、横方向導通素子である。
電力応用を含む多くの応用例では、２つ以上の素子を集積する必要がある。横方向導通素子の集積化は、比較的複雑なルーティングと、類似の欠点をもたらし、その中には、寄生ドレイン・ソース間容量を生じさせることがあげられる。
本発明によれば、III族窒化物ヘテロ接合半導体素子の基板は、基板をソースまたはドレインに単に短絡するか、あるいはフローティングするだけであるよりは、むしろ、能動コンタクトのセットへの第３アクセス経路として使用される。
さらに具体的に言えば、本発明による素子では、素子の上面にある第３電源電極は、金属プラグまたはビアを用いて、垂直下方に基板に接続されている。第３電源電極は、２つの他の電源電極の間に配置してもよい。
２つの他の電極は、第１ソース電極および第２ソース電極であるのがよいのに対して、第３電極は、ドレイン電極であるのがよい。従って、電極は、ソース１、ドレイン、ソース２、または半ブリッジ構成の場合には、ソース１、ソース２、ドレイン、ソース２、ソース２、ソース１、ソース２、ドレインなどのシーケンスで配置されるのがよい。
本発明による素子の根本概念は、素子を通る垂直方向における、複数のスイッチの集積化を容易にすることであり、これにより、次の効果が得られる。
・ 金属ルーティングが容易。
・ 高電圧金属クロスオーバーが減少。
・ このクロスオーバーによるドレイン・ソース間容量の減少。
・ 共通ドレイン構造における基板に関する素子の対称性。
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明により、明らかにする。
図１に示す、本発明によるIII族窒化物素子は、第１ゲートコンタクト１０、第２ゲートコンタクト１２、第１電源コンタクト１４（例えば第１ソースコンタクト）、および第２電源コンタクト１６（例えば第２ソースコンタクト）を含んでいる。第１電源コンタクト１４は、複数の第１電源ランナー１８に接続され、第２電源コンタクト１６は、前記第１電源ランナーと隔たる複数の第２電源ランナー２０に接続されている。第１および第２電源ランナーは、平行であるか、あるいは互いに入り込んで配置されていることが好ましい。
図２に示す、本発明による素子の各能動セルにおいては、各第１電源ランナー１８は、複数の第１電源電極２２（例えば第１ソース電極）に電気的に接続され、第２電源ランナー２０は、前記第１電源電極２２と隔たる複数の第２電源電極２４（例えば第２ソース電極）に接続されている。第１および第２電源電極２２、２４は、互いに平行であり、互いに入り込んで配置されていることが好ましい。
各能動セルにおいて、第３電源電極２６（例えばドレイン電極）は、関連する第１電源電極２２と第２電源電極２４との間に配置され、第１ゲート構成２８は、第１電源電極２２と第３電源電極２６との間に配置され、第２ゲート構成３０は、第２電源電極２４と第３電源電極２６との間に配置されている。
図３に示す、本発明によるIII族窒化物素子は、高導電性シリコンまたはＳｉＣであるのがよい導電性基板３２と、傾斜または均一ＡｌＮであるのがよい基板３２の上のIII族窒化物遷移層３４と、ＧａＮから成るのがよい、遷移層３４の上のIII族窒化物バッファ層３６と、III族窒化物能動ヘテロ接合３８とを含んでいる。
III族窒化物能動ヘテロ接合３８は、バリア層３８上に配置されることが好ましいIII族窒化物チャンネル層、例えばＧａＮと、チャンネル層上に配置され、それと共にヘテロ接合を作るIII族窒化物閉じ込め層、例えばＡｌＧａＮとを含んでいるのがよい。チャンネル層および閉じ込め層の厚さ、および構成は、２つの層のヘテロ接合に近いチャンネル層に、２次元電子ガス（２-ＤＥＧ）を生成するように選択される。
周知のように、２-ＤＥＧは、電流を伝える電子に富む領域である。電流を送るために、第１電源電極２２および第２電源電極２４は、好ましくはヘテロ接合３８（各電源電極の下にあることが好ましい）の閉じ込め層への直接オーミックコンタクトによって、ヘテロ接合３８と結合される。
本発明の一態様によれば、トレンチ４０は、ヘテロ接合３８、III族窒化物バッファ層３６、および遷移層３４のスタックを貫通して延び、基板３２に達している。金属プラグ４２は、トレンチ４０を充填し、第３電源電極２６に電気的に接続され、それによって、直接の電気的接続が、第３電源電極２６と基板３２との間で行われる。誘電体４４は、トレンチ４０の側壁を内張りし、プラグ４２をトレンチ側壁から絶縁するのがよいことに留意する必要がある。
本発明の第１実施形態（図３）では、第１ゲート構成２８および第２ゲート構成３０は、III族窒化物ヘテロ接合３８とショットキーコンタクトを形成する物体である。
図４は、本発明による素子の回路図を示す。
図５に示し、同じ符号は同じ機能を表す、本発明の第２実施形態による素子では、各ゲート構成２８、３０は、関連するゲート誘電体２８”、３０”上に配置されるゲート電極２８’、３０’を有し、ゲート誘電体２８”、３０”自体は、ヘテロ接合３８上に配置されている。ゲート誘電体２８”、３０”は、任意の適切な絶縁体、例えばＳｉＯ2またはＳｉ3Ｎ4などであるのがよい。
図６に示し、同じ符号は同じ機能を表す、本発明の第３実施形態による素子では、各ゲート構成２８、３０の下の領域４６は、適切なドーピング種（例えばＰ型）で注入されて、ヘテロ接合３８の２-ＤＥＧを遮断し、それによって、素子は常時オフ状態にされるエンハンスメントモード素子が得られる。
図７に示し、同じ符号は同じ機能を表す、第４実施形態による素子では、各ゲート構成２８、３０は、III族窒化物バッファ３６の凹み４５内に、部分的に受け入れられている。ヘテロ接合３８もまた、凹み４５内に少なくとも部分的に配置され、第３電源電極２６は、凹み４５の底の上にあるヘテロ接合３８の上に配置されていることに留意する必要がある。各ゲート構成２８、３０の一部は、凹み４５の外側横にあるヘテロ接合３８上に配置されている。第４実施形態の凹み４５は、ヘテロ接合３８の２-ＤＥＧを遮断し、それによって、２-ＤＥＧを常時オフ状態にする。その結果、エンハンスメントモード素子が得られる。
本明細書に開示されている概念は、エンハンスメントモードで動作する素子、例えば、ゲートの下のＡｌＧａＮ層の酸化、ゲートの下の凹みエッチング、およびゲートの下のイオン注入／ドーピングによるプラナー素子などに適用できる。また、本明細書に開示されている概念は、バリア層の再成長による非プラナー素子、およびその内容が参照することにより、本明細書に盛り込まれる、「窒素ポーラーIII族窒化物ＨＪＦＥＴ」という発明の名称の２００５年１２月３０日に提出の私の同時係属出願ＩＲ-３０５２Ｐｒｏｖに記載のＮポーラー材料を用いる素子にも適用できる。
本明細書に開示されている概念を、１つ以上のエンハンスメントモード素子および１つ以上のデプレッションモード素子の混合を含む素子に用いることも可能である。
以上本発明を、その特定の実施形態に即して説明したが、多くの他の変形例と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、特許請求の範囲によってのみ限定されるものである。
本発明による素子の平面図である。 より良い説明のために拡大された、図１における選択した領域を示す図である。 図２の線３―３に沿って矢印の方向に見た、本発明の第１実施形態の断面図である。 本発明による素子の回路図である。 図２の線３―３に沿って矢印の方向に見た、本発明の第２実施形態の断面図である。 図２の線３―３に沿って矢印の方向に見た、本発明の第３実施形態の断面図である。 図２の線３―３に沿って矢印の方向に見た、本発明の第４実施形態の断面図である。
符号の説明
１ ソース
２ ソース
１０ 第１ゲートコンタクト
１２ 第２ゲートコンタクト
１４ 第１電源コンタクト
１６ 第２電源コンタクト
１８ 第１電源ランナー
２０ 第２電源ランナー
２２ 第１電源電極
２４ 第２電源電極
２６ 第３電源電極
２８ 第１ゲート構成
３０ 第２ゲート構成
３２ 基板
３４ 遷移層
３６ バッファ層
３８ ヘテロ接合
４０ トレンチ
４２ プラグ
４４ 誘電体
４５ 凹み
４６ 領域

Claims (17)

  1. ２次元電子ガスを含む能動III族窒化物ヘテロ接合と、
    前記ヘテロ接合を支持している導電性基板と、
    前記ヘテロ接合と結合されている第１電源電極と、
    前記ヘテロ接合と結合されている第２電源電極と、
    前記第１電源電極と前記第２電源電極との間に配置されている第３電源電極と、
    前記第３電源電極の下で、前記ヘテロ接合を貫通しているトレンチと、
    前記基板および前記第３電源電極に電気的に接続されている、前記トレンチ内の導電体と、
    前記第１電源電極と前記第３電源電極との間に配置されている第１ゲート構成と、
    前記第２電源電極と前記第３電源電極との間に配置されている第２ゲート構成、
    とを備えるIII族窒化物半導体素子。
  2. 各前記ゲート構成は、前記ヘテロ接合とショットキーコンタクトを形成する導電体を備えている請求項１に記載の素子。
  3. 各前記ゲート構成は、ゲート電極と、前記ゲート電極と前記ヘテロ接合との間に配置されているゲート誘電体とを含む請求項１に記載の素子。
  4. 前記ゲート誘電体は、２酸化シリコンか、あるいはシリコン窒化物から成る請求項３に記載の素子。
  5. 前記２次元電子ガスを遮断するために、注入領域を、各ゲート構成の下にさらに備えている請求項１に記載の素子。
  6. 前記基板の上のIII族窒化物遷移層と、前記遷移層と前記ヘテロ接合との間のIII族窒化物バッファ層とを、さらに備えている請求項１に記載の素子。
  7. 前記基板はシリコンから成り、前記遷移層はＡｌＮから成り、前記バッファ層はＧａＮから成る請求項６に記載の素子。
  8. 前記基板はシリコンから成る請求項１に記載の素子。
  9. 前記基板はＳｉＣから成る請求項１に記載の素子。
  10. 前記トレンチは、前記バッファ層および前記遷移層を貫通して延びている請求項６に記載の素子。
  11. 前記トレンチは、誘電体で内張りされている請求項１０に記載の素子。
  12. 前記導電体は、金属体から成る請求項１に記載の素子。
  13. 前記ヘテロ接合は、III族窒化物チャンネル層と、III族窒化物閉じ込め層とを含む請求項１に記載の素子。
  14. 前記閉じ込め層は、前記第１および前記第２電源電極と結合されている請求項１３に記載の素子。
  15. 前記チャンネル層は、ＧａＮから成り、前記閉じ込め層はＡｌＧａＮから成っている請求項１３に記載の素子。
  16. 前記ヘテロ接合は、前記バッファ層の凹み内に部分的に配置され、各ゲート構成は、前記凹み内の前記ヘテロ接合の一部の上に、少なくとも部分的に配置されている請求項６に記載の素子。
  17. 前記第３電源電極は、前記凹み内に配置されている請求項１６に記載の素子。
JP2008549609A 2006-01-09 2007-01-09 集積ｉｉｉ族窒化物素子 Active JP5171644B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US75737106P 2006-01-09 2006-01-09
US60/757,371 2006-01-09
US11/650,835 2007-01-08
US11/650,835 US7821034B2 (en) 2006-01-09 2007-01-08 Integrated III-nitride devices
PCT/US2007/000490 WO2007081932A2 (en) 2006-01-09 2007-01-09 Integrated iii-nitride devices

Publications (2)

Publication Number Publication Date
JP2009522817A true JP2009522817A (ja) 2009-06-11
JP5171644B2 JP5171644B2 (ja) 2013-03-27

Family

ID=38256981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549609A Active JP5171644B2 (ja) 2006-01-09 2007-01-09 集積ｉｉｉ族窒化物素子

Country Status (3)

Country Link
US (1) US7821034B2 (ja)
JP (1) JP5171644B2 (ja)
WO (1) WO2007081932A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821032B2 (en) * 2007-01-26 2010-10-26 International Rectifier Corporation III-nitride power semiconductor device
JP2010533375A (ja) * 2007-07-09 2010-10-21 フリースケール セミコンダクター インコーポレイテッド ヘテロ構造電界効果トランジスタ、ヘテロ構造電界効果トランジスタを包含する集積回路、および、ヘテロ構造電界効果トランジスタを製造するための方法
JP5401788B2 (ja) * 2007-12-28 2014-01-29 富士通株式会社 窒化物半導体装置及びその製造方法
JP2012084743A (ja) 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
US9269789B2 (en) 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
JP2015056557A (ja) 2013-09-12 2015-03-23 株式会社東芝 半導体装置
KR102021887B1 (ko) * 2013-12-09 2019-09-17 삼성전자주식회사 반도체 소자
US20150162832A1 (en) 2013-12-09 2015-06-11 International Rectifier Corporation Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch
WO2024113379A1 (en) * 2022-12-02 2024-06-06 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335673A (ja) * 1994-06-06 1995-12-22 Murata Mfg Co Ltd 半導体装置
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
JP2003218127A (ja) * 2002-01-22 2003-07-31 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ並びにその製造方法
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6696726B1 (en) 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335673A (ja) * 1994-06-06 1995-12-22 Murata Mfg Co Ltd 半導体装置
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
JP2003218127A (ja) * 2002-01-22 2003-07-31 Hitachi Cable Ltd 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ並びにその製造方法
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP2004273486A (ja) * 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20070176201A1 (en) 2007-08-02
US7821034B2 (en) 2010-10-26
WO2007081932A3 (en) 2008-08-07
JP5171644B2 (ja) 2013-03-27
WO2007081932A2 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP5171644B2 (ja) 集積ｉｉｉ族窒化物素子
US9941399B2 (en) Enhancement mode III-N HEMTs
US8871581B2 (en) Enhancement mode III-nitride FET
US9543291B2 (en) Method of forming a high electron mobility semiconductor device and structure therefor
US8043906B2 (en) Method of forming a III-nitride selective current carrying device including a contact in a recess
US7417267B2 (en) Non-planar III-nitride power device having a lateral conduction path
CN104934476B (zh) 半导体装置及其制造方法
US9793259B2 (en) Integrated semiconductor device
JP6161910B2 (ja) 半導体装置
JP5203725B2 (ja) Ｉｉｉ族窒化物パワー半導体デバイス
US20080191238A1 (en) Bipolar Mosfet Devices and Methods For Their Use
CN105405877A (zh) 具有埋置场板的高电子迁移率晶体管
JP2006086354A (ja) 窒化物系半導体装置
US20190267467A1 (en) Semiconductor device
US9257517B2 (en) Vertical DMOS-field effect transistor
WO2022127165A1 (zh) P型栅hemt器件
JP2007527623A (ja) 相補的窒化膜トランジスタの垂直およびコモンドレイン
TWI795022B (zh) 高電子遷移率電晶體
JP4876418B2 (ja) 半導体装置
KR20160100524A (ko) 질화물계 절연 게이트 바이폴라 트랜지스터
CN102810563A (zh) 横向沟槽mesfet

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120720

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120817

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250