JP2009515311A - アクティブマトリックス電界放出ディスプレイ - Google Patents

Abstract

本発明は、電界放出素子を平板ディスプレイ装置に応用した電界放出ディスプレイに関する。本発明の電界放出ディスプレイは、基板上に直列に接続された第１及び第２の薄膜トランジスタと、第２の薄膜トランジスタのドレイン電極上に位置する電界エミッタと、電界エミッタの周りを取り囲むゲートホールを有するゲート絶縁膜と、ゲート絶縁膜上に位置する電界放出ゲート電極とを備えたカソード板と、透明な基板上に形成された赤色，緑色，青色の蛍光体を備え、カソード板とお互いに対向しながら平行に真空パッケージングされるアノ−ド板とを含むことを特徴とする。本発明によれば、直列に接続された第１及び第２の薄膜トランジスタとピクセル間だけではなくピクセル内部の均一度を大きく改善させることができ、薄膜トランジスタの固有したソース−ドレイン漏洩電流を大きく減少させることができ、これによって電界放出ディスプレイの明暗比を大きく向上させることができる。

Description

本発明は、電界放出素子を平板ディスプレイに応用した電界放出ディスプレイ（ＦＥＤ；Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に係り、より詳細には、直列接続された複数の薄膜トランジスタを利用して薄膜トランジスタ及びピクセルの均一度を向上させるこができるアクティブマトリックス電界放出ディスプレイに関する。

一般に、電界放出ディスプレイは、電界エミッタアレイを有したカソード板（ｃａｔｈｏｄｅ ｐｌａｔｅ）と蛍光体（ｐｈｏｓｐｈｏｒ）を有したアノ−ド板（ａｎｏｄｅ ｐｌａｔｅ）をお互いに平行に狭い間隔、例えば、２ｍｍ以内で真空パッケージング（ｖａｃｕｕｍ ｐａｃｋａｇｉｎｇ）して製作し、カソード板の電界エミッタから放出された電子をアノ−ド板の蛍光体に衝突させて蛍光体の陰極発光（ｃａｔｈｏｄｏｌｕｍｉｎｅｓｃｅｎｃｅ）で画像を表示する装置である。このような電界放出ディスプレイは、最近、従来のブラウン管（ＣＲＴ；ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）を取り替える平板ディスプレイとして研究開発されている。

電界放出ディスプレイの核心構成要素である電界エミッタは、素子構造及びエミッタ物質、エミッタ模様によってその効率が大きく変わる。現在、電界放出素子の構造は、カソードとアノードで構成された２極構造と、カソード，ゲート，アノードで構成された３極構造とに大別できる。３極形電子放出素子において、カソード又は電界エミッタは電子を放出する機能を、ゲートは電子放出を誘導する機能を、アノ−ドは放出された電子を受ける機能を実行する。３極形構造ではカソードとゲートとの間に印加される電界により電子が放出されるため、２極構造に比べて低電圧駆動が可能であり、電子放出を容易に制御できる長所がある。このような長所により、最近３極構造の電界放出ディスプレイがたくさん開発されている。

電界エミッタ物質では、金属，シリコン，ダイヤモンド，ダイヤモンド状炭素（ｄｉａｍｏｎｄ ｌｉｋｅ ｃａｒｂｏｎ），カーボンナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ），カーボンナノファイバー（ｃａｒｂｏｎ ｎａｎｏｆｉｂｅｒ）などがあり、最近カーボンナノチューブとナノファイバーなどはその自体が細鋭い、安全性が優秀なのでエミッタ物質として多く使われている。

図１は、従来のパッシブマトリックス（ｐａｓｓｉｖｅ−ｍａｔｒｉｘ）電界放出ディスプレイのピクセル構成を示す断面図で、従来のカーボンナノチューブ又はカーボンナノファイバーなどからなったカーボン電界エミッタとこれを利用したパッシブマトリックス電界放出ディスプレイのピクセル構成を示している。

図２は、図１に示した従来のパッシブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図で、カソード板の電界エミッタアレイの構成を示す概路図である。

図１を参照すれば、従来のパッシブマトリックス電界放出ディスプレイは、ガラス基板１１と、このガラス基板１１の一部の上に形成された電界エミッタ電極１２と、電界エミッタ電極１２の一部の上に形成されたカーボン電界エミッタ１３と、カーボン電界エミッタ１３の周りを取り囲んだゲートホール１４を有するゲート絶縁膜１５と、ゲート絶縁膜１５の一部の上に形成された電界放出ゲート電極１６とを備えたカソード板１０ａと、また、他のガラス基板１７と、このガラス基板１７の一部の上に形成された赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の蛍光体１８とを備えたアノ−ド板１０ｂとがお互いに対向しながら平行に真空パッケージングされている。

上述したカソード板１０ａは、図２に示したように、電界エミッタ電極１２と電界放出ゲート電極１６とがお互いに交差して行列（ｍａｔｒｉｘ）形態でなり、交差により形成される領域が一つのピクセル（ｐｉｘｅｌ）を定義し、各ピクセルは複数のカーボン電界エミッタ１３で構成されている。

上述した従来のパッシブマトリックス電界放出ディスプレイは、カーボン電界エミッタ１３を取り囲むゲートホール１４が大きくてゲート絶縁膜１５が厚いので、電界放出のための駆動電圧が５０Ｖ以上でよほど大きくて、カーボン電界エミッタ１３がピクセルの間だけではなく、ピクセル内部でも不均一に電子を放出する問題があった。また、ゲートホール１４に対してカーボン電界エミッタ１３をまったく対称的に形成しにくいので、放出された電子が電界放出ゲート電極１６に流れ込んで漏洩電流を形成する場合が頻繁に発生する問題があった。

このようなパッシブマトリックス電界放出ディスプレイの問題点を解決するための技術が、例えば、特許文献１及び特許文献２に提案されている。以下、この提案された技術について簡単に説明する。

図３は、従来のアクティブマトリックス（ａｃｔｉｖｅ−ｍａｔｒｉｘ）電界放出ディスプレイのピクセルの構成を示す断面図で、図４は、図３に示した従来のアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。

図３を参照すれば、従来のアクティブマトリックス電界放出ディスプレイは、ガラス基板２１と、このガラス基板２１の一部の上に形成された薄膜トランジスタ２２と、薄膜トランジスタ２２のドレイン電極の一部の上に形成されたカーボン電界エミッタ２３と、カーボン電界エミッタ２３の周りを取り囲んだゲートホール２４を有するゲート絶縁膜２５と、ゲート絶縁膜２５の一部の上に形成された電界放出ゲート電極２６とを備えたカソード板２０ａと、また、他のガラス基板２７と、このガラス基板２７の一部の上に形成された赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の蛍光体２８を備え、カソード板とお互いに対向しながら平行に真空パッケージングされるアノ−ド板２０ｂとで構成されている。

上述した電界放出ディスプレイのカソード板２０ａは、図４に示したように、行列形態の複数の各々のピクセルにカーボン電界エミッタ２３と直列に接続される薄膜トランジスタを備えている。各ピクセルのカーボン電界エミッタ２３は、一つの共通電界放出ゲート電極２６に対応して構成されている。上述した構成によれば、従来のアクティブマトリックス電界放出ディスプレイは、電界放出ゲート電極２６に電圧を印加して電界エミッタ２３から電子放出を誘導すると同時にアノ−ド板２０ｂに高電圧を印加して放出された電子を高エネルギーで加速させることにより画像を表示する。この時、ディスプレイのスキャン及びデータ信号は薄膜トランジスタにアドレッシング（ａｄｄｒｅｓｓｉｎｇ）される。

上述した従来のアクティブマトリックス電界放出ディスプレイは、パッシブマトリックス電界放出ディスプレイに比べて電界放出駆動電圧を薄膜トランジスタの駆動電圧に落とすことができ、ピクセル間の均一度もよほど向上させることができる。

しかしながら、上述した従来のアクティブマトリックス電界放出ディスプレイは、各ピクセルに対して一つの薄膜トランジスタが電界エミッタの電流を制御するのでピクセル内部での均一度は相変らず悪くて、かつ薄膜トランジスタのソース−ドレイン漏洩電流により電界放出電流をまともに切られなくなって、これによってディスプレイの明暗比が悪くなる。特に、電界放出に必要な電圧が高ければ、薄膜トランジスタのドレインに高い電圧が印加されるのでソース−ドレイン漏洩電流がよほど大きくなることがある。

大韓民国公開特許第２００４−００５７８６６号公報 大韓民国公開特許第２００５−００５７７１２号公報

したがって、本発明者は、上述したような従来のアクティブマトリックス電界放出ディスプレイの問題点を解決することができるアクティブマトリックス電界放出ディスプレイを提案する。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、各ピクセル内で直列接続される第１及び第２の薄膜トランジスタと、第２の薄膜トランジスタのドレイン電極の一部の上に位置する電界エミッタと、を利用することにより、薄膜トランジスタとピクセルとの間の均一度を大きく改善させることができるアクティブマトリックス電界放出ディスプレイを提供することにある。

本発明の他の目的は、各ピクセル内で直列接続される複数の薄膜トランジスタの中で電界エミッタに結合される薄膜トランジスタで高電圧薄膜トランジスタを利用することにより、薄膜トランジスタとピクセルとの間の均一度を改善させるだけではなく、薄膜トランジスタのソース−ドレイン漏洩電流を大きく減少させることができるアクティブマトリックス電界放出ディスプレイを提供することにある。

本発明のさらに他の目的は、直列に接続される複数の薄膜トランジスタを利用してピクセル内の複数の電界エミッタを個別的又はグループ的に制御することにより、ピクセル内部の均一度を大きく改善させることができ、ディスプレイの明暗比を大きく向上させることができるアクティブマトリックス電界放出ディスプレイを提供することにある。

上記の目的を達成するための本発明の好ましい側面によれば、基板と、該基板上に直列に接続された第１及び第２の薄膜トランジスタと、該第２の薄膜トランジスタのドレイン電極上に位置する電界エミッタと、該電界エミッタの周りを取り囲むゲートホールを有するゲート絶縁膜と、該ゲート絶縁膜上に位置する電界放出ゲート電極とを備えたカソード板と、基板と、該基板上に位置する赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の蛍光体とを備え、カソード板とお互いに対向しながら平行に真空パッケージングされるアノ−ド板とを備えている電界放出ディスプレイが提供される。

好ましくは、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタのソース及びドレイン電極はお互いに直列に接続され、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタのゲート電極は共通又は別個で有することができる。

前記第２の薄膜トランジスタは、２５Ｖ以上のドレイン電圧にも耐えることができる高電圧トランジスタである。

前記カソード板の各ピクセルは一つの第１の薄膜トランジスタと複数の第２の薄膜トランジスタを備えている。各ピクセルが複数の第２の薄膜トランジスタを具備する場合、各々の第２の薄膜トランジスタは別の電界エミッタを有することができ、電界エミッタは共通又は別個の電界放出ゲート電極を有することができる。

前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの活性層（ａｃｔｉｖｅ ｌａｙｅｒ）は、非晶質シリコン（ａ−Ｓｉ），マイクロ結晶シリコン（ｍｃ−Ｓｉ），多結晶シリコン（ｐｏｌｙ−Ｓｉ），ＺｎＯのような広いバンドギャップ（ｗｉｄｅ ｂａｎｄ ｇａｐ）を有する、又は有機半導体（ｏｒｇａｎｉｃ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）からなる。

前記電界エミッタは、ダイヤモンド，ダイヤモンド状炭素，カーボンナノチューブ，カーボンナノファイバーなどからなった膜型（薄膜又は厚膜）で形成されており、化学的気相蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などによる直接成長や、粉末（ｐｏｗｄｅｒ）を利用したペースト（ｐａｓｔｅ）方法で形成できる。

前記電界エミッタの周りを取り囲んだゲートホール及びゲート絶縁膜の物理的なサイズは、前記電界エミッタより非常に大きくて厚いことである。

前記ゲートホールを有するゲート絶縁膜と電界放出ゲート電極は、カソード板とは別の基板で製作されて真空パッケージング時に結合することができる。

本発明では、電界放出ディスプレイのピクセルを直列接続された第１及び第２の薄膜トランジスタと、第２の薄膜トランジスタのドレイン電極の一部の上に形成された電界エミッタとで構成することによって、ピクセル間だけではなくピクセル内部の均一度を大きく改善させることができ、かつ直列接続された第１及び第２の薄膜トランジスタによって高電圧に対する耐性を高めて電界放出ディスプレイの寿命を大きく向上できる。さらに、上述した直列接続された第１及び第２の薄膜トランジスタの構造により薄膜トランジスタの固有したソース−ドレイン漏洩電流を大きく減少させることができ、これによって電界放出ディスプレイの明暗比を大きく向上できる。

以下、本発明の属する分野における通常の知識を有する者が本発明を容易に実施できるように本発明の好ましい実施例を添付の図面を参照して説明する。

図５は、本発明によるアクティブマトリックス電界放出ディスプレイのピクセル構成の実施例を示す断面図である。

図５に示したように、本発明による電界放出ディスプレイは、ガラス基板１１０と、このガラス基板１１０の一部の上に直列に接続形成された第１の薄膜トランジスタ１２０（Ｔ１）及び第２の薄膜トランジスタ１３０（Ｔ２）と、第２の薄膜トランジスタ１３０のドレイン電極の一部の上に形成された電界エミッタ１４０と、電界エミッタ１４０の周りを取り囲んだゲートホーム１５０及びゲート絶縁膜１６０と、ゲート絶縁膜１６０の一部の上に形成された電界放出ゲート電極１７０とを備えたカソード板１００ａと、また、他のガラス基板１８０と、このガラス基板１８０の一部の上に形成された赤色，緑色，青色の蛍光体１９０とを備えたアノ−ド板１００ｂとを含んでいる。カソード板１００ａ及びアノ−ド板１００ｂはお互いに対向しながら平行に真空パッケージングされている。

第１薄膜トランジスタ１２０は、ガラス基板１１０上の一部に金属又は合金で形成された薄膜トランジスタのゲート１２１と、ゲート１２１を備えたガラス基板１１０上に非晶質シリコン窒化膜（ａ−ＳｉＮｘ）又はシリコン酸化膜で形成された薄膜トランジスタのゲート絶縁膜１２２と、ゲート１２１とゲート絶縁膜１２２の一部の上に非晶質シリコン（ａ−Ｓｉ）で形成された薄膜トランジスタの活性層１２３と、活性層１２３の両先端領域にｎ−型非晶質シリコンで形成された薄膜トランジスタのソース１２４及びドレイン１２５と、ソース１２４とゲート絶縁膜１２２の一部の上に金属又は合金で形成された薄膜トランジスタのソース電極１２６と、ドレイン１２５とゲート絶縁膜１２２の一部の上に金属又は合金で形成された薄膜トランジスタのドレイン電極１２７とで構成されている。

第２の薄膜トランジスタ１３０は、ガラス基板１１０上の一部に金属又は合金で形成された薄膜トランジスタのゲート１３１と、ゲート１３１を備えたガラス基板１１０上に非晶質シリコン窒化膜（ａ−ＳｉＮｘ）又はシリコン酸化膜で形成された薄膜トランジスタのゲート絶縁膜１３２と、ゲート１３１とゲート絶縁膜１３２の一部の上に非晶質シリコン（ａ−Ｓｉ）で形成された薄膜トランジスタの活性層１３３と、活性層１３３の両先端領域にｎ−型非晶質シリコンで形成された薄膜トランジスタのソース１３４及びドレイン１３５と、ソース１３４とゲート絶縁膜１３２の一部の上に金属又は合金で形成された薄膜トランジスタのソース電極１３６と、ドレイン１３５とゲート絶縁膜１３２の一部の上に金属又は合金で形成された薄膜トランジスタのドレイン電極１３７とで構成されている。

第１の薄膜トランジスタ１２０のゲート絶縁膜１２２と、第２の薄膜トランジスタ１３０のゲート絶縁膜１３２は、お互いに同一な物質で連続的に連結されており、第１の薄膜トランジスタ１２０のドレイン電極１２７は、第２の薄膜トランジスタ１３０のソース電極１３６とお互いに同一な物質で連結されており、第１及び第２の薄膜トランジスタ１２０，１３０のゲート電極１２１，１３１はお互いに接続されているか別に形成されている。

第２の薄膜トランジスタ１３０は、ゲート１３１とドレイン１３５がお互いに垂直的に重畳されないオフセットレングス（ｏｆｆｓｅｔ ｌｅｎｇｔｈ；Ｌ_ｏｆｆ）を有するようにして、２５Ｖ以上のドレイン電圧にも耐えることができる高電圧薄膜トランジスタで形成される。

電界エミッタ１４０は、ダイヤモンド，ダイヤモンド状炭素，カーボンナノチューブ，カーボンナノファイバーなどからなった膜型、例えば、薄膜又は厚膜で形成されており、化学的気相蒸着法などによる直接成長や、粉末を利用したペースト方法で形成できる。

ゲートホーム１５０及びゲート絶縁膜１６０の物理的なサイズは電界エミッタ１４０より大きくて厚く、例えば、１倍以上１００倍以下で構成できる。また、ゲートホール１５０を有するゲート絶縁膜１６０と電界放出ゲート電極１７０はカソード板１１０ａとは別の基板で製作して真空パッケージング時に結合することができる。

図６は、図５に示したアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。

図６に示したように、第１及び第２の薄膜トランジスタのゲート電極は、行バス（ｒｏｗ ｂｕｓ；Ｒ１、Ｒ２、Ｒ３、…）線に接続されており、第１の薄膜トランジスタのソース電極は、列バス（ｃｏｌｕｍｎ ｂｕｓ；Ｃ１、Ｃ２、Ｃ３、…）線に接続されており、電界エミッタの電界放出ゲート電極１７０は各ピクセルに対して共通（Ｇ）で接続されている。

本実施例の電界放出ディスプレイの駆動は、次のような方法で行われる。ディスプレイ駆動のためのスキャン及びデータ信号を各々第１の薄膜トランジスタ１２０のゲート及びソース電極にアドレッシングし、電界放出ゲート電極１７０に電圧を印加して電界エミッタ１４０から電子放出を誘導すると共にアノ−ド板に高電圧を印加して放出された電子をそのエネルギーで加速させて画像を表現する。この時、ディスプレイの階調表現（ｇｒａｙ ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）はデータ信号のパルス振幅（ｐｕｌｓｅ ａｍｐｌｉｔｕｄｅ）又はパルス幅（ｐｕｌｓｅ ｗｉｄｔｈ）を変化させて得る。参照で、ディスプレイのスキャン及びデータ信号は各々第１の薄膜トランジスタ１２０のソース及びゲート電極を変えてアドレッシングすることもできる。

図７は、本発明の他の実施例によるアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。

図７は、図６の実施例と基本的に同一であるが、各ピクセルが一つの第１の薄膜トランジスタ１２０と複数の第２の薄膜トランジスタ１３０ａとで構成されており、複数の第２の薄膜トランジスタ１３０ａの複数のソース電極は第１の薄膜トランジスタ１２０のドレイン電極に各々直列に接続されている。また、第２の薄膜トランジスタ１３０ａの各ドレイン電極１３７には別の電界エミッタ１４０ａ，１４０ｂ，１４０ｃが接続されており、各電界エミッタ１４０ａ，１４０ｂ，１４０ｃは、共通の電界放出ゲート電極１７０に対応して位置している点が異なっている。

上述した構成によれば、第１の薄膜トランジスタ１２０に各々直列接続される複数の第２の薄膜トランジスタ１３０ａを利用してピクセル内部の均一度を大きく改善できる。

図８は、本発明のさらに他の実施例によるアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。

図８は、図７の実施例と基本的に同一であるが、複数の第２の薄膜トランジスタ１３０ａの各ドレイン電極に各々接続された複数の電界エミッタ１４０ａ，１４０ｂ，１４０ｃに対応して複数の電界放出ゲート電極１７０ａ，１７０ｂ，１７０ｃが各々独立的に位置している点が異なっている。

上述した構成によれば、各ピクセル内で複数の電界エミッタを個別的又はグループ的に制御することによって、ピクセル間の均一度を大きく改善できる。

以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。

従来のパッシブマトリックス（ｐａｓｓｉｖｅ−ｍａｔｒｉｘ）電界放出ディスプレイのピクセル構成を示す断面図である。 図１に示した従来のパッシブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。 従来のアクティブマトリックス（ａｃｔｉｖｅ−ｍａｔｒｉｘ）電界放出ディスプレイのピクセルの構成を示す断面図である。 図３に示した従来のアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。 本発明によるアクティブマトリックス電界放出ディスプレイのピクセル構成の実施例を示す断面図である。 図５に示したアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。 本発明の他の実施例によるアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。 本発明のさらに他の実施例によるアクティブマトリックス電界放出ディスプレイのカソード板の構成を示す概路図である。

Claims (14)

1. 基板と、該基板上に直列に接続された第１及び第２の薄膜トランジスタと、該第２の薄膜トランジスタのドレイン電極上に位置する電界エミッタと、該電界エミッタの周りを取り囲むゲートホールを有するゲート絶縁膜と、該ゲート絶縁膜上に形成された電界放出ゲート電極とを備えたカソード板と、
   基板と、該基板上に位置する赤色，緑色，青色の蛍光体とを備え、前記カソード板とお互いに対向しながら平行に真空パッケージングされるアノ−ド板と
   を備えていることを特徴とする電界放出ディスプレイ。
2. 前記第１の薄膜トランジスタと前記第２の薄膜トランジスタのソース及びドレイン電極は、お互いに直列に接続されており、前記第１の薄膜トランジスタと前記第２の薄膜トランジスタのゲート電極は、共通又は個別的に位置していることを特徴とする請求項１に記載の電界放出ディスプレイ。
3. 前記第２の薄膜トランジスタは、２５Ｖ以上のドレイン電圧にも耐えることができる高電圧トランジスタを含んでいることを特徴とする請求項１に記載の電界放出ディスプレイ。
4. 前記第２の薄膜トランジスタは、ゲートとドレインがお互いに垂直的に重畳されないオフセットレングスを備えていることを特徴とする請求項３に記載の電界放出ディスプレイ。
5. 前記第１の薄膜トランジスタと前記第２の薄膜トランジスタの活性層は、非晶質シリコン，マイクロ結晶シリコン，多結晶シリコン，ＺｎＯのような広いバンドギャップを有する半導体及び有機半導体を含むグループより選択された少なくとも一つの物質からなることを特徴とする請求項１に記載の電界放出ディスプレイ。
6. 前記カソード板の各ピクセルは、一つの第１の薄膜トランジスタと複数の第２の薄膜トランジスタを備えていることを特徴とする請求項１に記載の電界放出ディスプレイ。
7. 前記複数の第２の薄膜トランジスタは、各々別の電界エミッタに接続されていることを特徴とする請求項６に記載の電界放出ディスプレイ。
8. 前記第２の薄膜トランジスタと接続される各電界エミッタは、共通又は別個の電界放出ゲート電極に対応して位置していることを特徴とする請求項７に記載の電界放出ディスプレイ。
9. 前記電界エミッタは、ダイヤモンド，ダイヤモンド状炭素，カーボンナノチューブ，カーボンナノファイバーを含むグループより選択された少なくとも一つのカーボン物質からなることを特徴とする請求項１に記載の電界放出ディスプレイ。
10. 前記カーボン電界エミッタは、化学的気相蒸着法による直接成長又は粉末を利用したペースト方法で形成されていることを特徴とする請求項９に記載の電界放出ディスプレイ。
11. 前記ゲート絶縁膜の厚さは、前記電界エミッタの厚さの１倍以上１００倍以下であることを特徴とする請求項１に記載の電界放出ディスプレイ。
12. 前記ゲートホールを備えた前記ゲート絶縁膜及び前記電界放出ゲート電極は、前記カソード板とは別の基板で製作されて前記カソード板及び前記アノ−ド板とともに真空パッケージングされていることを特徴とする請求項１に記載の電界放出ディスプレイ。
13. ディスプレイ駆動のためのスキャン及びデータ信号を各々前記第１の薄膜トランジスタのゲート及びソース電極にアドレッシングし、前記電界放出ゲート電極に電圧を印加して前記電界エミッタから電子放出を誘導すると共に前記アノ−ド板に高電圧を印加して放出された電子をそのエネルギーで加速させて画像を表示することを特徴とする請求項１に記載の電界放出ディスプレイ。
14. 前記ディスプレイの階調表現は、前記データ信号のパルス振幅又はパルス幅を変化させて得ることを特徴とする請求項１３に記載の電界放出ディスプレイ。

Images