JP2005174895A - 電界放出ディスプレイ - Google Patents

電界放出ディスプレイ Download PDF

Info

Publication number
JP2005174895A
JP2005174895A JP2004003232A JP2004003232A JP2005174895A JP 2005174895 A JP2005174895 A JP 2005174895A JP 2004003232 A JP2004003232 A JP 2004003232A JP 2004003232 A JP2004003232 A JP 2004003232A JP 2005174895 A JP2005174895 A JP 2005174895A
Authority
JP
Japan
Prior art keywords
gate
plate
field emitter
signal line
emission display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004003232A
Other languages
English (en)
Other versions
JP3958288B2 (ja
Inventor
Yoon Ho Song
潤 鎬 宋
Chi Sun Hwang
治 善 黄
Kwang Bok Kim
光 福 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2005174895A publication Critical patent/JP2005174895A/ja
Application granted granted Critical
Publication of JP3958288B2 publication Critical patent/JP3958288B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04—Cathodes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/48—Electron guns
    • H01J29/481—Electron guns using field-emission, photo-emission, or secondary-emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/319—Circuit elements associated with the emitters by direct integration

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】蛍光体を備えるアノード板と、電界エミッタ及び電圧を制御する制御素子を有するカソード板との間に、傾いた内壁を有するゲート孔を有し、その上部周囲にゲート電極を備える電界放出ディスプレイを提供する。
【解決手段】基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、蛍光体を備えるアノード板と、傾いた内壁を有するゲート孔を有し、前記ゲート孔の上部周囲にゲート電極を備えるゲート板と、前記ゲート板とアノード板との間で支持するスペーサとを備え、前記カソード板の電界エミッタは、前記アノード板の蛍光体と互いに対向できるように構成されている。
【選択図】図５

Description

本発明は、電界放出素子を平板ディスプレイに応用した電界放出ディスプレイ(Field Emission Display：ＦＥＤ)に係り、より詳しくは、蛍光体を備えるアノード板と、電界エミッタ及びこれに印加される電圧を制御する制御素子を有するカソード板との間に、傾いた内壁を有するゲート孔を有し、その上部周囲にゲート電極を備え、カソード板の電界エミッタがゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成された電界放出ディスプレイに関する。
電界放出ディスプレイは、電界エミッタを有するカソード板(cathode plate)と蛍光体(phosphor)を有するアノード板(anode plate)を、所定の間隔（例えば、２ｍｍ）離隔して互いに対向するように真空パッケージング(vacuum packaging)して製作し、カソード板の電界エミッタから放出された電子をアノード板の蛍光体に衝突させて蛍光体の陰極発光(cathode luminescence)で画像を表示する装置であって、最近従来のブラウン管(cathode ray tube：ＣＲＴ)を代替させることが可能な平板ディスプレイとして大きく研究開発されている。電界放出ディスプレイカソード板の核心構成要素である電界エミッタは、素子構造、エミッタ物質、エミッタ形状によって電子放出効率が大きく異なる。
現在、電界放出素子の構造は、カソード（又はエミッタ）及びアノードからなる２極型(diode)と、カソード、ゲート及びアノードからなる３極型(triode)とに分類することができる。エミッタ物質としては主に金属、シリコン、ダイアモンド、ダイアモンド状カーボン(diamond like carbon)、炭素ナノチューブ(carbon nanotube)などが用いられており、一般に、金属とシリコンは３極型構造、ダイアモンド又は炭素ナノチューブなどは２極型構造で主に製作されている。
２極型電界エミッタは、主にダイアモンド又は炭素ナノチューブを膜（フィルム）型に形成して製作し、３極型に比べて電子放出の制御性及び低電圧駆動の側面において不利であるが、製作工程が簡単であり、電子放出の信頼性が高いという長所を有する。
次に、添付図面を参照して従来の技術に係る電界エミッタを有する電界放出ディスプレイを説明する。
図１は従来の２極型電界エミッタを有する電界放出ディスプレイの構成を示す概略図である。
下部ガラス基板１０Ｂ上に帯状に配列されたカソード電極１１と前記カソード電極１１の一領域上に形成された膜型の電界エミッタ物質１２とを有するカソード板、及び上部ガラス基板１０Ｔ上に帯状に配列された透明なアノード電極１３と前記透明電極１３の一部上に形成された赤Ｒ、緑Ｇ、青Ｂの蛍光体(phosphor)１４とを有するアノード板が、スペーサ１５を支持台としてカソード板とアノード板の構成要素が対向しながらも平行に真空パッケージングされている。カソード板のカソード電極１１とアノード板の透明アノード電極１３は、それぞれ互いに交差するように整列されて交差領域が一つのピクセルと定義される。
図１の電界放出ディスプレイにおいて電子放出に必要な電界(electric field)は、前記カソード電極１１とアノード電極１３との電圧差で与えられ、通常、電界エミッタ物質に０.１Ｖ／μｍ以上の電界が印加されると、電界エミッタで電子放出が生ずるものと知られている。
図２は図１の電界放出ディスプレイの短所を改善するために提案されたもので、カソード板の各ピクセルに電界エミッタを制御するための制御素子を採用している従来技術の電界放出ディスプレイの構成を示す概略図である。
ガラス基板２０Ｂ上に金属で構成され、電気的に行列アドレッシングを可能にする帯状のスキャン信号線２１Ｓ及びデータ信号線２１Ｄと、前記スキャン信号線２１Ｓとデータ信号線２１Ｄによって定義される各ピクセルがダイアモンド、ダイアモンド状カーボン、炭素ナノチューブなどからなる膜型（薄膜又は厚膜）の電界エミッタ２２と、スキャン信号線２１Ｓ、データ信号線２１Ｄ及び電界エミッタ２２に連結され、ディスプレイのスキャン及びデータ信号によって電界放出電流を制御する制御素子２３とからなるカソード板、及びガラス基板２０Ｔ上に帯状に配列された透明なアノード電極２４と前記透明電極２４の一部上に形成された赤Ｒ、緑Ｇ、青Ｂの蛍光体２５を有するアノード板が、スペーサ２６を支持台としてカソード板とアノード板の構成要素が互いに対向しながらも平行に真空パッケージングされている。
図２の電界放出ディスプレイは、アノード電極２４に高電圧を印加して前記カソード板の膜型の電界エミッタ２２から電子放出を誘導すると同時に、放出された電子を高エネルギーで加速させうるようにした後、スキャン信号線２１Ｓ及びデータ信号線２１Ｄを介してディスプレイ信号を制御素子２３に入力させると、制御素子２３が膜型の電界エミッタから放出される電子量を制御することにより、行列画像を表現する。
上述した図１及び図２の電界放出ディスプレイに使用された２極型電界エミッタは、円錐型３極電界エミッタとは異なり、ゲート及びゲート絶縁膜が不要なので、構造が簡単で製作工程が容易であるという長所を有する。
また、２極型電界エミッタは、電子放出時にスパッタリング効果による電界エミッタの破壊確率が非常に低いため、素子の信頼性が高いうえ、３極型電界エミッタで大きく問題となるゲート及びゲート絶縁体の破壊現象が全くない。
ところが、図１の２極型電界エミッタを有する電界放出ディスプレイは、電界放出に必要な高い電界（通常、数Ｖ／μｍ）を相当な間隔で離れた上板と下板（通常２００μｍ〜２ｍｍ）の電極（図１のカソード電極１１と透明アノード電極１３）を介して印加するため、高電圧のディスプレイ信号が必要となり、これにより高価の高電圧駆動回路が要求されるという短所を有する。
特に、図１の２極型電界エミッタを有する電界放出ディスプレイでは、たとえ上板と下板との間隔を減らして電子放出に必要な電圧を減少させるとしても、アノード電極１３がディスプレイの信号線であると同時に電子の加速電極として用いられるため、低電圧駆動が略不可能である。電界放出ディスプレイで蛍光体を発光させるには通常２００ｅＶ以上の高エネルギー電子が必要であり、電子エネルギーが大きいほど発光効率が高いため、アノード電極に高電圧を印加しなければ高輝度電界放出ディスプレイを得ることができる。
図２の従来２極型電界エミッタを有するアクティブ−マトリックス電界放出ディスプレイは、各ピクセルに電界エミッタの制御素子２３を採用し、これによりディスプレイ信号を入力することにより、図１の高電圧駆動問題点と共に電子放出の不均一性、クローストークなどの問題点を同時に解決することができる。ところが、電界放出及び電子加速のためにアノード電極２４に印加される高電圧は、各ピクセルの制御素子２３に相当な電圧を誘導し、もし制御素子２３の素子破壊電圧以上に電圧が誘導されると、制御素子の破壊を誘発させる。
したがって、アノード電極２４に印加することが可能な電圧が制御素子２３の素子破壊特性によって制限され、制限されたアノード電圧によって高輝度の電界放出ディスプレイを製造し難いという欠点を有する。
電界放出型カソードを用いたまマトリックス・アドレスド(matrix-addressed)フラットパネルディスプレイに関して記載されている(特許文献１)。
フラットパネルディスプレイに電界放出素子等が適用された電界放出ディスプレイに関して記載されている(特許文献２)。
増加した密度にディスプレイ可能な電界放出型カソードに関して記載されている(特許文献３)。
低電圧アドレッシングの可能な電界放出ディスプレイに関して記載されている(特許文献４)。
膜型のカーボンナノチューブを用いて行列アドレッシングの可能な電界放出ディスプレイの製作方法に関して記載されている(非特許文献１)。
二次元側面抵抗性シート上に位置したチップの効果のための電界放出効果に関して記載されている(非特許文献２)。
米国特許第5,015,912号明細書 米国特許第6,307,323号明細書 米国特許第5,402,041号明細書 米国特許第5,616,991号明細書 Ｗ．Ｂ．Choi et al.,"Ａ 4.5−in．Fully sealed carbon nanotube-based field−emission flat−panel display", SID '99 Digest，ｐ.ｐ1134−1137,1999.5. Ｒ．Baptist et al.,"Microtips and resistive sheet：Ａ theoretical description of the emission properties of this system", 9th International Vacuum Microelectronics Conference, St.Petersburg 1996，ｐ.ｐ19−23,1996.9.
したがって、本発明は、かかる問題点を解決するためのもので、その目的は、電界放出ディスプレイのスキャン及びデータ信号を各ピクセルの制御素子に入力して駆動することにより、ディスプレイ行列駆動電圧を大幅減少させることを可能にすることにある。
本発明の他の目的は、電界放出に必要な電界をゲート電極を介して印加するように構成し、アノード板とカソード板との間隔が自由に調節できるようにしてアノードに高電圧を印加できるようにし、電界放出ディスプレイの輝度を向上させることにある。
本発明のさらに他の目的は、ゲート板をカソード板と独立的に製作及び組立することができるため、製作工程を非常に容易にし、電界エミッタのゲート絶縁膜破壊を根本的に除去し得るようにして、製造生産性及び収率を向上させることにある。
本発明のさらに他の目的は、電界エミッタから放出された電子をアノードの蛍光体に集束させる役割と共に、追加的なフォーカシンググリッドなしでも高解像度を実現することが可能な電界放出ディスプレイを提供することにある。
上記目的を達成するための本発明の第１側面は、基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、前記各ピクセル当り、傾いた内壁を有するゲート孔を有し、前記ゲート孔の上部周囲にゲート電極を備えるゲート板と、前記ゲート板をカソード板とアノード板との間で支持するスペーサとを備え、前記カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成され、真空パッケージングされていることを特徴とする電界放出ディスプレイを提供する。
本発明の第２側面は、基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、前記各ピクセル当り、傾いた内壁を有するゲート孔を有し、前記ゲート孔の上部周囲にゲート電極を備えるゲート板と、前記ゲート板をカソード板とアノード板との間で支持するスペーサとを備え、前記カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成されて真空パッケージングされ、前記電界エミッタは、複数個の領域に分離されたドットからなり、前記ゲート板のゲート孔はこれらのドットそれぞれに対応する個数から構成されており、前記ゲート孔の少なくとも一つは傾いた内壁を有することを特徴とする電界放出ディスプレイを提供する。
本発明の第３側面は、基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、前記カソード板とアノード板を一定の間隔で支持するスペーサとを備え、前記カソード板の上部には、前記各ピクセル当り、傾いた内壁を有するゲート孔を含む絶縁層と、前記ゲート孔の上部周囲に形成されたゲート電極とをさらに含み、カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成され、真空パッケージングされていることを特徴とする電界放出ディスプレイを提供する。
本発明の第４側面は、基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、前記カソード板とアノード板を一定の間隔で支持するスペーサとを備え、前記カソード板の上部には、前記各ピクセル当り、傾いた内壁を有するゲート孔を含む絶縁層と、前記ゲート孔の上部周囲に形成されたゲート電極とをさらに含み、カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成されて真空パッケージングされ、電界エミッタは複数個の領域に分離されたドットからなり、前記ゲート板の前記ゲート孔はこれらのドットそれぞれに対応する個数から構成されており、前記ゲート孔の少なくとも一つは傾いた内壁を有することを特徴とする電界放出ディスプレイを提供する。
本発明は、ディスプレイ行列駆動電圧を大きく減少させることができ、これにより従来の２極型電界放出ディスプレイの行列駆動時に要求される高電圧駆動回路の代わりに低価の低電圧駆動回路を使用することができるという長所をもつ。
また、本発明では、電界放出に必要な電界をゲート板のゲート電極を介して印加することができるため、アノード板とカソード板との間隔を自由に調節することができ、これによりアノードに高電圧を印加することができるため、電界放出ディスプレイの輝度を大きく高めることができる。
また、ゲート電極に印加される電圧は、アノード電圧による電界エミッタの電子放出を抑制すると共に、アノード板とゲート板との間に全体的に均一な電位を形成することにより、局部的なアーチングを防止して電界放出ディスプレイの寿命を大きく向上させる。
また、ゲート板は、カソード板と独立的に製作されて組み立てられることができるため、製作工程が非常に容易であり、電界エミッタのゲート絶縁膜の破壊を根本的に除去することができるため、電界放出ディスプレイの製造生産性及び収率を大きく向上させることができる。
また、傾いた内壁を有するゲート孔は、電界エミッタから放出された電子をアノードの蛍光体に集束させる役割を果たし、これにいより追加的なフォーカシンググリッドなしでも高解像度の電界放出ディスプレイを製造可能にする。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。しかし、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。
（第１実施例）
第１実施例に係る電界放出ディスプレイは、従来の技術と比較してカソード板、ゲート孔及び駆動方法において特に重要な差異点を有する。次に、図３ないし図６を参照して詳細に説明する。
図３は本発明の第１実施例に係るアクティブ−マトリックス電界放出ディスプレイの構成を示す概略図、図４は本発明の第１実施例に係る電界放出ディスプレイのカソード板、ゲート板、アノード板を分離して示す概略図である。本発明の実施例に係る電界放出ディスプレイは、カソード板１００、ゲート板２００及びアノード板３００を備えて構成される。
カソード板１００は、ガラス、プラスチック、各種セラミック、各種透明性絶縁性基板などの絶縁性基板１１０上に、金属からなって電気的に行列アドレッシングを可能にする帯状の行信号線１２０Ｓと列信号線１２０Ｄを有する。この行信号線１２０Ｓと列信号線１２０Ｄによって単位ピクセルが定義される。各ピクセルはダイアモンド、ダイアモンド状カーボン、炭素ナノチューブなどからなる膜型（薄膜又は厚膜）の電界エミッタ１３０と電界エミッタの制御素子１４０とを備える。制御素子１４０は少なくとも行信号線１２０Ｓ及び列信号線１２０Ｄに連結された２つの端子と膜型の電界エミッタ１３０に連結された１つの端子を備えることが好ましい。例えば、制御素子４０は非晶質薄膜トランジスタ、ポリシリコン薄膜トランジスタまたは金属−酸化物−半導体電界効果トランジスタ(metal-oxide-semiconductor field effect transistor)などが可能である。
ゲート板２００は、基板２１０上を貫通するゲート孔２２０とゲート孔２２０の周囲に金属からなるゲート電極２３０とを備える。ゲート板２００の基板２１０はガラス、プラスチック、各種セラミック、各種透明性絶縁性基板などの透明基板で形成可能であり、必要に応じては不透明基板を用いることもできる。ゲート板２００の厚さは例えば０.０１〜１.１ｍｍに製作可能であり、ゲート電極は略数百ないし数千μｍ程度の厚さに製作することができる。ゲート電極２３として使用可能な金属は、例えばクロム、アルミニウム、モリブデンなど特に限定されない。また、ゲート孔２２０はカソード板１００に形成された単位ピクセル（例えば、約数十μｍないし数百μｍ）の開口の役割を果たすために、例えば各ピクセルよりやや大きくオープニングされるように形成することができる。
但し、ゲート孔２２０は傾いた内壁を持つように構成される。すなわち、カソード１００側からアノード３００側に行くほど孔の大きさが小さくなる構造を有する。この構造により電界エミッタ１３０から放出された電子をアノードの蛍光体３３０に集束させる役割を果たし、これにより高解像度の電界放出ディスプレイを製作することができる。
一方、ゲート孔の大きさ、形状、ゲート板２００の厚さ及びゲート電極２３０の厚さなどは特に限定されず、様々に変形可能であることは当業者には明らかなことである。
アノード板３００はガラス、プラスチック、各種セラミック、各種透明性絶縁性基板などの透明基板３１０上に、透明電極３２０と透明電極３２０の一部領域上に形成された赤Ｒ、緑Ｇ、青Ｂの蛍光体３３０とを備える。
一方、ゲート板２００とアノード板３００は、スペーサ４００を用いて支持台とし、カソード板１００の電界エミッタ１３０がゲート板２００のゲート孔２２０を介してアノード板３００の蛍光体３３０と互いに対向し、平行に真空パッケージングされる。スペーサ４００はガラス玉ビーズ、セラミック又はポリマーなどで製造可能であり、例えば２００μｍ〜３ｍｍ程度の厚さを持つことができる。
一方、ゲート電極２３０として用いられる金属の種類又は膜の厚さを選別してゲート電極２３０を光遮蔽膜として兼用することも可能である。
次に、本発明の実施例に係る電界放出ディスプレイの製造方法の一例を図５を参照して詳細に説明する。図５は本発明に係る電界放出ディスプレイの単位ピクセルを示す断面図である。図５の実施例において、ゲート板はカソード板に密着している反面、アノード板はスペーサを支持台としてゲート板から離隔して真空パッケージングされている。カソード板、ゲート板及びアノード板はそれぞれ独立的に製作して互いに結合することができる。
図５の電界放出ディスプレイの単位ピクセルは、カソード板、ゲート板及びアノード板を含んでなる。カソード板は基板１１０、薄膜トランジスタ部分、電界エミッタなどを備える。
薄膜トランジスタ部分は、基板１１０上の一部に金属からなるゲート１４１と、ゲート１４１を含んだ基板１１０上に非晶質シリコン窒化膜ａ−ＳｉＮｘまたはシリコン酸化膜からなる薄膜トランジスタのゲート絶縁膜１４２と、前記ゲート１４１とゲート絶縁膜１４２の一部上に非晶質シリコンａ−Ｓｉからなる薄膜トランジスタの活性層１４３と、活性層１４３の両端の領域にｎ型非晶質シリコンからなる薄膜トランジスタのソース１４４及びドレイン１４５と、ソース１４４とゲート絶縁膜１４２の一部上に金属からなる薄膜トランジスタのソース電極１４６と、ドレイン１４５とゲート絶縁膜１４２の一部上に金属からなる薄膜トランジスタのドレイン電極１４７と、薄膜トランジスタの活性層１４３、前記薄膜トランジスタのソース電極１４６及びドレイン電極１４７の一部上に非晶質シリコン窒化膜またはシリコン窒化膜からなる層間絶縁膜（パッシベーション絶縁膜）１４８とを含んでなることができる。
電界エミッタ１３０は、薄膜トランジスタのドレイン電極１４７の一部上にダイアモンド、ダイアモンド状カーボン、炭素ナノチューブなどで形成可能である。
ゲート板は、ゲート電極２３０を有しない面が前記カソード板と密着しているが、ゲート孔２２０がカソード板の電界エミッタ１３０と互いに一致するように整列されている。また、スペーサ４００を支持台として、アノード板とゲート板は互いに離隔して形成され、アノード板の蛍光体３３０とカソード板の電界エミッタ１３０とが互いに対向するように整列され、真空パッケージングされている。
ゲート板のゲート孔２２０は傾いた内壁を持っており、傾いた角度は電界エミッタから放出された電子をアノードの蛍光体に集束させることが可能な役割を行うことができれば特に制限されず、様々に変形して適用することができる。
スペーサ４００は、カソード板／ゲート板とアノード板間の離隔を保たせる役割をし、必ず全てのピクセルに設置される必要はない。
ゲート板は、ガラス基板２１０を貫通するゲート孔２２０と、前記ゲート孔２２０の周囲に金属からなるゲート電極２３０とを備える。
アノード板は、基板３１０上の一部領域に形成された透明電極３２０と、透明電極３２０の一部上に形成された赤、緑、青の蛍光体３３０と、前記蛍光体３３０の間に形成されたブラックマトリックス３４０とを備える。
一方、ゲート板は、カソード板と独立的に製作することができるため、製作工程が非常に容易であり、電界エミッタのゲート絶縁膜破壊を根本的に除去することができる。したがって、独立的に製作されたゲート板、カソード板及びアノード板は互いに結合する。これにより、電界放出ディスプレイの製造生産性及び収率を大幅向上させることができる。
次に、図３ないし図５を参照して第１実施例に係る電界放出ディスプレイの駆動原理を詳細に説明する。
ゲート板のゲート電極２３０に、例えば５０〜１５００ＶのＤＣ電圧を印加してカソード板の膜型電界エミッタ１３０から電子放出を誘導すると同時に、アノード板の透明電極３２０に約２ｋＶ以上の高電圧を印加し、放出された電子を高エネルギーで加速させることができるようにする。一方、ディスプレイの行信号線１２０Ｓ及び列信号線１２０Ｄに印加される電圧を調整して、カソード板の各ピクセルにある電界エミッタの制御素子の動作を制御する。すなわち、各ピクセルの電界エミッタの制御素子（図３の２３）は電界エミッタ１３０の電子放出を制御して画像を表現する。
この際、ゲート板のゲート電極２３０に印加される電圧は、アノード電圧による電界エミッタの電子放出を抑制し、かつアノード板とゲート板との間に全体的に均一の電位を形成することにより、局部的なアーチング(arching)を防止する役割も果たす。ディスプレイの行信号線１２０Ｓ及び列信号線１２０Ｄに印加される電圧は、それぞれ薄膜トランジスタのゲートとソースに連結され、ゲートに印加される電圧は、非晶質シリコンで活性層を形成した薄膜トランジスタをオンさせる場合には１０Ｖ以上５０Ｖ以下である可能性があり、オフさせる場合には陰の電圧を印加することができる。また、ソースに印加される電圧は０〜５０Ｖ程度が可能である。このような印加電圧の制御は外部のドライバー回路部（図示せず）で行う。
次に、本発明の電界放出ディスプレイの階調表現について説明する。
通常の２電極型電界放出素子の階調表現は、ＰＷＭ(Pulse Width Modulation)方式を用いて行われる。このような方式は、電界エミッタに印加されるデータ信号の電圧の持続時間を調整して階調を表現する方式であって、与えられた時間に放出される電子量の差異によって階調が表現される。すなわち、与えられた時間の間に電子量が多ければ、当該ピクセルは輝度の高い光を放出する。ところが、このような方式は大画面の実現において単位ピクセルに割り当てられるパルスの幅（時間）が段々減少する状況で致命的な限界を現している。また、電子放出量を正確に制御することも難しいという問題点がある。
本実施例の駆動方式は、かかる問題点を克服することができるもので、本電界放出素子の階調表現は、ＰＷＭ(Pulse Width Modulation)とＰＡＭ(Pulse Amplitude Modulation)方式を独立的に又は混合して使用することができる。ＰＡＭ方式は、データ信号で印加される振幅の差によって階調を表現する方式であって、薄膜トランジスタがオンされた状態でソースに印加される電圧のレベル差によって、電界エミッタに伝達される電子の量が異なる可能性があることを利用する。電圧レベルの差は２つまたはそれ以上にレベルを異にして階調を表現することができることも当然である。このような駆動方式を用いると、大きい画面に適用する場合も可能であるのは勿論のこと、電子放出も一定に制御することができる。
（第２実施例）
次に、本発明の第２実施例又は変形例について図６を参照して詳細に説明する。
図６は本発明の他の実施例に係る電界放出ディスプレイの構成を示す図である。この場合、アノード板は図５の実施例と同一であるが、カソード板の電界エミッタ１３０が複数個のドットからなり、ゲート板のゲート孔２２０がカソード板の電界エミッタ１３０のドット数と一致するように複数個から構成されている点が異なる。このような構造はアノード板の電極に高電圧を印加するに効率的であるという長所がある構造であり、多数のドットを介して高電圧が電界の電界エミッタに悪影響を及ぼすことを防止することができるという効果がある。
各ゲート孔２２０の少なくとも一つは、傾いた内壁を有しており、その上部にはゲート電極２３０を備えている。一方、図６には各ゲート孔２２０が全ての傾いた内壁を有するものと示されているが、必ずこれに限定されるものではないことは前述したとおりである。
（第３実施例）
説明の便宜のために、第１実施例との差異点を基準として第３実施例を説明する。第１実施例はカソード板、ゲート板及びアノード板を備える電界放出ディスプレイであり、第３実施例ではカソード板及びアノード板を備える電界放出ディスプレイである。
第３実施例によれば、ゲート板を別途に備えず、電界エミッタや制御素子などが全て形成された第１実施例のカソード板の上部に絶縁層が備えられ、この絶縁層には傾いた内壁を有するゲート孔が形成される。
絶縁層は特に限定されていない様々な物質を採用することができ、例えば厚さ０.０１〜２ｍｍに製作することができる。傾いた内壁を有するようにするための方法としてはエッチング選択比の異なる絶縁層を多層形成してウェットエッチングによってエッチングすることにより、傾いた内壁を持つようにすることもでき、或いはエッチング比の異なる絶縁体を積層して作ったグリーンシートをカソード板にラミネーション方式で付着させた後、熱処理及びエッチング工程によって傾いた内壁を形成することができる。
このような第３実施例によれば、別途のゲート板が備えられる必要がないため、これをカソード板と接着する工程も省略可能であり、生産費用も低いという効果がある。
（第４実施例）
説明の便宜のために、第２実施例との差異点を基準として第４実施例を説明する。第２実施例はカソード板、ゲート板及びアノード板を備える電界放出ディスプレイであり、第４実施例ではカソード板及びアノード板を備える電界放出ディスプレイである。
第４実施例によれば、ゲート板を別途に備えず、電界エミッタや制御素子などが全て形成された第２実施例のカソード板の上部に絶縁層が備えられ、この絶縁層には傾いた内壁を有するゲート孔が形成される。
一方、カソード板の電界エミッタが複数個のドットから構成され、ゲート孔がカソード板の電界エミッタのドット数と一致するように複数個から構成されている点が異なる。
（実験例）
次に、本発明の第１実施例を適用して実際製作したゲート板を備える電界放出ディスプレイの単位素子の実験例を説明する。
図７は傾いた内壁が有するゲート孔付きのゲート板を備える電界放出ディスプレイにゲート電圧の印加によるアノード放出電流(anode emission current)を示すグラフである。
本実験において、ゲート板は０.４ｍｍの厚さに製作され、円形のゲート孔を有するが、その大きいゲート孔の直径が０.４ｍｍ、小さいゲート孔の直径が０.３ｍｍであった。結果的に、傾いた内壁の傾斜角は略ｔａｎ―１４程度である。また、制御素子としては薄膜トランジスタＴＦＴを使用した。
図７を参照すると、アノード板の透明電極に印加される電圧ＶＡが１５００Ｖの場合、ゲート電圧ＶＭがそれぞれ４５０Ｖ、５００Ｖに変更されるとき、アノード放出電流ｕＡが２０Ｖ程度の領域で薄膜トランジスタのゲートに印加される電圧によって制御可能であることを示している。また、この実験においてゲート板のゲートの漏洩電流は殆ど検出されず、アノード電圧の印加は放出電流に影響を及ぼさなかった。
図８は傾いた内壁を有するゲート孔の場合のポテンシャル曲線(potential contour)と電子ビームの軌道(trajectory)のシミュレーション結果を示すグラフである。電界エミッタの中央部Ａと縁部Ｂにおける電子ビームの軌道を計算した。
このシミュレーションの結果によれば、電界エミッタの縁部から放出された電子も孔の中央部に進んでビームの拡散度(beam divergence)は非常に小さかった。実際、電子ビームの拡散度は０.５Ｖ／μｍ〜０.１ｍｍ以下に測定された。この程度の数値はスピント型エミッタに比べて非常に小さい数値である。結果的に、傾いた内壁を有するゲート孔は自体的にフォーカシング効果を有しているため、追加的なフォーカシンググリッドなしでも高解像度のＦＥＤパネルを製造可能にする。
以上説明した本発明は、前述した実施例及び添付図面によって限定されるものではなく、本発明の技術的思想から外れない範囲内でいろいろの置換、変形及び変更が可能であるが、これは本発明の属する技術分野で通常の知識を有する者には明らかなことである。
従来の２極型電界エミッタを有した電界放出ディスプレイの構成を示す概略図である。 従来の２極型電界エミッタを有したアクティブ−マトリックス電界放出ディスプレイの構成を示す概略図である。 本発明の第１実施例に係るゲート板を有したアクティブ−マトリックス電界放出ディスプレイの構成を示す概略図である。 本発明の第１実施例に係る電界放出ディスプレイのカソード板、ゲート板、アノード板を示す概略図である。 本発明の第１実施例に係る電界放出ディスプレイのピクセル構造である。 本発明の第２実施例に係る電界放出ディスプレイのピクセル構造である。 本発明の第１実施例に係る電界放出ディスプレイにおいてゲート電圧の印加によるアノード放出電流を示すグラフである。 本発明の第１実施例に係る電界放出ディスプレイにおいてポテンシャル曲線と電子ビームの軌道のシミュレーション結果を示すグラフである。
符号の説明
１００ カソード板
１１０ 絶縁性基板
１３０ 電界エミッタ
１４０ 制御素子
２００ ゲート板
２１０ 基板
２２０ ゲート孔
２３０ ゲート電極
２４０ 電界エミッタ
３００ アノード板
３１０ 透明基板
３２０ 透明電極
３３０ 蛍光体
４００ スペーサ

Claims (17)

  1. 基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、
    前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、
    前記各ピクセル当り、傾いた内壁を有するゲート孔を有し、前記ゲート孔の上部周囲にゲート電極を備えるゲート板と、
    前記ゲート板をカソード板とアノード板との間で支持するスペーサとを備え、
    前記カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成され、真空パッケージングされていることを特徴とする電界放出ディスプレイ。
  2. 基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、
    前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、
    前記各ピクセル当り、傾いた内壁を有するゲート孔を有し、前記ゲート孔の上部周囲にゲート電極を備えるゲート板と、
    前記ゲート板をカソード板とアノード板との間で支持するスペーサとを備え、
    前記カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成されて真空パッケージングされ、
    前記電界エミッタは複数個の領域に分離されたドットからなり、前記ゲート板のゲート孔はこれらのドットそれぞれに対応する個数から構成されており、前記ゲート孔の少なくとも一つは傾いた内壁を有することを特徴とする電界放出ディスプレイ。
  3. 前記アノード板、カソード板及びゲート板がそれぞれ別個の透明基板から構成されることを特徴とする請求項１又は２記載の電界放出ディスプレイ。
  4. 前記スペーサが前記アノード板と前記ゲート板との間に形成されたことを特徴とする請求項１又は２記載の電界放出ディスプレイ。
  5. 基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、
    前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、
    前記カソード板とアノード板を一定の間隔で支持するスペーサとを備え、
    前記カソード板の上部には、前記各ピクセル当り、傾いた内壁を有するゲート孔を含む絶縁層と、前記ゲート孔の上部周囲に形成されたゲート電極とをさらに含み、
    前記カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成され、真空パッケージングされていることを特徴とする電界放出ディスプレイ。
  6. 基板上部に行列アドレッシングを可能にする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各ピクセルとを備え、前記各ピクセルが、膜型の電界エミッタと少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子を有し、前記電界エミッタを制御する制御素子を備えるカソード板と、
    前記各ピクセル当り、透明電極と前記透明電極の一領域上に形成される蛍光体とを備えるアノード板と、
    前記カソード板とアノード板を一定の間隔で支持するスペーサとを備え、
    前記カソード板の上部には、前記各ピクセル当り、傾いた内壁を有するゲート孔を含む絶縁層と、前記ゲート孔の上部周囲に形成されたゲート電極とをさらに含み、
    前記カソード板の電界エミッタは、前記ゲート孔を介して前記アノード板の蛍光体と互いに対向できるように構成され、真空パッケージングされ、
    前記電界エミッタは複数個の領域に分離されたドットからなり、前記ゲート板の前記ゲート孔はこれらのドットそれぞれに対応する個数から構成されており、前記ゲート孔の少なくとも一つは傾いた内壁を有することを特徴とする電界放出ディスプレイ。
  7. 前記アノード板及びカソード板がそれぞれ別個の透明基板から構成されることを特徴とする請求項５又は６記載の電界放出ディスプレイ。
  8. 前記アノードの前記蛍光体が赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の蛍光体であることを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
  9. 前記アノードの前記蛍光体の間の一定の領域には光遮蔽膜がさらに形成されたことを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
  10. 前記電界エミッタはダイアモンド、ダイアモンドカーボン又はカーボンナノチューブからなる薄膜又は厚膜から構成されることを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
  11. 前記制御素子が薄膜トランジスタ又は金属−酸化物−半導体電界効果トランジスタであることを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
  12. 前記ゲート電極にはＤＣ電圧を印加して前記カソード板の膜型の電界エミッタから電子放出を誘導し、前記アノード板の前記透明電極にはＤＣ電圧を印加して、放出された電子を高エネルギーで加速させ、スキャン及びデータ信号を前記カソード板の各ピクセルの電界エミッタの制御素子にアドレッシングして、前記電界エミッタの制御素子は電界エミッタの電子放出を制御して画像を表現することを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
  13. 前記ゲート板のゲート電極には５０〜１５００ＶのＤＣ電圧が印加され、前記アノード板の透明電極には２ｋＶ以上の高電圧が印加されることを特徴とする請求項９記載の電界放出ディスプレイ。
  14. 前記画像の階調表現は、前記制御素子の制御によって前記電界エミッタに印加されるデータ信号電圧のパルス振幅及び／又はパルス幅（持続時間）を変化させて確保することを特徴とする請求項９記載の電界放出ディスプレイ。
  15. 前記電界エミッタに印加されるデータ信号の電圧が０〜５０Ｖのパルスであることを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
  16. 前記制御素子は、薄膜トランジスタであって、
    前記カソード板上に金属からなるゲートと、前記ゲートを含んだカソード板上に形成されたゲート絶縁膜と、前記ゲート及びゲート絶縁膜の一部上に半導体薄膜からなる活性層と、前記活性層の両端領域に形成されたソース及びドレインと、前記ソース及びドレインを電極と接続するためのコンタクトホールを有する層間絶縁層とを含んでなることを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
  17. 前記薄膜トランジスタの活性層が非晶質シリコン又はポリシリコン層から構成されることを特徴とする請求項１、２、５及び６のいずれか１項に記載の電界放出ディスプレイ。
JP2004003232A 2003-12-10 2004-01-08 電界放出ディスプレイ Expired - Fee Related JP3958288B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030089372A KR100568501B1 (ko) 2003-12-10 2003-12-10 전계 방출 디스플레이

Publications (2)

Publication Number Publication Date
JP2005174895A true JP2005174895A (ja) 2005-06-30
JP3958288B2 JP3958288B2 (ja) 2007-08-15

Family

ID=34651332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004003232A Expired - Fee Related JP3958288B2 (ja) 2003-12-10 2004-01-08 電界放出ディスプレイ

Country Status (3)

Country Link
US (1) US7141923B2 (ja)
JP (1) JP3958288B2 (ja)
KR (1) KR100568501B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515311A (ja) * 2005-11-10 2009-04-09 韓國電子通信研究院 アクティブマトリックス電界放出ディスプレイ
JP2009518680A (ja) * 2005-12-08 2009-05-07 韓國電子通信研究院 アクティブマトリックス電界放出ピクセル及びアクティブマトリックス電界放出ディスプレー

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050062742A (ko) * 2003-12-22 2005-06-27 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법
KR20060019846A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 전자 방출 소자
WO2007066920A1 (en) * 2005-12-08 2007-06-14 Electronics And Telecommunications Research Institute Active-matrix field emission pixel and active-matrix field emission display
TWI331374B (en) * 2006-03-23 2010-10-01 Unimicron Technology Corp Carbon nanotube field emitting display
KR100900798B1 (ko) * 2006-08-02 2009-06-04 한국전자통신연구원 액티브-매트릭스 전계 방출 디스플레이 장치
EP2472553B1 (en) * 2010-12-28 2018-06-27 LightLab Sweden AB Field emission lighting arrangement
US10980594B2 (en) 2017-04-27 2021-04-20 Ethicon Llc Articulation drive feature in surgical instrument

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015912A (en) * 1986-07-30 1991-05-14 Sri International Matrix-addressed flat panel display
JP2661457B2 (ja) * 1992-03-31 1997-10-08 双葉電子工業株式会社 電界放出形カソード
US5616991A (en) * 1992-04-07 1997-04-01 Micron Technology, Inc. Flat panel display in which low-voltage row and column address signals control a much higher pixel activation voltage
JP3168795B2 (ja) 1993-11-05 2001-05-21 双葉電子工業株式会社 表示装置
US6417605B1 (en) * 1994-09-16 2002-07-09 Micron Technology, Inc. Method of preventing junction leakage in field emission devices
JPH08115654A (ja) 1994-10-14 1996-05-07 Sony Corp 粒子放出装置、電界放出型装置及びこれらの製造方法
US6181308B1 (en) * 1995-10-16 2001-01-30 Micron Technology, Inc. Light-insensitive resistor for current-limiting of field emission displays
US6326725B1 (en) * 1998-05-26 2001-12-04 Micron Technology, Inc. Focusing electrode for field emission displays and method
US6843697B2 (en) * 1999-06-25 2005-01-18 Micron Display Technology, Inc. Black matrix for flat panel field emission displays
JP2001076652A (ja) 1999-08-23 2001-03-23 Samsung Sdi Co Ltd 平板ディスプレイ装置及びその製造方法
JP3863325B2 (ja) 1999-09-10 2006-12-27 株式会社日立製作所 画像表示装置
JP4670137B2 (ja) * 2000-03-10 2011-04-13 ソニー株式会社 平面型表示装置
US6448717B1 (en) * 2000-07-17 2002-09-10 Micron Technology, Inc. Method and apparatuses for providing uniform electron beams from field emission displays
KR100378597B1 (ko) 2000-12-22 2003-04-03 한국전자통신연구원 고해상도 전계 방출 디스플레이

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515311A (ja) * 2005-11-10 2009-04-09 韓國電子通信研究院 アクティブマトリックス電界放出ディスプレイ
JP2009518680A (ja) * 2005-12-08 2009-05-07 韓國電子通信研究院 アクティブマトリックス電界放出ピクセル及びアクティブマトリックス電界放出ディスプレー
US8054249B2 (en) 2005-12-08 2011-11-08 Electronics And Telecommunications Research Institute Active-matrix field emission pixel and active-matrix field emission display
JP4904364B2 (ja) * 2005-12-08 2012-03-28 韓國電子通信研究院 アクティブマトリックス電界放出ピクセル及びアクティブマトリックス電界放出ディスプレー
US8390538B2 (en) 2005-12-08 2013-03-05 Electronics And Telecommunications Research Institute Active-matrix field emission pixel

Also Published As

Publication number Publication date
JP3958288B2 (ja) 2007-08-15
KR100568501B1 (ko) 2006-04-07
US7141923B2 (en) 2006-11-28
KR20050057712A (ko) 2005-06-16
US20050127821A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
JP4191701B2 (ja) 電界放出ディスプレイ
US7176615B2 (en) Field emission device having emission-inducing and suppressing gates
US6791278B2 (en) Field emission display using line cathode structure
JP3954002B2 (ja) 電界放出ディスプレイ
JP3958288B2 (ja) 電界放出ディスプレイ
JP4424622B2 (ja) 発光装置及び表示装置
KR100319453B1 (ko) 2극형 전계 에미터를 가진 전계 방출 디스플레이
KR100517821B1 (ko) 게이트 판을 구비하는 전계 방출 디스플레이
JP2007048548A (ja) 発光型表示装置
US7138760B2 (en) Electron emission device and electron emission display having beam-focusing structure using insulating layer
KR100422371B1 (ko) 전계 방출 디스플레이 장치
KR20010054891A (ko) 고휘도 전계방출 디스플레이 소자
JP2005174818A (ja) 電子放出素子、発光素子及び冷陰極ディスプレイ装置
JP2001202059A (ja) 冷陰極発光素子の駆動方法、冷陰極発光素子の駆動回路およびディスプレイ装置
JPH09283007A (ja) 電界放出素子
JPH10154476A (ja) 表示装置
JP2007157523A (ja) 冷陰極アレイ及びこれを用いた電界放出型ディスプレイ
KR20080019102A (ko) 전극의 구동 전압 왜곡을 방지할 수 있는 전자 방출디스플레이

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees