JP2009513033A - 入力端子とパワー・レールとの間のリークを低減する装置および方法 - Google Patents

入力端子とパワー・レールとの間のリークを低減する装置および方法 Download PDF

Info

Publication number
JP2009513033A
JP2009513033A JP2008538152A JP2008538152A JP2009513033A JP 2009513033 A JP2009513033 A JP 2009513033A JP 2008538152 A JP2008538152 A JP 2008538152A JP 2008538152 A JP2008538152 A JP 2008538152A JP 2009513033 A JP2009513033 A JP 2009513033A
Authority
JP
Japan
Prior art keywords
diode
unit
diode unit
input
power rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008538152A
Other languages
English (en)
Inventor
シュタインホフ、ロバート、マイケル
ボールドウィン、デーヴィッド、ジョン
ブロツキー、ジョナサン、スコット
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2009513033A publication Critical patent/JP2009513033A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

１つのシステムに関する入力地点（３４）と少なくとも１つのパワー・レール（３６、３８）との間の電流リークを低減する装置（３０）は、それぞれ対応するパワー・レールについて、（ａ）入力地点と結合地点（６１、６５）との間に接続された第１のダイオード・ユニット（５６、５７）を含み、第１のダイオード・ユニットは、装置の正常動作時に、ほとんどゼロの電圧降下をもたらすように構成されており、また（ｂ）結合地点と対応するパワー・レールとの間に接続された第２のダイオード・ユニット（５８、５９）を含み、第２のダイオード・ユニットは、装置の正常動作時に、順バイアスを与えないように構成される。第１および第２のダイオード・ユニットは、装置の予め決められた動作状態時に、入力地点と対応するパワー・レールとの間に電流を流すように共同して作用する。

Description

本発明は、入力回路に関するものであって、更に詳細には、静電気放電（ＥＳＤ）状態に対処するように動作する入力回路に関する。
（背景）
静電気放電（ＥＳＤ）セル又はクランプ・ユニットは、端子などの特定の回路位置に電圧が増加することを防止するように設計される。ＥＳＤセルと一緒に使用される電気回路は、正常動作の間に特定の端子において又はそれを通して電気的リークを制限又は防止する必要があり、しかもＥＳＤセルの制御下では、特定の端子からの静電荷の放電をサポートする必要がある。正常な動作状態において、特定の端子において又はそれを通してほんのごくわずかな電流のみが流れる（すなわち、リークする）ことを保証することは、困難である。
ＥＳＤ状態時に端子などの回路地点を通して電流が流れるのを許容しながら、正常動作時には、電流リークを厳しく制限する装置および方法に対する需要が存在する。
（概要）
１つのシステムに関する入力地点と少なくとも１つのパワー・レールとの間の電流リークを低減する装置は、各々のパワー・レールについて、（ａ）入力地点と結合地点との間に接続された第１のダイオード・ユニットを含む。第１のダイオード・ユニットは、装置の正常動作時にほとんどゼロの電圧降下をもたらすように構成される。（ｂ）結合地点とそれぞれ対応するパワー・レールとの間に接続された第２のダイオード・ユニット。第２のダイオード・ユニットは、装置の正常動作時に順バイアスを与えないように構成される。これら第１および第２のダイオード・ユニットは、装置の予め決められた動作状態時に、入力地点とそれぞれ対応するパワー・レールとの間に電流を流すように共同して作用する。
１つのシステムに関する入力地点と少なくとも１つのパワー・レールとの間の電流リークを低減する方法は、それぞれ対応するパワー・レールについて、（ａ）任意の順序で、（１）入力地点と結合地点との間に接続された第１のダイオード・ユニットを提供する工程と、（２）結合地点とそれぞれ対応するパワー・レールとの間に接続された第２のダイオード・ユニットを提供する工程とを含み、（ｂ）任意の順序で、（１）装置の正常動作の間に、第１のダイオード・ユニット両端の電圧降下がほとんどゼロとなるように構成する工程と、（２）装置の正常動作の間に、順バイアスを提供しないように第２のダイオード・ユニットを構成する工程を含み、更に（ｃ）装置の予め決められた動作状態の間に、第１および第２のダイオード・ユニットを共同して作動させて、入力地点とそれぞれ対応するパワー・レールとの間に電流を流すように動作させる工程を含む。
従って、本発明の１つの目的は、ＥＳＤ状態時には、端子などの回路地点を通って電流が流れるのを許容しながら、正常動作時には、電流リークを厳しく制限する装置および方法を提供することである。
本発明の更なる目的および特徴は、本発明の好適な実施の形態を示す添付図面と関連付けながら考察するとき、以下の明細および特許請求の範囲から明らかになる。添付図面において、同様な要素は、同様な参照符号を用いてラベル付けされている。
図１は、従来技術のリーク防止回路配置の電気的模式図である。図１には、入力回路１２を備えた回路１０が採用されている。入力回路１２は、入力電圧ＶＩＮを受信する入力ピン１４を含む。入力電圧ＶＩＮは、ホスト・システム（図１に示されていない）に供給される。入力回路１２は、また低いほうのレール電圧ＶＳＳが供給される下側電圧レール・ピン１７に接続された下側電圧レール１６と、上側レール電圧ＶＤＤが供給される上側電圧レール・ピン１９に接続された上側電圧レール１８とを含む。下側電圧レール１６および上側電圧レール１８は、ホスト・システム（図１に示されていない）によって使用されるレール電圧ＶＳＳ、ＶＤＤを提供する。好ましくは、下側レール電圧ＶＳＳは、入力電圧ＶＩＮよりも低く、また入力電圧ＶＩＮは、上側レール電圧ＶＤＤよりも低い。これに限らないが一例として、下側レール電圧ＶＳＳは、ゼロ・ボルト、入力電圧ＶＩＮは、約２ボルト付近で変化し、上側レール電圧ＶＤＤは、５ボルトでよい。アース２２への静電気放電を容易にするために、静電気放電（ＥＳＤ）セル２０が少なくとも下側レール・ピン１６および上側レール電圧ピン１８に接続される。
回路１０は、下側電圧レール１６から入力ピン１４が順方向伝導となるように接続された第１のダイオード２６と、入力ピン１４から上側電圧レール１８が順方向伝導となるように接続された第２のダイオード２８とを含む。入力回路１２の正常動作の間、ダイオード２６、２８は、各々逆バイアスされる。例えば、人が入力ピン１４又は下側電圧レール・ピン１７の１つに接触することによって引き起こされるＥＳＤ状態では、ダイオード２６、２８の一方又は両方が順バイアスされることによって、ＥＳＤセル２０を通るアース２２への電流経路が確立される。
ホスト・システム（図１に示されていない）の正常動作の間、ダイオード２６、２８の一方又は両方の両端にリークを引き起こすに十分な比較的高い電圧がダイオード２６、２８の両端間に印加されることから回路１０に問題が生ずる。このようなリークは、好ましくない。最も望ましいことは、入力回路１０のような入力回路がＥＳＤセル２０と共同して、正常状態では、リークがないか、ほとんどないようにしながら、ＥＳＤ放電などのいくつかの動作に関しては、高レベルのパワーを処理できることである。
図２は、本発明の教示に従って構成されたリーク防止回路配置の第１の実施の形態の電気的模式図である。図２には、入力回路３２を備えた回路３０が採用されている。入力回路３２は、入力電圧ＶＩＮを受信する入力ピン３４を含む。入力電圧ＶＩＮは、ホスト・システム（図２に示されていない）に供給される。入力回路３２は、また低いレール電圧ＶＳＳが供給される下側電圧レール・ピン３７に接続された下側電圧レール３６と、上側レール電圧ＶＤＤが供給される上側電圧レール・ピン３９に接続された上側電圧レール３８とを含む。下側電圧レール３６および上側電圧レール３８は、ホスト・システム（図２に示されていない）によって使用されるレール電圧ＶＳＳ、ＶＤＤを提供する。好ましくは、下側レール電圧ＶＳＳは、入力電圧ＶＩＮよりも低く、また入力電圧ＶＩＮは、上側レール電圧ＶＤＤよりも低い。これに限らないが一例として、下側レール電圧ＶＳＳは、ゼロ・ボルト、入力電圧ＶＩＮは、約２ボルト付近で変化し、上側レール電圧ＶＤＤは、５ボルトでよい。アース４２への静電気放電を容易にするために、静電気放電（ＥＳＤ）セル４０が少なくとも下側レール・ピン３６および上側レール電圧ピン３８に接続される。
回路３０は、下側電圧レール３６から入力ピン３４が順方向伝導となるように接続された第１のダイオード・グループ５０と、入力ピン３４から上側電圧レール３８が順方向伝導となるように接続された第２のダイオード・グループ５２とを含む。第１のダイオード・グループ５０は、第１のダイオード・ユニット５６と第２のダイオード・ユニット５８とを含む。第１のダイオード・ユニット５６は、好ましくは、入力ピン３４につながれ、第２のダイオード・ユニット５８につながれたダイオード６０を含む。ダイオード６０は、ホスト・システム（図２に示されていない）の正常動作の間に、入力ピン３４と第２のダイオード・ユニット５８との間にほとんどゼロの電圧降下をもたらすように接続される。第２のダイオード・ユニット５８は、少なくとも１つのダイオード６２１、６２２、６２３、６２ｎを含む。ダイオード６２１、６２２、６２３、６２ｎは、正常動作の間に下側電圧レール３６と入力ピン３４との間に順バイアスを生じないように共同して作用することが好ましい。添え字「ｎ」は、第２のダイオード・ユニット５８に含まれるダイオードの数が任意であることを表すために採用されている。図２に４個のダイオード６２１、６２２、６２３、６２ｎを含めたことは、単なる例示であって、本発明に含まれるダイオードの数に関して何ら制限を与えるものではない。
ダイオード６０およびダイオード６２１、６２２、６２３、６２ｎについて望ましいバイアスを生じさせる好適な構造は、入力端子７２を入力ピン３４につながれ、出力端子７４をダイオード６０とダイオード６２１、６２２、６２３、６２ｎとの間の結合端子６１につながれたバッファ・ユニット７０である。バッファ・ユニット７０は、入力端子７２に受信したものと本質的に同じ電圧レベルを出力端子７４に提供するように構成されることが好ましく、これによって、ダイオード６０両端に望ましいほとんどゼロの電圧降下をもたらし、またダイオード６２１、６２２、６２３、６２ｎ両端にも望ましい逆バイアスをもたらす。望ましい電圧降下およびバイアスをもたらすために、その他の回路構造を採用することもできる。
第２のダイオード・グループ５２は、第１のダイオード・ユニット５７と第２のダイオード・ユニット５９とを含む。第１のダイオード・ユニット５７は、入力ピン３４につながれ、第２のダイオード・ユニット５９につながれたダイオード６４を含むことが好ましい。ダイオード６４は、ホスト・システム（図２に示されていない）の正常動作時に、入力ピン３４と第２のダイオード・ユニット５９との間にほとんどゼロの電圧降下をもたらすように接続される。第２のダイオード・ユニット５９は、少なくとも１つのダイオード６６１、６６２、６６３、６６ｍを含む。ダイオード６６１、６６２、６６３、６６ｍは、正常動作の間に入力ピン３４と上側電圧レール３８との間に順バイアスが印加されないように共同して作用することが好ましい。添え字「ｍ」は、第２のダイオード・ユニット５９に含まれるダイオードの数が任意であることを表すために採用されている。図２に４個のダイオード６６１、６６２、６６３、６６ｍを含めたことは、単なる例示であって、本発明に含まれるダイオードの数に関して何ら制限を与えるものではない。
ダイオード６４およびダイオード６６１、６６２、６６３、６６ｍについて望ましいバイアスを生じさせる好適な構造は、ダイオード６４とダイオード６６１、６６２、６６３、６６ｍとの間の結合端子６５に出力端子７４を接続されたバッファ・ユニット７０である。既に述べたように、バッファ・ユニット７０は、入力端子７２に受信したものと本質的に同じ電圧レベルを出力端子７４に提供するように構成されることが好ましく、これによって、ダイオード６４両端に望ましいほとんどゼロの電圧降下をもたらし、またダイオード６６１、６６２、６６３、６６ｍ両端にも望ましい逆バイアスをもたらす。望ましい電圧降下およびバイアスをもたらすために、その他の回路構造を採用することもできる。
入力回路３２の正常動作の間、ダイオード・グループ５０、５２は、各々逆バイアスされる。ダイオード６０、６４は、各々入力ピン３４からそれぞれ対応する第２のダイオード・ユニット５８、５９へほとんどゼロの電圧降下を提供し、それによって、ダイオード６０、６４両端のリークを低減し、またそれによって入力ピン３４と電圧レール３６、３８との間のリークも低減する。例えば、人が入力ピン３４又は下側電圧レール・ピン３７の１つに接触することによって引き起こされるＥＳＤ状態では、ダイオード５０、５２の一方又は両方が順バイアスされることによって、ＥＳＤセル４０を通るアース４２への電流経路が確立される。
図３は、本発明の教示に従って構成されたリーク防止回路配置の第２の実施の形態の電気的模式図である。図３には、入力回路８２を備えた回路８０が採用されている。入力回路８２は、入力電圧ＶＩＮを受信する入力ピン８４を含む。入力電圧ＶＩＮは、ホスト・システム（図３に示されていない）に供給される。入力回路８２は、また低いレール電圧ＶＳＳが供給される下側電圧レール・ピン８７に接続された下側電圧レール８６と、上側レール電圧ＶＤＤが供給される上側電圧レール・ピン８９に接続された上側電圧レール８８とを含む。下側電圧レール８６および上側電圧レール８８は、ホスト・システム（図３に示されていない）によって使用されるレール電圧ＶＳＳ、ＶＤＤを提供する。好ましくは、下側レール電圧ＶＳＳは、入力電圧ＶＩＮよりも低く、また入力電圧ＶＩＮは、上側レール電圧ＶＤＤよりも低い。これに限らないが一例として、下側レール電圧ＶＳＳは、ゼロ・ボルト、入力電圧ＶＩＮは、約２ボルト付近で変化し、上側レール電圧ＶＤＤは、５ボルトでよい。アース９２への静電気放電を容易にするために、静電気放電（ＥＳＤ）セル９０が少なくとも下側レール・ピン８６および上側レール電圧ピン８８に接続される。
回路８０は、下側電圧レール８６から入力ピン８４が順方向伝導となるように接続された第１のダイオード・グループ１００と、入力ピン８４から上側電圧レール８８が順方向伝導となるように接続された第２のダイオード・グループ１０２とを含む。第１のダイオード・グループ１００は、第１のダイオード・ユニット１０６と第２のダイオード・ユニット１０８とを含む。第１のダイオード・ユニット１０６は、好ましくは、ベース１１２、コレクタ１１４およびエミッタ１１６を有するダイオード接続されたバイポーラ・トランジスタ１１０を含む。エミッタ１１６は、入力ピン８４に接続される。コレクタ１１４は、ベース１１２に接続され、それによってトランジスタ１１０のダイオード接続を構成する。ベース１１２は、第２のダイオード・ユニット１０８にも接続される。第２のダイオード・ユニット１０８は、好ましくは、ベース１２２、コレクタ１２４およびエミッタ１２６を有するダイオード接続されたバイポーラ・トランジスタ１２０を含む。エミッタ１２６は、トランジスタ１１０のベース１１２に接続される。ベース１２２は、下側電圧レール８６に接続される。コレクタ１１４の接続は、ダイオード接続されたトランジスタ１２０を構成して望ましいリーク特性を得るのに適したように、回路設計に詳しいデザイナによって、下側電圧レール８６又は上側電圧レール８８又はエミッタ１２６へと確立される。
第２のダイオード・グループ１０２は、第１のダイオード・ユニット１３６と第２のダイオード・ユニット１３８とを含む。第１のダイオード・ユニット１３６は、ベース１４２、コレクタ１４４およびエミッタ１４６を有するダイオード接続されたバイポーラ・トランジスタ１４０を含むことが好ましい。エミッタ１４６は、入力ピン８４に接続される。コレクタ１４４は、ベース１４２に接続され、それによってトランジスタ１４０のダイオード接続を構成する。ベース１４２は、第２のダイオード・ユニット１３８にも接続される。第２のダイオード・ユニット１３８は、好ましくは、ベース１５２、コレクタ１５４およびエミッタ１５６を有するダイオード接続されたバイポーラ・トランジスタ１５０を含む。エミッタ１５６は、トランジスタ１４０のベース１４２に接続される。ベース１５２は、上側電圧レール８８に接続される。コレクタ１５４の接続は、ダイオード接続されたトランジスタ１５０を構成して、望ましいリーク特性を得るのに適したように、回路設計に詳しいデザイナによって、下側電圧レール８６又は上側電圧レール８８又はエミッタ１５６へと確立される。
第１のダイオード・ユニット１０６は、ホスト・システム（図３に示されていない）の正常動作時に、入力ピン８４と第２のダイオード・ユニット１０８との間にほとんどゼロの電圧降下をもたらすように接続される。第２のダイオード・ユニット１０８は、正常動作時に、下側電圧レール８６と入力ピン８４との間に順バイアスを生じないことが好ましい。第１のダイオード・ユニット１３６は、ホスト・システム（図３に示されていない）の正常動作時に、入力ピン８４と第２のダイオード・ユニット１３８との間にほとんどゼロの電圧降下をもたらすように接続される。第２のダイオード・ユニット１３８は、正常動作時に、入力ピン８４と上側電圧レール８８との間に順バイアスを生じないことが好ましい。
バッファ・ユニット１６０は、入力ピン８４につながれた入力端子１６２と出力端子１６４とを有する。出力端子１６４は、ダイオード・ユニット１０６、１０８間の結合端子１１３に接続され、またダイオード・ユニット１３６、１３８間の結合端子１４３に接続される。バッファ・ユニット１６０は、入力端子１６２に受信したものと本質的に同じ電圧レベルを出力端子１６４に提供するように構成されることが好ましく、これによって、ダイオード・ユニット１０６両端およびダイオード１３６両端に望ましいほとんどゼロの電圧降下をもたらす。出力端子１６４を結合地点１１３、１４３に接続することも、ダイオード・ユニット１０８、１３８両端に望ましい逆バイアスをもたらすことに寄与する。望ましい電圧降下およびバイアスをもたらすために、その他の回路構造を採用することもできる。
入力回路８２の正常動作の間、ダイオード・グループ１００、１０２は、各々逆バイアスされる。ダイオード・ユニット１０６、１３６は、各々入力ピン８４からそれぞれ対応する第２のダイオード・ユニット１０８、１３８へほとんどゼロの電圧降下を提供し、それによってダイオード・ユニット１０６、１３６両端のリークを低減し、またそれによって入力ピン８４と電圧レール８６、８８との間のリークも低減する。例えば、人が入力ピン８４又は下側電圧レール・ピン８７の１つに接触することによって引き起こされるＥＳＤ状態では、ダイオード・グループ１００、１０２の一方又は両方が順バイアスされることによって、ＥＳＤセル９０を通るアース９２への電流経路が確立される。
図４は、本発明の教えに従って構成されたリーク防止回路配置の第３の実施の形態の電気的模式図である。図４には、入力回路１８２を備えた回路１８０が採用されている。入力回路１８２は、入力電圧ＶＩＮを受信する入力ピン１８４を含む。入力電圧ＶＩＮは、ホスト・システム（図４に示されていない）に供給される。入力回路１８２は、また低いレール電圧ＶＳＳが供給される下側電圧レール・ピン１８７に接続された下側電圧レール１８６と、上側レール電圧ＶＤＤが供給される上側電圧レール・ピン１８９に接続された上側電圧レール１８８とを含む。下側電圧レール１８６および上側電圧レール１８８は、ホスト・システム（図４に示されていない）によって使用されるレール電圧ＶＳＳ、ＶＤＤを提供する。好ましくは、下側レール電圧ＶＳＳは、入力電圧ＶＩＮよりも低く、また入力電圧ＶＩＮは、上側レール電圧ＶＤＤよりも低い。これに限らないが一例として、下側レール電圧ＶＳＳは、ゼロ・ボルト、入力電圧ＶＩＮは、約２ボルト付近で変化し、上側レール電圧ＶＤＤは、５ボルトでよい。アース１９２への静電気放電を容易にするために、静電気放電（ＥＳＤ）セル１９０が少なくとも下側レール・ピン１８６および上側レール電圧ピン１８８に接続される。
回路１８０は、下側電圧レール１８６から入力ピン１８４が順方向伝導となるように接続された第１のダイオード・グループ２００と、入力ピン１８４から上側電圧レール１８８が順方向伝導となるように接続された第２のダイオード・グループ２０２とを含む。第１のダイオード・グループ２００は、第１のダイオード・ユニット２０６と第２のダイオード・ユニット２０８とを含む。第１のダイオード・ユニット２０６は、好ましくは、ベース２１２、コレクタ２１４およびエミッタ２１６を有するダイオード接続されたバイポーラ・トランジスタ２１０を含む。エミッタ２１６は、入力ピン１８４に接続される。コレクタ２１４は、上側電圧レール１８８に接続されて、第１のバイポーラ・トランジスタ２１０のハードな逆バイアスを確立させる。発明人は、第１のバイポーラ・トランジスタ２１０のこのようなハードな逆バイアスの確立が、回路１８０のより少ないリークにつながることを発見した。ベース２１２は、第２のダイオード・ユニット２０８に接続される。第２のダイオード・ユニット２０８は、好ましくは、ベース２２２、コレクタ２２４およびエミッタ２２６を有するダイオード接続されたバイポーラ・トランジスタ２２０を含む。エミッタ２２６は、トランジスタ２１０のベース２１２に接続される。ベース２２２は、下側電圧レール１８６に接続される。コレクタ２１４の接続は、ダイオード接続されたトランジスタ２２０を構成して、望ましいリーク特性を得るのに適したように、回路設計に詳しいデザイナによって、下側電圧レール１８６又は上側電圧レール１８８又はエミッタ２２６へと確立される。
第２のダイオード・グループ２０２は、第１のダイオード・ユニット２３６と第２のダイオード・ユニット２３８とを含む。第１のダイオード・ユニット２３６は、好ましくは、ベース２４２、コレクタ２４４およびエミッタ２４６を有するダイオード接続されたバイポーラ・トランジスタ２４０を含む。エミッタ２４６は、入力ピン１８４に接続される。コレクタ２４４は、下側電圧レール１８６に接続されて、第１のバイポーラ・トランジスタ２４０のハードな逆バイアスを確立させる。発明人は、第１のバイポーラ・トランジスタ２４０のこのようなハードな逆バイアスの確立が、回路１８０のより少ないリークにつながることを発見した。ベース２４２は、第２のダイオード・ユニット２３８に接続される。第２のダイオード・ユニット２３８は、好ましくは、ベース２５２、コレクタ２５４およびエミッタ２５６を有するダイオード接続されたバイポーラ・トランジスタ２５０を含む。エミッタ２５６は、トランジスタ２４０のベース２４２に接続される。ベース２５２は、上側電圧レール１８８に接続される。コレクタ２５４の接続は、ダイオード接続されたトランジスタ２５０を構成して、望ましいリーク特性を得るのに適したように、回路設計に詳しいデザイナによって、下側電圧レール１８６又は上側電圧レール１８８又はエミッタ２５６へと確立される。
第１のダイオード・ユニット２０６は、ホスト・システム（図４に示されていない）の正常動作時に、入力ピン１８４と第２のダイオード・ユニット２０８との間に本質的にゼロの電圧降下をもたらすように接続される。第２のダイオード・ユニット２０８は、正常動作時に、下側電圧レール１８６と入力ピン１８４との間に順バイアスを生じないことが好ましい。第１のダイオード・ユニット２３６は、ホスト・システム（図４に示されていない）の正常動作時に、入力ピン１８４と第２のダイオード・ユニット２３８との間に本質的にゼロの電圧降下をもたらすように接続される。第２のダイオード・ユニット２３８は、正常動作時に、入力ピン１８４と上側電圧レール１８８との間に順バイアスを生じないことが好ましい。
バッファ・ユニット２６０は、入力ピン１８４につながれた入力端子２６２と出力地点２６４、２６６とを有する。バッファ・ユニット２６０は、入力端子２６２に受信したものと本質的に同じ電圧レベルに差分電圧量δを加えたものを出力端子２６４に提供するように構成されることが好ましい。バッファ・ユニット２０６は、また入力端子２６２に受信したものと本質的に同じ電圧レベルから差分電圧量δを差し引いたものを出力端子２６６に提供するように構成されることが好ましい。バッファ・ユニット２６０は、二重出力オフセット・バッファとして機能し、地点２６４、２６６の出力信号として、入力端子２６２に受信した入力信号からダイオード・ユニット２０６、２０８、２３６、２３８をバイアスする小さい電圧量だけオフセットした出力信号を提供する。これに限らないが一例として、電圧出力のオフセット値δは、熱電圧（ｋＴ）数個分の程度になるように選ぶことができる。熱電圧ｋＴは、回路設計の当業者には、ダイオード設計に含まれる温度に関する因子として知られている。これに限らないが更なる一例として、熱電圧ｋＴは、室温で約０．０２６ボルトであり、電気回路に関する高い動作温度（例えば、摂氏１５０度）では、熱電圧ｋＴは、約０．０４ボルトになる。
出力端子２６４を結合端子２４３に接続することによって、ダイオード・ユニット２３６両端に望ましい本質的にゼロの電圧降下が得られ、またダイオード・ユニット２３８両端に望ましい逆バイアスが得られる。出力端子２６６を結合端子２１３に接続することによって、ダイオード・ユニット２０６両端に望ましい本質的にゼロの電圧降下が得られ、またダイオード・ユニット２８８両端に望ましい逆バイアスが得られる。
二重出力オフセット・バッファとして実施されるバッファ・ユニット２６０を採用することによって、バッファ・ユニット２６０の作動など、演算増幅器動作を実現する回路部品で許容される電圧オフセット許容値がより緩和される。より緩やかな許容値のおかげで、バッファ・ユニット２６０などの回路デバイスが安価となり、回路レイアウトの要求が少なくなり（すなわち、回路を実現するための「敷地」又はダイ・スペースが少なくて済む）、回路（図３）によって提供されるものよりもより低い入力容量が回路１８０（図４）に実現する。望みの電圧降下およびバイアスを得るために、二重出力オフセット・バッファ以外の回路構造を採用してもよい。
入力回路１８２の正常動作の間、ダイオード・グループ２００、２０２は、各々逆バイアスされる。ダイオード・ユニット２０６、２３６は、各々入力ピン１８４からそれぞれ対応する第２のダイオード・ユニット２０８、２３８へ本質的にゼロの電圧降下を提供し、それによってダイオード・ユニット２０６、２３６両端のリークを低減し、またそれによって入力ピン１８４と電圧レール１８６、１８８との間のリークも低減する。例えば、人が入力ピン１８４又は下側電圧レール・ピン１８７の１つに接触することによって引き起こされるＥＳＤ状態では、ダイオード・グループ２００、２０２の一方又は両方が順バイアスされることによって、ＥＳＤセル１９０を通るアース１９２への電流経路が確立される。
図５は、本発明の方法を示すフロー図である。図５で、１つのシステムの入力地点と少なくとも１つのパワー・レールとの間の電流リークを低減する方法３００は、ＳＴＡＲＴ地点３０２から始まる。方法３００は、前記少なくとも１つのパワー・レールのうちの選ばれた各パワー・レールに関して、以下の工程を含む。（ａ）任意の順序で、（１）ブロック３０４に示すように、入力地点と結合地点との間に接続された第１のダイオード・ユニットを提供する工程と、（２）ブロック３０６に示すように、結合地点とそれぞれ対応する選ばれたパワー・レールとの間に接続された第２のダイオード・ユニットを提供する工程とを含む。方法３００は、更に（ｂ）任意の順序で、（１）ブロック３０８に示すように、回路の正常動作の間に、第１のダイオード・ユニット両端の電圧降下が本質的にゼロとなるように第１のダイオード・ユニットを構成する工程と、（２）ブロック３１０に示すように、回路の正常動作時に、順バイアスを提供しないように第２のダイオード・ユニットを構成する工程へと続く。方法３００は、（ｃ）ブロック３１２に示すように、回路の予め決められた動作状態の間に、第１および第２のダイオード・ユニットを共同して作動させて、入力地点とそれぞれ対応するパワー・レールとの間に電流を流すように動作させる工程へと続く。方法３００は、ＥＮＤ地点３１４で終了する。
本発明が関連する分野の当業者は、特許請求される本発明の範囲から外れることなく、上記の実施の形態およびその他の実施の形態に対して変更を行い得ることを理解する。
従来技術のリーク防止回路配置の電気的模式図。 本発明の教えに従って構成されたリーク防止回路配置の第１の実施の形態の電気的模式図。 本発明の教えに従って構成されたリーク防止回路配置の第２の実施の形態の電気的模式図。 本発明の教えに従って構成されたリーク防止回路配置の第３の実施の形態の電気的模式図。 本発明の方法を示すフロー図。

Claims (11)

  1. １つのシステムの入力地点とパワー・レールとの間の電流リークを制限する装置であって、装置は、前記入力地点と第１のパワー・レールとの間に直列に接続された第１のダイオード・ユニットおよび第２のダイオード・ユニットを含み、前記第１のダイオード・ユニットは、装置の正常動作時に前記第１のダイオード・ユニット両端にほとんどゼロの電圧降下をもたらすように構成されており、前記第２のダイオード・ユニットは、装置の正常動作時に、順バイアスを与えないように構成されており、前記第１および第２のダイオード・ユニットは、装置の予め決められた動作状態において、前記入力地点と前記第１のパワー・レールとの間に電流を流すように共同して作用する装置。
  2. 請求項１記載の装置であって、更に、前記入力地点と第２のパワー・レールとの間に直列に接続された第３のダイオード・ユニットおよび第４のダイオード・ユニットを含み、前記第３のダイオード・ユニットは、装置の正常動作時に前記第３のダイオード・ユニット両端にほとんどゼロの電圧降下をもたらすように構成されており、前記第４のダイオード・ユニットは、装置の正常動作時に、順バイアスを与えないように構成されており、前記第３および第４のダイオード・ユニットは、前記予め決められた動作状態において、前記入力地点と前記第２のパワー・レールとの間に電流を流すように共同して作用する前記装置。
  3. 請求項１又は２記載の装置であって、前記入力地点は、本質的に入力電位にあり、ここで装置は、更にバッファ・ユニットを含み、前記バッファ・ユニットは、前記第１のダイオード・ユニットおよび前記第２のダイオード・ユニットの少なくとも１つにバイアス電位を提供するように、前記入力地点に接続され、また前記第１のダイオード・ユニットおよび前記第２のダイオード・ユニットの少なくとも１つに接続される前記装置。
  4. 請求項２記載の装置であって、前記入力地点は、本質的に入力電位にあり、ここで装置は、更にバッファ・ユニットを含み、前記バッファ・ユニットは、前記第１のダイオード・ユニットおよび前記第２のダイオード・ユニットの少なくとも１つにバイアス電位を与えるように、前記入力地点に接続され、また前記第１のダイオード・ユニットおよび前記第２のダイオード・ユニットの少なくとも１つに接続されており、前記バッファ・ユニットは、前記第３のダイオード・ユニットおよび前記第４のダイオード・ユニットの少なくとも１つにバイアス電位を与えるように、前記入力地点に接続され、また前記第３のダイオード・ユニットおよび前記第４のダイオード・ユニットの少なくとも１つに接続されており、前記バイアス電位は、ほとんど前記入力電位に等しい前記装置。
  5. 請求項１又は２記載の装置であって、前記第１のダイオード・ユニットおよび前記第２のダイオード・ユニットの少なくとも１つは、ダイオード接続されたトランジスタ・ユニットを含む前記装置。
  6. 請求項２記載の装置であって、前記第１、第２、第３および第４のダイオード・ユニットの少なくとも１つは、ダイオード接続されたトランジスタ・ユニットを含む前記装置。
  7. 請求項１４記載の装置であって、ダイオード接続されたトランジスタ・ユニットは、直列に接続された複数のダイオード・ユニットを実現するように構成された複数のダイオード接続されたトランジスタである前記装置。
  8. 請求項１、２、４、６又は７記載の装置であって、前記予め決められた動作状態は、前記入力地点から、前記第１のパワー・レールおよび前記第２のパワー・レールの少なくとも１つへの静電気放電である前記装置。
  9. １つのシステムに関する入力地点と少なくとも１つのパワー・レールとの間の電流リークを低減する方法であって、前記方法は、前記少なくとも１つのパワー・レールのそれぞれ対応する選ばれたパワー・レールに対して、
    （ａ）任意の順序で、
    （１）前記入力地点と結合地点との間に接続された第１のダイオードを提供する工程と、
    （２）前記結合地点と前記それぞれ対応する選ばれたパワー・レールとの間に接続された第２のダイオード・ユニットを提供する工程と、
    （ｂ）任意の順序で、
    （１）装置の正常動作の間に、前記第１のダイオード・ユニット両端にほとんどゼロの電圧降下をもたらすように前記第１のダイオード・ユニットを構成する工程と、
    （２）装置の正常動作の間に、順バイアスを与えないように第２のダイオード・ユニットを構成する工程と、
    （ｃ）装置の予め決められた動作状態の間に、前記第１のダイオード・ユニットおよび第２のダイオード・ユニットを共同して動作させて、前記入力地点と前記対応するパワー・レールとの間に電流を流させる工程と、
    を含む方法。
  10. 請求項９記載の方法であって、前記入力地点は、本質的に入力電位にあり、ここで、方法は、更に、
    （ｄ）工程（ａ）に、任意の順序で、前記入力地点に接続され、前記第１のダイオード・ユニットおよび前記第２のダイオード・ユニットの少なくとも１つに接続されたバッファ・ユニットを提供する工程を含み、
    （ｅ）工程（ｂ）に、任意の順序で、前記第１のダイオード・ユニットおよび前記第２のダイオード・ユニットの少なくとも１つに、ほとんど前記入力電位に等しいバイアス電位を与えるように前記バッファ・ユニットを構成する工程を含む前記方法。
  11. 請求項９又は１０記載の方法であって、前記予め決められた動作状態は、前記入力地点から前記対応するパワー・レールへの静電気放電である前記方法。
JP2008538152A 2005-10-25 2006-10-25 入力端子とパワー・レールとの間のリークを低減する装置および方法 Abandoned JP2009513033A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/257,839 US7639463B2 (en) 2005-10-25 2005-10-25 Apparatus and method for reducing leakage between an input terminal and power rail
PCT/US2006/060207 WO2007051114A2 (en) 2005-10-25 2006-10-25 Apparatus and method for reducing leakage between an input terminal and a power rail

Publications (1)

Publication Number Publication Date
JP2009513033A true JP2009513033A (ja) 2009-03-26

Family

ID=37968651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008538152A Abandoned JP2009513033A (ja) 2005-10-25 2006-10-25 入力端子とパワー・レールとの間のリークを低減する装置および方法

Country Status (6)

Country Link
US (1) US7639463B2 (ja)
EP (1) EP1949518A4 (ja)
JP (1) JP2009513033A (ja)
CN (1) CN101379672B (ja)
TW (1) TWI346435B (ja)
WO (1) WO2007051114A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516276A (ja) * 2011-04-01 2014-07-10 ニューロスキー・インコーポレーテッド 非接触型生体信号センサのための低リークｅｓｄ構造

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1811568B1 (fr) * 2006-01-24 2010-03-17 Stmicroelectronics Sa Dispositif de protection d'un circuit intégré contre les phénomènes de déclenchement parasite
US7724486B2 (en) * 2007-08-30 2010-05-25 Infineon Technologies Ag Sensing a current signal in an integrated circuit
US7978449B2 (en) * 2007-11-30 2011-07-12 National Semiconductor Corporation Integrated electrostatic discharge (ESD) protection circuitry for signal electrode
EP2410566A1 (en) * 2010-07-22 2012-01-25 Nxp B.V. An integrated circuit, comprising ESD circuitry for protecting a terminal of the integrated circuit
US8576526B2 (en) 2012-02-16 2013-11-05 International Business Machines Corporation Reduced current leakage in RC ESD clamps
US8643987B2 (en) 2012-05-04 2014-02-04 International Business Machines Corporation Current leakage in RC ESD clamps
US9219473B2 (en) * 2013-03-15 2015-12-22 International Business Machines Corporation Overvoltage protection circuit
US20200059092A1 (en) * 2018-08-20 2020-02-20 Superc-Touch Corporation Esd protection circuit with reduced parasite capacitance and method for reducing esd parasite capacitance
CN111404135B (zh) * 2020-03-24 2022-04-15 思瑞浦微电子科技（苏州）股份有限公司 用于超低漏电的esd保护电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4068278A (en) * 1976-05-27 1978-01-10 Williams Bruce T Overload protection circuit for amplifiers
US4048584A (en) * 1976-11-26 1977-09-13 Motorola, Inc. Input protection circuit for cmos oscillator
US5563757A (en) * 1995-02-27 1996-10-08 Texas Instruments Incorporated Low leakage ESD network for protecting semiconductor devices and method of construction
US5973897A (en) * 1997-07-09 1999-10-26 National Semiconductor Corporation Electrostatic discharge (ESD) protection circuit with reduced node capacitance
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
JP2002100761A (ja) * 2000-09-21 2002-04-05 Mitsubishi Electric Corp シリコンｍｏｓｆｅｔ高周波半導体デバイスおよびその製造方法
US6639772B2 (en) * 2002-01-07 2003-10-28 Faraday Technology Corp. Electrostatic discharge protection circuit for protecting input and output buffer
US7315438B2 (en) * 2003-06-10 2008-01-01 Seiko Epson Corporation Technique to reduce ESD loading capacitance
JP4421849B2 (ja) * 2003-07-22 2010-02-24 株式会社デンソー 入力保護回路
US7002216B2 (en) * 2004-06-08 2006-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. ESD performance using separate diode groups
US7064593B2 (en) * 2004-09-20 2006-06-20 Texas Instruments Incorporated Bus-hold circuit
JP4282581B2 (ja) * 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
US7609495B2 (en) * 2006-10-31 2009-10-27 Infineon Technologies Ag Electrostatic discharge (ESD) protection arrangement and ESD protection method
US7978449B2 (en) * 2007-11-30 2011-07-12 National Semiconductor Corporation Integrated electrostatic discharge (ESD) protection circuitry for signal electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516276A (ja) * 2011-04-01 2014-07-10 ニューロスキー・インコーポレーテッド 非接触型生体信号センサのための低リークｅｓｄ構造

Also Published As

Publication number Publication date
CN101379672B (zh) 2012-05-30
TW200729660A (en) 2007-08-01
WO2007051114A2 (en) 2007-05-03
US7639463B2 (en) 2009-12-29
TWI346435B (en) 2011-08-01
US20070091526A1 (en) 2007-04-26
CN101379672A (zh) 2009-03-04
EP1949518A2 (en) 2008-07-30
WO2007051114A3 (en) 2008-08-28
EP1949518A4 (en) 2017-04-12

Similar Documents

Publication Publication Date Title
JP2009513033A (ja) 入力端子とパワー・レールとの間のリークを低減する装置および方法
USRE49662E1 (en) Semiconductor integrated circuit and power-supply control method
KR102153460B1 (ko) 디스플레이 패널 및 그의 게이트 드라이버 온 어레이(goa) 회로의 과전류 보호 회로
CN101373389B (zh) 电流生成电路、包括该电路的显示器设备及其方法
CN100397279C (zh) 漏电流补偿装置及漏电流补偿方法
JP4960808B2 (ja) 半導体温度センサ
CN100517978C (zh) D/a转换器
CN101635165A (zh) 用低压mos晶体管耐高压的解码电路和实现方法
US10291230B2 (en) Level shifter and level shifting method
US7449955B2 (en) Chain-chopping current mirror and method for stabilizing output currents
US8106706B2 (en) DC biasing circuit for a metal oxide semiconductor transistor
CN102103159A (zh) 与温度无关的欠压检测器和有关方法
JP2019007823A (ja) 半導体集積装置及びそのゲートスクリーニング試験方法
US5966041A (en) High swing interface output stage integrated circuit for interfacing a device with a data bus
JPH08335881A (ja) 相補型電流源回路
JP2005031080A (ja) 集積回路素子の並列試験装置及び方法
CN100580925C (zh) 半导体装置
US20090167359A1 (en) Current mode logic circuit and control apparatus therefor
US10712762B2 (en) Semiconductor circuit and semiconductor system
CN110119179B (zh) 应用于多高压源的浮动高压选择电路
US7385434B2 (en) Circuit for preventing latch-up in DC-DC converter
JP2011124683A (ja) 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路
US8004347B2 (en) Internal supply voltage generator capable of reducing latch-up and semiconductor device having the same
CN105388951A (zh) 带隙基准源电路
US9473142B2 (en) Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090907